JP2009514228A - 取付基板上にはんだ接点を形成する方法 - Google Patents

取付基板上にはんだ接点を形成する方法 Download PDF

Info

Publication number
JP2009514228A
JP2009514228A JP2008537820A JP2008537820A JP2009514228A JP 2009514228 A JP2009514228 A JP 2009514228A JP 2008537820 A JP2008537820 A JP 2008537820A JP 2008537820 A JP2008537820 A JP 2008537820A JP 2009514228 A JP2009514228 A JP 2009514228A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
thickness
temperature
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008537820A
Other languages
English (en)
Other versions
JP2009514228A5 (ja
Inventor
エヌ． ラマナサン、ラクシュミ
ケイ． デイリー、テリー
アール． フェンダー、ジェイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009514228A publication Critical patent/JP2009514228A/ja
Publication of JP2009514228A5 publication Critical patent/JP2009514228A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

マイクロ電子アセンブリの製作方法が提供される。第１の厚さを有する半導体基板（２０）が、低温接着剤で支持基板（２８）に装着される。半導体基板は第１の厚さから第２の厚さまで薄化される。半導体基板上に少なくとも１つの接点構造（５０）が形成され、少なくとも１つの接点構造をリフローするために少なくとも１つの接点構造に高エネルギー電磁放射線（５６）が向けられる。

Description

本発明は、一般にマイクロ電子アセンブリの製作方法に関し、より詳しくは取付基板上で接点構造をリフローさせる方法に関する。
集積回路装置は半導体基板すなわちウェハ上に形成され、その後ウェハは各ダイが集積回路を備えたマイクロ電子ダイすなわち半導体チップへソーで切断される。各半導体チップは、ワイヤボンディングまたは「フリップチップ」接続のいずれかを使用してパッケージすなわちキャリヤ基板に装着される。その後、パッケージされたチップは電子装置に組み込まれる前に回路基板すなわちマザーボードに装着される。
集積回路の製作には多くの処理工程と半導体基板上での様々な装置の形成を伴う。処理工程のうちの１つは、１００μｍ未満に半導体基板の厚さを減少させること、すなわち基板の「薄化」をしばしば含む。基板が薄化された後、基板の機械的強度を高め後続の処理工程中の基板の破損を防ぐために、基板は補強材すなわち支持基板に装着される場合がある。支持基板に半導体基板を装着するには低温有機接着剤が使用されることが多い。通常、有機接着剤は１６０℃より低い軟化温度を有する。
チップ上の接着パッドに小さなはんだボールを配置し、その後はんだボールをパッケージ基板と接続することで、フリップチップ相互接続が形成される。このはんだ相互接続により集積回路に熱および電気接続が形成される。電気めっきやスクリーン印刷等によりはんだバンプを形成した後、はんだバンプをリフローさせて相互接続を形成する適切な合金を形成することが必要である。従来、リフローはオーブンに基板全体を入れて接点構造の温度をその融解温度よりも高い温度、通常１８３℃を超える温度に上昇させることを含む。通常、オーブンは合金にされるはんだの融点よりも３０〜４０℃高い温度に加熱される。
したがって、従来のオーブンが使用された場合、基板全体は有機接着剤の軟化温度を超える温度に十分に暴露され、支持基板が半導体基板から部分的に分離するおそれがある。その結果、基板の機械的強度に悪影響が及び、後続の処理および取り扱い中に基板が破損する可能性が増大し得る。
（発明の開示）
従って、接着剤の軟化温度を超えてアセンブリの温度を増加させることなく接点構造をリフローさせることが望ましい。更に、本発明の他の望ましい特徴および特性は、添付図面と上述の技術分野および背景技術と共に、以下の詳細な説明および特許請求の範囲をから明らかになるだろう。
本発明を、同様な番号は同様な要素を示す図面を参照しながら、以下に説明する。
以下の詳細な説明は、本質的に単なる例示であって、本発明または本発明の用途および使用方法を限定するものではない。更に、技術分野、背景技術、発明の開示、または以下の詳細な説明に示された明示または暗示の理論に束縛されることも意図しない。さらに、図１〜１８は単なる例示であって、必ずしも正しい縮尺ではないことにも留意する。
図１〜１８は、本発明の１実施形態に従うマイクロ電子アセンブリの製作方法を示す。図１を参照すると、半導体基板２０が示される。半導体基板２０は、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）またはシリコン（Ｓｉ）等の半導体材料より形成されている。基板２０は正面２２（すなわち上面）、背面２４（すなわち下面）、および例えば６００〜１０００μｍの第１の厚さ２６を有する。半導体基板２０の一部のみが図示されているが、基板２０が例えば１５０、２００、または３００ｍｍの直径を有する半導体ウェハであってもよいことが理解される。さらに、詳しくは図示していないが、基板２０はその正面２２に複数のトランジスタやコンデンサ等を有する集積回路が形成された複数のマイクロ電子デバイスを備え得る。当該技術分野で一般に理解されるように集積回路は基板２０上で多数のダイすなわち「ダイス」に分割され得る。更に、以下の処理工程は基板２０の小さい一部でのみで行なわれることとして示されるが、各工程がほぼ基板２０全体または多数のダイスに同時に行なわれ得ることは明らかである。
半導体基板２０は、まず、半導体基板２０を図１に対して上下逆にして、図２に示されるように支持基板２８（すなわち補強材）装着される。従って支持基板２８は半導体基板２０の正面２２に接続され、例えば２５０〜５００μｍの厚さ３０を有する。支持基板２８は例えばサファイアまたは石英等の、半導体基板２０を処理するのに使用される材料に対して化学的に不活性な材料より形成される。詳しくは図示しないが、半導体基板２０は低温１６０℃よりも低い軟化温度を有し得る有機接着剤を使用して支持基板２８に装着される。１実施形態では、接着剤は約１５０℃の軟化温度を有する。
図３に示されるように、その後半導体基板２０は、第１の厚さ２６から薄化された厚さ３２まで基板２０の厚さを減少させるために背面２４から「薄化」される。薄化プロセスは化学機械研磨（ＣＭＰ）プロセスまたは湿式化学エッチングを使用して行なわれてよく、また、薄化された厚さ３２は例えば１００μｍ未満、例えば２５〜７５μｍであってよい。
その後、図４を参照すると、半導体基板２０上にビア３４を形成すべく、半導体基板２０の背面２４はフォトレジストパターン形成およびエッチングプロセスを受ける。ビア３４は例えば３５〜６５μｍの幅３６を有し、基板２０の正面２２に形成されたマイクロ電子デバイスを露出すべく基板２０の厚さ全体を貫通し得る。
その後、導電層３８およびパッシベーション層すなわち保護層４０がそれぞれ図５および６に示されるように連続して基板２０の背面２４上に形成される。詳しくは図示しないが、導電層３８は基板２０の背面２４上に約２０００オングストロームの厚さにスパッタリングされたチタン層と、約６０００オングストロームの厚さでチタン層上にスパッタリングされた第１の金の層と、約２．５μｍの厚さで第１の金層の上にめっきされた第２の金層とを含んでもよい。導電層３８はビア３４も含めて基板２０の背面２４を完全に包囲し得る。後の処理工程で、導電層３８はボンドパッドおよびはんだ材料を堆積させるために使用される電気バス層として作用し得る。保護層４０は窒化シリコン（ＳｉＮ）で作られており、例えばスパッタリングまたは化学蒸着法（ＣＶＤ）を使用して形成され、１〜２μｍの厚さを有し得る。詳しくは図示しないが、導電層３８は基板２０の正面２２に形成されたマイクロ電子デバイスと接触してもよい。
次に、保護層４０は選択的にエッチングされ、その後、図７および図８に示されるように保護層４０のエッチングされた部分の上にははんだバンプ孔４４を備えたフォトレジスト４２の追加層が形成され得る。フォトレジスト層４２は７〜７５μｍの厚さを有してよく、はんだバンプ孔４４は例えば５０〜１００μｍの幅４６を有してもよい。
図９に示されるように、フォトレジスト層４２のはんだバンプ孔４４に、はんだバンプパッド４８およびはんだバンプ５０（すなわち接点構造）が形成される。はんだバンプパッド４８はスパッタリングまたはめっきを使用して導電層３８の露出部分に形成され、例えばニッケル（Ｎｉ）、銅（Ｃｕ）またはクロム銅（ＣｒＣｕ）より形成され得る。はんだバンプ５０は電気めっき、スクリーン印刷または蒸発を使用してはんだバンプパッド４８上に形成されてもよく、例えばすず銅（ＳｎＣｕ）等の無鉛はんだまたは高Ｐｂまたは共晶鉛すず（ＰｂＳｎ）合金等の有鉛はんだより形成されてもよい。はんだバンプ５０は、例えば２２０と３５０℃の間の融解温度を有してもよい。はんだバンプ５０の生成後に、フォトレジスト層４２は、例えば当該技術分野で周知の種々の溶媒を使用した湿式ストリッピングプロセスを使用して、図１０に示されるように除去される。
図１１を参照すると、その後、導電層３８は、複数の導体５４を形成するために、当該技術分野で通常理解されるように「ストリート」として知られる基板２０の背面２４に特定の領域５２から選択的にエッチングされ得る。各導体５４は基板２０の正面２２のそれぞれのマイクロ電子デバイスをはんだバンプのうちの１つを介してはんだバンプ５０に電気接続してもよく、他の導体５４から電気的に分離されてもよい。
その後、はんだバンプ５０は、１ミリ秒から数秒の間のように非常に短い期間の間、はんだ上へ高エネルギー電磁放射線５６すなわちレーザー光をはんだバンプ５０上に向けることによりリフロープロセスを受ける。１実施形態では、同期間は１ミリ秒から３秒の間であるか、または０．５秒未満である。高エネルギー電磁放射線は、例えば連続モードまたはパルスモードのいずれかで操作された例えば１０２４ナノメータの波長を有するイットリウムアルミニウムガーネット（ＹＡＧ）レーザー由来のレーザー光であってよい。例えばレーザー光は１０〜１００ワットの出力を有してよく、例えば各はんだバンプに０．１２５〜０．５ジュールのエネルギーを伝え得る。
当業者には理解されるように、レーザー光５６ははんだ５０中のそれぞれの材料の融解温度よりも高い温度にはんだバンプ５０を加熱し得る。しかしながら、レーザー光５６はそのような短い期間はんだバンプ５０の上に向けられるので、基板２０の残りの部分、支持基板２８、特に支持基板２８に対して半導体基板２０を固定する接着剤は約１５０℃（すなわち接着剤の軟化温度）未満の温度ではそのまま残り得る。したがって、はんだバンプ５０は、支持基板２８を半導体基板２０から分離されて基板２０を機械的に弱くする危険を冒すことなくリフローされる。
図１３に詳細に示されるように、基板支持体５８すなわちウェハチャック上に基板２０を配置している間にレーザー光５６を使用するリフロープロセスが行われる。基板支持体５８は半導体基板２０によって持続された温度が接着剤の融解温度に近づかないことをさらに確実にするための冷却装置を備え得る。さらに、当業者には一般に理解されるように、半導体基板２０上にはレチクル６０すなわちマスクが配置されてもよく、その結果、レーザー光５６の大きなバンドは注意深くレチクル６０を通過され、多数のはんだバンプ５０が同時に加熱され得る。
図１４は、リフロープロセス後のはんだバンプ５０のうちの１つを示す。示されるように、リフロー後、はんだバンプ５０は例えば直径６２が１１０〜１５０μｍのほぼ球状をなし得る。
その後、図１５を参照すると、図６に図示された保護層４０と同様に、第２の保護層６４が、はんだバンプ５０を備えた導体基板２０上に形成され得る。示されるように、第２の保護層６４は背面２４上のストリート５２を包囲し得る。その後、図１６に示されるように、最終のフォトレジスト層６６が基板２０上に形成され、ストリート５２をカバーする第２の保護層６４の部分のみを包囲すべく選択的にエッチングされ得る。図１７に示されるように、その後、第２の保護層６４は選択エッチングプロセスを使用してはんだバンプ５０から除去され得る。最終フォトレジスト層６６も上述に類似した方法で除去されてよい。
図１８に示されるように、その後、支持基板２８が半導体基板２０から取り外され得る。当業者には理解されるように、半導体基板２０と支持基板２８の間の低温有機接着剤が例えば１００℃から１５０℃の間に保持された専用の溶媒に溶解され得る。
最終の処理工程後、基板２０は個々のマイクロ電子ダイスすなわち半導体チップへソーで切断され、パッケージされ、様々の電子またはコンピューティングシステムに組み込まれ得る。
上述の方法の１つの利点は、基板と補強材との間の接着剤の軟化温度より低い温度に基板の残りの部分の温度を維持しつつ、接点構造が加熱してリフローされ得ることである。したがって、基板の十分な機械的強度を維持しつつ、接点構造が形成され、薄化基板上にリフローされ得る。別の利点は、レーザー光によって生成される高温のため、接点構造が非常に迅速にリフローされ、そのため半導体チップに必要なプロセスの時間が短縮されることである。
本発明は、マイクロ電子アセンブリの製作方法を提供する。第１の厚さを有する半導体基板が、低温接着剤で支持基板に装着される。半導体基板は第１の厚さから第２の厚さまで薄化される。半導体基板上に少なくとも１つの接点構造が形成される。少なくとも１つの接点構造上に高エネルギー電磁放射線を向け、少なくとも１つの接点構造がリフローされる。
接着剤は１６０℃より低い軟化温度を有してよい。接着剤は有機接着剤であってもよい。半導体基板は同基板の正面に形成された複数のマイクロ電子デバイスを備えている。
方法はさらに、半導体基板の背面に複数の接点構造を形成し、半導体基板の正面の少なくとも一つのマイクロ電子デバイスから半導体基板の背面まで複数の導体を形成することを含む。接点構造の各々は複数の導体の各々一つずつに電気接続されている。
高エネルギー電磁放射線はレーザー光であってよい。複数の接点構造は２２０℃より高い融解温度を有するはんだバンプであってよい。半導体基板の第２の厚さは１００μｍ未満であってよい。半導体基板はガリウムヒ素、窒化ガリウムおよびシリコンのうちの少なくとも１つを含んでもよく、支持基板はサファイアおよび石英のうちの少なくとも１つを含んでもよい。
方法は支持基板から半導体基板を取り外すことをさらに含んでもよい。
本発明はさらにマイクロ電子アセンブリの製作方法を提供する。第１の厚さを有する半導体基板が１６０℃より低い軟化温度を有する低温接着剤を有する支持基板に装着され得る。半導体基板は第１の厚さから第２の厚さまで薄化され得る。第２の厚さは１００μｍ未満であってよい。半導体基板上に２２０℃より高い融解温度を有する複数のはんだバンプが形成され得る。少なくとも１つの接点構造の温度が２２０℃よりも高い温度に上昇し、かつ低温接着剤の少なくとも一部の温度を１６０℃よりも低い温度に維持するのに十分な期間、少なくとも１つの接点構造上に高エネルギー電磁放射線が向けられ得る。
高エネルギー電磁放射線はレーザー光であってよく、期間は０．５秒未満であってよい。
半導体基板は、同基板の正面に形成された複数のマイクロ電子デバイスを備え得る。方法はさらに、半導体基板の正面の複数のマイクロ電子デバイスから半導体基板の背面まで複数の導体を形成することを含んでもよい。半導体基板の背面には複数のはんだバンプが形成され、はんだバンプの各々が導体の各々一つずつに電気接続されてもよい。
半導体基板は、ガリウムヒ素、窒化ガリウムおよびシリコンのうちの少なくとも１つを含んでよく、支持基板は、サファイアおよび石英のうちの少なくとも１つを含んでよい。
本発明はマイクロ電子アセンブリの製作方法をさらに提供する。
半導体基板は、１６０℃より低い軟化温度を有する低温接着剤で支持基板に装着され得る。半導体基板は上面、背面、第１の厚さおよび上面に形成された複数のマイクロ電子デバイスを備えてよい。半導体基板の上面は支持基板に隣接してよく、半導体基板は第２の厚さに薄化され得る。第２の厚さは１００μｍ未満であってよい。半導体基板の背面を通って半導体基板の正面のマイクロ電子デバイスに至る複数のビアが形成され得る。半導体基板の正面のマイクロ電子デバイスから複数のビアを通って半導体基板の背面に至る複数の導体が形成され得る。半導体基板の背面に複数のはんだバンプが形成され得る。複数のはんだバンプの各々は、それぞれの導体によって、半導体基板の正面のそれぞれのマイクロ電子デバイスに電気接続され得る。はんだバンプは２２０℃よりも高い融解温度を有してよい。少なくとも一つのはんだバンプをリフローさせるため０．５秒未満の期間、少なくとも一つのはんだバンプにレーザー光が向けられ得る。半導体基板は支持基板から取り外されてもよい。
レーザー光は少なくとも一つのはんだバンプの温度を２２０℃よりも高い温度に上昇させ、低温接着剤の少なくとも一部の温度を１６０℃よりも低い温度に維持する。はんだバンプは無鉛はんだ材料を含んでもよい。
方法はさらに、レーザー光の指向の前に、冷却した基板支持体上に半導体基板を配置することをさらに含んでもよい。レーザー光は、複数のはんだバンプに同時に向けられ得る。
半導体基板はガリウムヒ素、窒化ガリウムおよびシリコンの少なくとも１つを含んでよく、支持基板はサファイアおよび石英のうちの少なくとも１つを含んでよい。
少なくとも１つの例証的実施形態を上記の発明の詳細な説明に示してきたが、膨大な数の変形例が存在することが理解されるべきである。１または複数の例証的実施形態は単なる例であって、本発明の範囲、利用可能性、または構成をいかようにも限定するものではない。そうではなく、上記の詳細な説明は本発明の例証的実施形態を実施するための便利な道路地図を当業者に提供するのであって、特許請求の範囲に記載された本発明の範囲およびその法的均等物から逸脱せずに例証的実施形態に記載された構成要素の機能および配置には種々の変更をなし得る。
半導体基板の側断面図。 支持基板に装着された図１の半導体基板の側断面図。 薄化プロセスを受けている図２の半導体基板の側断面図。 ビアが貫通形成された後の図３の半導体基板の側断面図。 導電層が形成された図４の半導体基板の側断面図。 導電層上に保護層が形成された図５の半導体基板の側断面図。 保護層を選択的にエッチングした後の図６の半導体基板の側断面図。 保護層上にフォトレジスト層が形成された図７の半導体基板の側断面図。 フォトレジスト層内に接点構造が形成された図８の半導体基板の側断面図。 フォトレジスト層の除去後の図９の半導体基板の側断面図。 導電層を選択的にエッチングした後の図１０の半導体基板の側断面図。 接点構造がリフロープロセスを受けているところを示す図１１の半導体基板の側断面図。 リフロープロセス中の基板支持体上の基板を示す図１２の半導体基板の拡大側面図。 接点構造がリフロープロセスを受けた後の図１２の半導体基板の側断面図。 追加の保護層が上に形成された図１４の半導体基板の側断面図。 追加のフォトレジスト層が上に形成された図１５の半導体基板の側断面図。 追加の保護層が選択的に除去された後の図１６の半導体基板の側断面図。 支持基板が取り外されているところを示す図１７の半導体基板の側断面図。

Claims (21)

  1. マイクロ電子アセンブリの製作方法であって、
    第１の厚さを有する半導体基板を、低温接着剤で支持基板に装着すること、
    半導体基板を第１の厚さから第２の厚さまで薄化すること、
    半導体基板上に少なくとも１つの接点構造を形成すること、および
    前記少なくとも１つの接点構造上に高エネルギー電磁放射線を向け、前記少なくとも１つの接点構造をリフローさせること、
    から成る方法。
  2. 前記接着剤は１６０℃より低い軟化温度を有する請求項１に記載の方法。
  3. 前記接着剤は有機接着剤である請求項２に記載の方法。
  4. 前記半導体基板は同基板の正面に形成された複数のマイクロ電子デバイスを備えている請求項３に記載の方法。
  5. 半導体基板の背面に複数の接点構造を形成すること、および
    前記半導体基板の正面の少なくとも一つのマイクロ電子デバイスから半導体基板の背面まで複数の導体を形成し、前記接点構造の各々が前記複数の導体の各々一つずつに電気接続されている請求項４に記載の方法。
  6. 前記高エネルギー電磁放射線はレーザー光である請求項５に記載の方法。
  7. 前記複数の接点構造は２２０℃より高い融解温度を有するはんだバンプである請求項６に記載の方法。
  8. 半導体基板の第２の厚さは１００μｍ未満である請求項７に記載の方法。
  9. 半導体基板はガリウムヒ素、窒化ガリウムおよびシリコンのうちの少なくとも１つを含み、支持基板はサファイアおよび石英のうちの少なくとも１つを含む請求項８に記載の方法。
  10. 支持基板から半導体基板を取り外すことをさらに含むこと請求項９に記載の方法。
  11. マイクロ電子アセンブリの製作方法であって、
    第１の厚さを有する半導体基板を、１６０℃より低い軟化温度を有する低温接着剤で支持基板に装着すること、
    半導体基板を第１の厚さから１００μｍ未満である第２の厚さまで薄化すること、
    半導体基板上に２２０℃より高い融解温度を有する複数のはんだバンプを形成すること、および
    少なくとも１つの接点構造の温度が２２０℃よりも高い温度に上昇し、かつ低温接着剤の少なくとも一部の温度を１６０℃よりも低い温度に維持するのに十分な期間、少なくとも１つの接点構造上に高エネルギー電磁放射線を向けること、
    から成る方法。
  12. 高エネルギー電磁放射線はレーザー光である請求項１１に記載の方法。
  13. 前記期間は０．５秒未満である請求項１２に記載の方法。
  14. 前記半導体基板は同基板の正面に形成された複数のマイクロ電子デバイスを備え、前記方法は、前記半導体基板の正面の前記複数のマイクロ電子デバイスから半導体基板の背面まで複数の導体を形成することを含み、半導体基板の背面には複数のはんだバンプが形成され、はんだバンプの各々が前記導体の各々一つずつに電気接続されている請求項１３に記載の方法。
  15. 半導体基板はガリウムヒ素、窒化ガリウムおよびシリコンのうちの少なくとも１つを含み、支持基板は、サファイアおよび石英のうちの少なくとも１つを含む請求項１４に記載の方法。
  16. マイクロ電子アセンブリの製作方法であって、
    半導体基板を、１６０℃より低い軟化温度を有する低温接着剤で支持基板に装着することであって、半導体基板は上面、背面、第１の厚さ、および上面に形成された複数のマイクロ電子デバイスを備え、半導体基板の上面は支持基板に隣接していること、
    半導体基板を１００μｍ未満である第２の厚さまで薄化すること、
    半導体基板の背面を通って半導体基板の正面のマイクロ電子デバイスに至る複数のビアを形成すること、
    半導体基板の正面のマイクロ電子デバイスから前記複数のビアを通って半導体基板の背面に至る複数の導体を形成すること、
    半導体基板の背面に、各々がそれぞれの導体によって半導体基板の正面のそれぞれのマイクロ電子デバイスに電気接続され、２２０℃よりも高い融解温度を有する、複数のはんだバンプを形成すること、
    少なくとも一つのはんだバンプをリフローさせるため０．５秒未満の期間、同少なくとも一つのはんだバンプにレーザー光を向けること、および
    支持基板から半導体基板を取り外すこと
    から成る方法。
  17. 前記レーザー光の指向によっては少なくとも一つのはんだバンプの温度が２２０℃よりも高い温度に上昇し、かつ低温接着剤の少なくとも一部の温度が１６０℃よりも低い温度に維持される請求項１６に記載の方法。
  18. はんだバンプは無鉛はんだ材料を含む請求項１７に記載の方法。
  19. 前記レーザー光の指向の前に、冷却した基板支持体上に半導体基板を配置することをさらに含む請求項１８に記載の方法。
  20. 複数のはんだバンプに同時にレーザー光を向けることをさらに含む請求項１９に記載の方法。
  21. 半導体基板はガリウムヒ素、窒化ガリウムおよびシリコンの少なくとも１つを含み、支持基板はサファイアおよび石英のうちの少なくとも１つを含む請求項１８に記載の方法。
JP2008537820A 2005-10-25 2006-10-20 取付基板上にはんだ接点を形成する方法 Pending JP2009514228A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/258,650 US20070090156A1 (en) 2005-10-25 2005-10-25 Method for forming solder contacts on mounted substrates
PCT/US2006/041140 WO2007050471A2 (en) 2005-10-25 2006-10-20 Method for forming solder contacts on mounted substrates

Publications (2)

Publication Number Publication Date
JP2009514228A true JP2009514228A (ja) 2009-04-02
JP2009514228A5 JP2009514228A5 (ja) 2009-11-26

Family

ID=37968416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537820A Pending JP2009514228A (ja) 2005-10-25 2006-10-20 取付基板上にはんだ接点を形成する方法

Country Status (6)

Country Link
US (1) US20070090156A1 (ja)
JP (1) JP2009514228A (ja)
KR (1) KR20080059590A (ja)
CN (1) CN101356634A (ja)
TW (1) TW200739860A (ja)
WO (1) WO2007050471A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516058A (ja) * 2009-12-23 2013-05-09 ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子デバイスの製造方法および該方法により製造された電子デバイス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1924393A1 (en) * 2005-08-24 2008-05-28 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
DE102006050653A1 (de) * 2006-10-24 2008-04-30 Carl Zeiss Smt Ag Verfahren und Vorrichtung zum stoffschlüssigen Verbinden eines optischen Elementes mit einer Fassung
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US10147642B1 (en) * 2013-04-25 2018-12-04 Macom Technology Solutions Holdings, Inc. Barrier for preventing eutectic break-through in through-substrate vias
US10312207B2 (en) 2017-07-14 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation scheme for pad openings and trenches
US11081458B2 (en) 2018-02-15 2021-08-03 Micron Technology, Inc. Methods and apparatuses for reflowing conductive elements of semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261644A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd はんだバンプの製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2004080006A (ja) * 2002-06-18 2004-03-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005222994A (ja) * 2004-02-03 2005-08-18 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4926022A (en) * 1989-06-20 1990-05-15 Digital Equipment Corporation Laser reflow soldering process and bonded assembly formed thereby
US5227604A (en) * 1991-06-28 1993-07-13 Digital Equipment Corporation Atmospheric pressure gaseous-flux-assisted laser reflow soldering
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US5604831A (en) * 1992-11-16 1997-02-18 International Business Machines Corporation Optical module with fluxless laser reflow soldered joints
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5495089A (en) * 1993-06-04 1996-02-27 Digital Equipment Corporation Laser soldering surface mount components of a printed circuit board
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
AU5316996A (en) * 1995-04-05 1996-10-23 Mcnc A solder bump structure for a microelectronic substrate
US5730932A (en) * 1996-03-06 1998-03-24 International Business Machines Corporation Lead-free, tin-based multi-component solder alloys
JPH09321175A (ja) * 1996-05-30 1997-12-12 Oki Electric Ind Co Ltd マイクロ波回路及びチップ
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6656828B1 (en) * 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
AU2002333693A1 (en) * 2001-08-24 2003-04-01 Schott Glas Method for producing micro-electromechanical components
US6911392B2 (en) * 2001-08-24 2005-06-28 Schott Glas Process for making contact with and housing integrated circuits
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
TWI227558B (en) * 2003-11-13 2005-02-01 Univ Nat Central Contact pad
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7361993B2 (en) * 2005-05-09 2008-04-22 International Business Machines Corporation Terminal pad structures and methods of fabricating same
US8308053B2 (en) * 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261644A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd はんだバンプの製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2004080006A (ja) * 2002-06-18 2004-03-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005222994A (ja) * 2004-02-03 2005-08-18 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516058A (ja) * 2009-12-23 2013-05-09 ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子デバイスの製造方法および該方法により製造された電子デバイス

Also Published As

Publication number Publication date
US20070090156A1 (en) 2007-04-26
WO2007050471A3 (en) 2007-11-22
CN101356634A (zh) 2009-01-28
KR20080059590A (ko) 2008-06-30
TW200739860A (en) 2007-10-16
WO2007050471A2 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
US7060601B2 (en) Packaging substrates for integrated circuits and soldering methods
CN110299326B (zh) 用于形成半导体器件的方法和封装件
TWI656581B (zh) 使用具有微柱的半導體晶粒來形成直接晶片接合平面柵格陣列封裝之半導體裝置及方法
US9287171B2 (en) Method of making a conductive pillar bump with non-metal sidewall protection structure
US7081404B2 (en) Methods of selectively bumping integrated circuit substrates and related structures
US7723224B2 (en) Microelectronic assembly with back side metallization and method for forming the same
JP2009514228A (ja) 取付基板上にはんだ接点を形成する方法
US20160148891A1 (en) Semiconductor structure and method of manufacturing the same
US20230335411A1 (en) Chip package structure with nickel layer
US20060087039A1 (en) Ubm structure for improving reliability and performance
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US20040089946A1 (en) Chip size semiconductor package structure
TWI505381B (zh) 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法
KR20230036965A (ko) Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
JP4282514B2 (ja) 半導体装置の製造方法
TWI743956B (zh) 晶片封裝結構及其形成方法
TW202401592A (zh) 半導體器件及其製造方法
KR101123798B1 (ko) 웨이퍼 레벨 칩 스케일 패키지의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228