KR20080059590A - 실장된 기판들 상에 솔더 접촉들을 형성하는 방법 - Google Patents

실장된 기판들 상에 솔더 접촉들을 형성하는 방법 Download PDF

Info

Publication number
KR20080059590A
KR20080059590A KR1020087009763A KR20087009763A KR20080059590A KR 20080059590 A KR20080059590 A KR 20080059590A KR 1020087009763 A KR1020087009763 A KR 1020087009763A KR 20087009763 A KR20087009763 A KR 20087009763A KR 20080059590 A KR20080059590 A KR 20080059590A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
substrate
forming
solder bumps
thickness
Prior art date
Application number
KR1020087009763A
Other languages
English (en)
Inventor
라크시미 엔. 라마나단
테리 케이. 데일리
제이슨 알. 펜더
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20080059590A publication Critical patent/KR20080059590A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

마이크로전자 조립체(microelectronic assembly)를 형성하는 방법이 제공된다. 제1 두께를 갖는 반도체 기판(20)이 저온 접착제로 지지 기판(28)에 실장된다. 반도체 기판은 제1 두께에서 제2 두께로 박형이 된다. 적어도 한 접촉 형성물(contact formation; 50)이 반도체 기판 상에 형성되고 적어도 한 접촉 형성물를 리플로우(reflow)하기 위해 적어도 한 접촉 형성물에 고 에너지 전자기 복사(56)가 지향된다.
마이크로전자 조립체, 반도체 기판, 지지 기판, 전자기 복사, 접착제

Description

실장된 기판들 상에 솔더 접촉들을 형성하는 방법{METHOD FOR FORMING SOLDER CONTACTS ON MOUNTED SUBSTRATES}
본 발명은 일반적으로 마이크로전자 조립체(microelectronic assembly)를 제조하는 방법에 관한 것으로, 특히 실장된 기판들 상에 접촉 형성물들(contact formations)을 리플로우(reflow)하는 방법에 관한 것이다.
집적회로 장치들은 반도체 기판들, 혹은 웨이퍼들 상에 형성된다. 이어서 웨이퍼들은 마이크로전자 다이들, 혹은 반도체 칩들로 소잉(sawing)되어, 각 다이는 각각의 집적회로를 탑재한다. 각각의 반도체 칩은 와이어본딩 혹은 "플립-칩" 접속들을 사용하여 패키지, 혹은 캐리어, 기판에 실장된다. 이어서, 패키지된 칩은 전자 시스템에 설치되기 전에 회로보드, 혹은 머더보드에 실장된다.
집적회로들의 제조는 반도체 기판 상에 여러 장치들의 형성뿐만 아니라 수많은 가공단계들을 수반한다. 흔히, 가공단계들 중 하나는 100미크론 미만으로 반도체 기판의 두께를 감소시키는 것, 또는 기판을 "박형화(thining)"하는 것을 포함하다. 기판이 박형이된 후에, 기판은 기판에 기계적 강도를 더하고 후속 가공단계들 동안 손상을 방지하기 위해서, 스티프너(stiffener), 혹은 지지 기판에 실장될 수도 있다. 반도체 기판을 지지 기판에 실장하기 위해서 저온 유기 접착제가 흔히 사 용된다. 통상적으로, 유기 접착제는 160℃ 미만의 연화 온도를 갖는다.
플립 칩 상호접속들은 패키지 기판에 접속될, 칩 상에 본드 패드들 상에 작은 솔더 볼들을 피착함으로써 행해진다. 솔더 상호접속들은 열 및 전기적 접속들이 집적회로들에 행해질 수 있게 한다. 이를테면 전기도금 혹은 스크린 인쇄에 의해 솔더 범프들(solder bumps)을 형성한 후에, 상호접속들을 형성하는 적합한 합금을 형성하기 위해 솔더 범프들을 리플로우하는 것이 필요하다. 통상적으로, 리플로우는 통상적으로 183℃인 용융 온도들 이상으로 접촉 형성물들의 온도를 높이기 위해 전체 기판을 오븐 내에 두는 것을 수반한다. 일반적으로 오븐은 합금되는 솔더의 용융점보다 30-40℃ 큰 온도로 가열된다.
그러므로, 종래의 오븐이 사용된다면, 전체 기판에 유기 접착제의 상당히 연화연도 이상의 온도들이 가해질 것이며, 지지 기판은 반도체 기판으로부터 적어도 부분적으로 단절(disconnected) 될 수도 있다. 결국, 기판은 기판의 기계적 강도가 악영향을 받을 수도 있어 후속 가공 및 취급동안 손상을 받게 될 가능성을 증가시킨다.
따라서, 접착제의 연화연도 이상으로 조립체의 온도를 증가시킴이 없이 접촉 형성물들을 리플로우하는 것이 바람직하다. 또, 본 발명의 다른 바람직한 특성들 및 특징들은 첨부한 도면들 및 전술한 기술분야 및 배경에 관련하여 취해진 다음의 상세한 설명 및 첨부된 청구항들로부터 명백하게 될 것이다.
본 발명은 동일 요소에 동일 참조부호를 사용한 다음의 도면들에 관련하여 이하 기술될 것이다.
도 1은 반도체 기판의 측단면도이다.
도 2는 지지 기판에 실장된 도 1의 반도체 기판의 측단면도이다.
도 3은 박형화 공정을 적용한 도 2의 반도체 기판의 측단면도이다.
도 4는 비아(via)가 관통하여 형성된 후에 도 3의 반도체 기판의 측단면도이다.
도 5는 도전층이 위에 형성된 도 4의 반도체기판의 측단면도이다.
도 6은 패시베이션층이 도전층 상에 형성된 도 5의 반도체 기판의 측단면도이다.
도 7은 패시베이션층이 선택적으로 에칭된 후에 도 6의 반도체 기판의 측단면도이다.
도 8은 포토레지스트층이 패시베이션층 상에 형성된 도 7의 반도체 기판의 측단면도이다.
도 9는 포토레지스트층 내에 접촉 형성물이 형성된 도 8의 반도체 기판의 측단면도이다.
도 10은 포토레지스트층이 제거된 후에 도 9의 반도체 기판의 측단면도이다.
도 11은 도전층이 선택적으로 에칭된 후에 도 10의 반도체 기판의 측단면도이다.
도 12는 리플로우 공정을 적용한 접촉 형성물을 도시한 도 11의 반도체 기판의 측단면도이다.
도 13은 리플로우 공정 동안에 기판 지지체 상에 기판을 도시한 도 12의 반도체 기판의 확대된 측면도이다.
도 14는 접촉 형성물에 리플로우 공정이 적용된 후에 도 12의 반도체 기판의 측단면도이다.
도 15는 추가의 패시베이션층이 위에 형성된 도 14의 반도체 기판의 측단면도이다.
도 16은 추가의 포토레지스트층이 위에 형성된 도 15의 반도체 기판의 측단면도이다.
도 17은 추가의 패시베이션층이 선택적으로 제거된 후에 도 16의 반도체 기판의 측단면도이다.
도 18은 지지 기판이 분리된 것을 도시한 도 17의 반도체 기판의 측단면도이다.
다음의 상세한 설명은 사실상 단지 예시적인 것이며 발명 혹은 발명의 적용 및 용도들을 제한하려는 것은 아니다. 또, 앞에 기술분야, 배경, 간략한 요약, 혹은 다음의 상세한 설명에 제시된 어떠한 명시적 혹은 암시적 이론에 의해서도 국한되게 할 의도는 없다. 도 1-18은 단지 예시적인 것이고 축척대로 작성되지 않을 수도 있는 것에도 유의해야 한다.
도 1-18은 발명의 일 실시예에 따라, 마이크로전자 조립체를 형성하기 위한 방법을 도시한 것이다. 도 1을 참조하면, 반도체 기판(20)이 도시되었다. 반도체 기판(20)은 반도체 재료, 이를테면 갈륨비소화물(GaAs), 갈륨질화물(GaN), 혹은 실리콘(Si)으로 만들어진다. 기판(20)은 전방측(22), 또는 상측 표면, 후방측(24), 또는 하측 표면, 및 예를 들면 600 내지 1000 미크론의 초기 두께(26)를 구비한다. 반도체 기판(20)의 부분만이 도시되었을지라도, 기판(20)은 예를 들면 150, 200, 혹은 300mm의 직경을 갖는 반도체 웨이퍼일 수도 있음을 알아야 할 것이다. 또, 명시적으로 도시되지 않았을지라도, 기판(20)은 기판의 전방측(22) 상에 형성된 복수의 트랜지스터들, 커패시터들, 등을 구비한 집적회로들과 같은 복수의 마이크로전자 장치들을 포함할 수도 있다. 집적회로들은 이 기술에서 일반적으로 알려진 바와 같이, 기판(20) 상에 복수의 다이들 간에 나뉘어질 수도 있다. 또, 다음의 공정단계들이 기판(20)의 단지 소 부분 상에서 수행되는 것으로 나타내고 있을지라도, 단계들 각각은 실질적으로 전체 기판(20), 혹은 복수의 다이들 상에서 동시에 수행될 수도 있음을 알아야 할 것이다.
먼저, 반도체 기판(20)은 도 1에 관하여 반도체 기판(20)을 거꾸로 하여 도 2에 도시된 바와 같이, 지지 기판(28), 또는 스티프너 상에 실장된다. 이에 따라 지지 기판(28)은 반도체 기판(20)의 전방측(22)에 접속되고 예를 들면 250 내지 500 미크론의 두께(30)를 갖는다. 지지 기판(28)은 반도체 기판(20)을 역공정(deprocess) 하는데 사용되는 재료들과는 화학적으로 화학작용을 일으키지 않는 예를 들면 사파이어 혹은 석영과 같은 재료로 만들어진다. 명시적으로 도시되지 않았을지라도, 반도체 기판(20)은 160℃ 미만의 연화 온도를 가질 수도 있는 저온 유기 접착제를 사용하여 지지 기판(28)에 실장된다. 일 실시예에서, 접착제는 대략 150℃의 연화 온도를 갖는다.
도 3에 도시된 바와 같이, 이어서 반도체 기판(20)은 초기 두께(26)에서 박형의 두께(32)로 기판(20)의 두께를 감소시키기 위해서 후방측(24)으로부터 "박형화"된다. 박형화 공정은 화학 기계식 연마(CMP) 공정 혹은 습식 화학적 에칭을 사용하여 수행될 수도 있고, 박형의 두께(32)는 예를 들면 25 내지 75 미크론과 같은 100 미크론 미만일 수도 있다.
도 4를 참조하면, 반도체 기판(20)의 후방측(24)은 반도체 기판(20) 상에 비아들(34)을 형성하기 위해 포토레지스트 패터닝 및 에칭 공정이 적용된다. 비아들(34)은 예를 들면 35 내지 65 미크론의 폭(36)을 가질 수도 있고, 기판(20)의 전방측(22) 상에 형성된 마이크로전자 장치들을 노출시키기 위해 기판(20)의 전체 두께를 관통할 수도 있다.
이어서 각각 도 5 및 도 6에 도시된 바와 같이 도전층(38) 및 패시베이션 층(40)이 연속해서 기판(20)의 후방측(24) 상에 형성된다. 상세히 도시되진 않았을지라도, 도전층(38)은 기판(20)의 후방측(24) 상에 대략 2000 옹스트롬의 두께로 스퍼터링된 티탄층, 대략 6000 옹스트롬의 두께로 티탄층 상에 스퍼터링된 제1 금 층, 및 대략 2.5 미크론의 두께로 제1 금 층 상에 도금되는 제2 금 층을 포함할 수 있다. 도전층(38)은 비아들(34)을 포함하여, 기판(20)의 후방측(24)을 완전히 피복할 수도 있다. 후속 가공단계들에서, 도전층(38)은 본드 패드 및 솔더 재료를 피착하는데 사용되는 전기 버스층으로서 사용될 수 있다. 패시베이션층(40)은 질화실리콘(SiN)으로 만들어질 수도 있고, 예를 들면, 스퍼터링 혹은 화학기상증착(CVD)을 사용하여 형성될 수도 있으며, 1 내지 2 미크론의 두께를 가질 수도 있다. 명시적으로 도시되진 않았을지라도, 도전층(38)은 기판(20)의 전방측(22) 상에 형성된 마이크로전자 장치들에 접촉할 수도 있음을 알아야 할 것이다.
도 7 및 도 8에 도시된 바와 같이, 이어서 패시베이션층(40)이 선택적으로 에칭될 수 있고, 이어서, 추가의 포토레지스트층(42)이 그 위에 형성되고 이에 솔더 범프 홀(44)이 패시베이션층(40)의 에칭된 부분 상에 형성된다. 포토레지스트층(42)은 7 내지 75 미크론의 두께를 가질 수도 있고, 솔더 범프 홀(44)은 예를 들면 50 내지 100 미크론의 폭(46)을 가질 수도 있다.
도 9에 도시된 바와 같이, 이이서 솔더 범프 패드(48) 및 솔더 범프(50), 혹은 접촉 형성물이 포토레지스트층(42) 내 솔더 범프 홀(44) 내에 형성된다. 솔더 범프 패드(48)는 스퍼터링 혹은 도금방법(plating)을 사용하여 도전층(38)의 노출된 부분 상에 형성될 수 있고, 예를 들면 니켈(Ni), 구리(Cu), 혹은 크롬 구리(CrCu)로 만들어질 수 있다. 솔더 범프(50)는 전기도금, 스크린 인쇄, 혹은 증발을 사용하여 솔더 범프 패드(48) 상에 형성될 수 있고, 예를 들면 무연(lead-free) 솔더들, 이를테면 구리주석(SnCu), 혹은 납 함유 솔더들, 이를테면 고-Pb 혹은 공융 주석납(PbSn) 합금들로 만들어질 수도 있다. 솔더 범프(50)는 예를 들면 220 내지 350℃의 용융 온도를 가질 수도 있다. 솔더 범프(50)의 형성 후에, 도 10에 도시된 바와 같이, 포토레지스트층(42)은 예를 들면 공지된 다양한 용매들을 사용하는 습식 박리 공정을 사용하여 제거된다.
도 11을 참조하면, 이어서 복수의 도체들(54)을 형성하기 위해 이 기술에서 일반적으로 알려진 바와 같이 "스트리트들(street)"로서 알려진 기판(20)의 후방측(24) 상에 특정 영역들(52)로부터 도전층(38)이 선택적으로 에칭될 수 있다. 각 도체(54)는 기판(20)의 전방측(22) 상에 각각의 마이크로전자 장치를 솔더 범프 패드들(48) 중 하나를 통해 솔더 범프(50)에 전기적으로 접속할 수 있고 다른 도체들(54)로부터 전기적으로 단절될 수 있다.
이어서 솔더 범프들(50)은 이를테면 밀리 초 내지 수 초의 매우 짧은 기간동안 솔더 범프들(50)에 고 에너지 전자기 복사(56) 혹은 레이저 광을 지향시킴으로써 리플로우 공정을 가한다. 일 실시예에서, 이 기간은 1 밀리초 내지 3초 혹은 0.5초 미만일 수도 있다. 고 에너지 전자기 복사는 예를 들면 연속 혹은 펄스 모드에서 동작되는 예를 들면 1024 나노미터의 파장을 갖는 YAG(Yttrium Aluminum Garnet) 레이저로부터의 레이저 광일 수도 있다. 레이저 광은 예를 들면 10 내지 100 와트의 전력을 가질 수 있고 각 솔더 범프에 예를 들면 0.125 내지 0.5 줄의 에너지를 전달할 수 있다.
당업자가 알게 되는 바와 같이, 레이저 광(56)은 솔더(50) 내 각각의 재료의 용융 온도 이상으로 솔더 범프들(50)을 가열할 수 있다. 그러나, 레이저 광(56)은 이러한 짧은 기간동안 솔더 범프들(50)에 지향되기 때문에, 기판(20)의 나머지, 지지 기판(28) 및 특히 반도체 기판(20)을 지지 기판(28)에 유지하는 접착제는 대략 150℃(즉, 접착제의 연화 온도) 미만인 온도에 있을 수 있다. 그러므로, 솔더 범프들(50)은 지지 기판(28)이 반도체 기판(20)으로부터 단절되어 기판(20)을 기계적으로 약화시킬 위험이 없이 리플로우하게 될 수 있다.
도 13에 구체적으로 도시된 바와 같이, 레이저 광(56)을 사용한 리플로우 공정은 기판(20)이 지지 기판(58) 상에, 혹은 반도체 기판(20)이 견디는 온도들이 접착제의 용융 온도에 확실히 이르지 않게 하기 위해 냉각장치를 포함할 수도 있는 웨이퍼 척에 위치된 동안에 수행될 수도 있다. 또, 이 기술에 일반적으로 알려진 바와 같이 레티클(60), 또는 마스크가 반도체 기판(20) 위에 위치될 수도 있어 이를 통해 큰 대역의 레이저 광(56)이 주입 깊게 지향될 수 있고, 복수의 솔더 범프들(50)이 동시에 가열될 수 있다.
도 14는 리플로우 공정 후에 솔더 범프들(50) 중 하나를 도시한 것이다. 도시된 바와 같이, 리플로우 후에 솔더 범프(50)는 예를 들면 110 내지 150 미크론의 직경(62)을 갖는 실질적으로 구형 형상일 수 있다.
도 15를 참조하면, 도 6에 도시된 패시베이션층(40)과 유사한 제2 패시베이션층(64)이 솔더 범프(50)를 포함하는 반도체 기판(20) 상에 형성될 수도 있다. 도시된 바와 같이, 제2 패시베이션층(64)은 후방측(24) 상의 스트리트들(52)을 피복할 수도 있다. 이어서, 도 16에 도시된 바와 같이, 최종 포토레지스트층(66)이 기판(20) 상에 형성될 수 있고, 스트리트들(52)을 피복하는 제2 패시베이션층(64)의 부분들만을 피복하게 선택적으로 에칭될 수 있다. 도 17에 도시된 바와 같이, 제2 패시베이션층(64)은 선택적 에칭공정을 사용하여 솔더 범프(50)로부터 제거될 수 있다. 최종 포토레지스트층(66)은 위에 기술된 것과 유사한 방식으로 제거될 수도 있다.
도 18에 도시된 바와 같이, 지지 기판(28)이 반도체 기판(20)으로부터 분리 될 수 있다. 당업자가 알게 되는 바와 같이, 반도체 기판(20)과 지지 기판(28) 사이에 저온 유기 접착제는 예를 들면 100℃ 내지 150℃로 유지된 특별한 용매들에서 용해될 수도 있다.
최종 공정단계들 후에, 기판(20)은 개개의 마이크로전자 다이스, 혹은 반도체 칩들로 소잉되고, 패키지되어 다양한 전자 혹은 계산 시스템들에 설치될 수 있다.
위에 기술된 방법의 한 잇점은 기판과 스티프너 사이의 접착제의 연화 온도 미만으로 기판의 나머지의 온도를 유지하면서 리플로우하기 위해 가열될 수 있다는 것이다. 그러므로, 기판의 충분한 기계적 강도를 유지하면서 접촉 형성물들이 박형의 기판들 상에 형성되어 리플로우될 수 있다. 또 다른 잇점은 레이저 광에 의해 야기된 높은 온도들 때문에, 접촉 형성물들은 매우 빠르게 리플로우할 수 있게 되고 그럼으로써 반도체 칩들에 대해 필요한 공정시간을 감소시킨다는 것이다.
발명은 마이크로전자 조립체를 형성하기 위한 방법을 제공한다. 제1 두께를 갖는 반도체 기판은 저온 접착제로 지지 기판에 실장된다. 반도체 기판은 제1 두께에서 제2 두께로 박형이 된다. 적어도 한 접촉 형성물이 반도체 기판 상에 형성되며, 고 에너지 전자기 복사는 적어도 한 접촉 형성물을 리플로우하기 위해 적어도 한 접촉 형성물에 지향된다.
접착제는 160℃ 미만의 연화 온도를 가질 수도 있다. 접착제는 유기 접착제일 수도 있다. 반도체 기판은 이의 전방측 상에 형성된 복수의 마이크로전자 장치들을 포함할 수 있다.
또, 방법은 반도체 기판의 후방측 상에 복수의 접촉 형성물들을 형성하는 것과 기판의 전방측 상의 마이크로전자 장치들 중 적어도 하나에서 반도체 기판의 후방측으로의 복수의 도체들을 형성하는 것을 포함할 수 있다. 접촉 형성물들 각각은 도체들 중 각각의 도체에 전기적으로 접속될 수 있다.
고 에너지 전자기 복사는 레이저 광일 수도 있다. 복수의 접촉 형성물들은 220℃ 이상의 용융 온도를 갖는 솔더 범프들일 수 있다. 반도체 기판의 제2 두께는 100미크론 미만일 수도 있다. 반도체 기판은 갈륨비소화물, 갈륨질화물, 및 실리콘 중 적어도 하나를 포함할 수 있다. 지지 기판은 사파이어 및 석영 중 적어도 하나를 포함할 수 있다.
또, 방법은 지지 기판으로부터 반도체 기판을 분리하는 것을 포함할 수 있다.
또, 발명은 마이크로전자 조립체를 형성하기 위한 방법을 제공한다. 제1 두께를 갖는 반도체 기판은 160℃ 미만의 연화 온도를 갖는 저온 접착제로 지지 기판에 실장될 수 있다. 반도체 기판은 제1 두께에서 제2 두께로 박형이 될 수 있다. 제2 두께는 100미크론 미만일 수도 있다. 복수의 솔더 범프들은 200℃ 이상의 용융 온도를 갖는 반도체 기판 상에 형성될 수도 있다. 고 에너지 전자기 복사가 220℃ 이상으로 접촉 형성물들 중 적어도 하나의 온도를 상승시키기에 충분한 기간동안 접촉 형성물들 중 적어도 하나에 지향될 수 있고 160℃ 미만으로 저온 접착제의 적어도 일부의 온도를 유지할 수 있다.
고 에너지 전자기 복사는 레이저 광일 수도 있다. 기간은 0.5초 미만일 수도 있다.
반도체 기판은 이의 전방측 상에 형성된 복수의 마이크로전자 장치들을 포함할 수 있다. 또, 방법은 반도체 기판의 전방측 상의 마이크로전자 장치들로부터 반도체 기판의 후방측으로 복수의 도체들을 형성하는 것을 포함할 수도 있다. 복수의 솔더 범프들이 반도체 기판의 후방측 상에 형성될 수 있고 솔더 범프들 각각은 도체들 각각에 전기적으로 접속될 수 있다.
반도체 기판은 갈륨비소화물, 갈륨질화물, 및 실리콘 중 적어도 하나를 포함할 수 있다. 지지 기판은 사파이어 및 석영 중 적어도 하나를 포함할 수 있다.
발명은 마이크로전자 조립체를 형성하기 위한 방법을 더 제공한다. 반도체 기판은 160℃ 미만의 연화 온도를 갖는 저온 접착제로 지지 기판에 실장될 수 있다. 반도체 기판, 상부측, 후방측, 제1 두께, 및 상부측 상에 형성된 복수의 마이크로전자 장치들을 구비할 수 있다. 반도체 기판의 상부측은 지지 기판에 인접할 수 있다. 반도체 기판은 제2 두께로 박형이 될 수 있다. 제2 두께는 100미크론 미만일 수도 있다. 기판 전방측 상에 마이크로전자 장치들에 반도체 기판의 후방측을 관통하여 복수의 비아들이 형성될 수 있다. 복수의 도체들이 반도체 기판의 전방측 상의 마이크로전자 장치들에서 비아들을 관통하여 반도체 기판의 후방측으로 형성될 수도 있다. 복수의 솔더 범프들이 반도체 기판의 후방측 상에 형성될 수 있다. 복수의 솔더 범프들은 각각이 각각의 도체를 통해 반도체 기판의 전방측 상의 각각의 마이크로전자 장치에 전기적으로 접속될 수 있다. 솔더 범프들은 220℃ 이상의 용융 온도를 가질 수도 있다. 레이저 광은 솔더 범프들 중 적어도 하나를 리플로우 하기 위해 0.5초 미만의 기간동안 솔더 범프들 중 적어도 하나에 지향될 수 있다. 반도체 기판은 지지 기판으로부터 분리될 수 있다.
레이저 광은 220℃ 이상으로 솔더 범프들 중 적어도 하나의 온도를 상승시킬 수 있고 160℃ 미만으로 저온 접착제의 적어도 일부의 온도를 유지할 수 있다. 솔더 범프들은 무연 솔더 재료를 포함할 수도 있다.
또, 방법은 레이저 광의 상기 지향에 앞서 냉각된 기판 지지체 상에 반도체 기판을 두는 것을 포함할 수도 있다. 레이저 광은 복수의 솔더 범프들에 동시에 지향될 수 있다.
반도체 기판은 갈륨비소화물, 갈륨질화물, 및 실리콘 중 적어도 하나를 포함할 수 있다. 지지 기판은 사파이어 및 석영 중 적어도 하나를 포함할 수 있다.
적어도 한 실시예가 발명의 위에 상세한 설명에서 제시되었어도, 상당 수의 변형들이 존재함을 알 것이다. 또, 실시예 혹은 실시예들은 단지 예들이며 어떠한 식으로든 발명의 범위, 적응성, 혹은 구성을 제한하려는 것은 아님을 알 것이다. 그보다는, 앞에 상세한 설명은 발명의 실시예를 구현하는 편리한 로드맵을 당업자들에게 제공할 것이며, 따라서 첨부된 청구항들 및 이들의 합법적 등가물들에 개시되는 발명의 범위 내에서 실시예에 기술된 요소들의 기능 및 배열에 다양한 변경들이 행해질 수도 있음을 알 것이다.

Claims (21)

  1. 마이크로전자 조립체(microelectronic assembly)를 형성하는 방법에 있어서,
    제1 두께를 갖는 반도체 기판을 저온 접착제로 지지 기판에 실장하는 단계;
    상기 반도체 기판을 상기 제1 두께에서 제2 두께로 박형화하는 단계;
    상기 반도체 기판 상에 적어도 한 접촉 형성물(contact formation)을 형성하는 단계; 및
    상기 접촉 형성물 중 적어도 하나를 리플로우(reflow)하기 위해서 고 에너지 전자기 복사를 상기 적어도 한 접촉 형성물에 지향시키는 단계를 포함하는, 마이크로전자 조립체 형성 방법.
  2. 제1항에 있어서, 상기 접착제는 160℃ 미만의 연화 온도를 갖는, 마이크로전자 조립체 형성 방법.
  3. 제2항에 있어서, 상기 접착제는 유기 접착제인, 마이크로전자 조립체 형성 방법.
  4. 제3항에 있어서, 상기 반도체 기판은 이의 전방측 상에 형성된 복수의 마이크로전자 장치들을 포함하는, 마이크로전자 조립체 형성 방법.
  5. 제4항에 있어서, 상기 반도체 기판의 후방측 상에 복수의 접촉 형성물들을 형성하는 단계; 및
    상기 기판의 상기 전방측 상의 상기 마이크로전자 장치들 중 적어도 하나에서 상기 반도체 기판의 상기 후방측으로의 복수의 도체들을 형성하는 단계로서, 상기 접촉 형성물들 각각은 상기 도체들의 각각에 전기적으로 접속되는, 상기 복수의 도체 형성 단계를 더 포함하는, 마이크로전자 조립체 형성 방법.
  6. 제5항에 있어서, 상기 고 에너지 전자기 복사는 레이저 광인, 마이크로전자 조립체 형성 방법.
  7. 제6항에 있어서, 상기 복수의 접촉 형성물들은 220℃ 이상의 용융 온도를 갖는 솔더 범프들(solder bumps)인, 마이크로전자 조립체 형성 방법.
  8. 제7항에 있어서, 상기 반도체 기판의 상기 제2 두께는 100 미크론 미만인, 마이크로전자 조립체 형성 방법.
  9. 제8항에 있어서, 상기 반도체 기판은 갈륨비소화물, 갈륨질화물, 및 실리콘 중 적어도 하나를 포함하고, 상기 지지 기판은 사파이어 및 석영 중 적어도 하나를 포함하는, 마이크로전자 조립체 형성 방법.
  10. 제9항에 있어서, 상기 반도체 기판을 상기 지지 기판에서 분리하는 단계를 더 포함하는, 마이크로전자 조립체 형성 방법.
  11. 마이크로전자 조립체를 형성하는 방법에 있어서,
    제1 두께를 갖는 반도체 기판을 160℃ 미만의 연화 온도를 갖는 저온 접착제로 지지 기판에 실장하는 단계;
    상기 반도체 기판을 상기 제1 두께에서 100 미크론 미만의 제2 두께로 박형화하는 단계;
    상기 반도체 기판 상에 220℃ 이상의 용융 온도를 갖는 복수의 솔더 범프들을 형성하는 단계; 및
    220℃ 이상으로 상기 접촉 형성물들 중 적어도 하나의 온도를 상승시키기에 충분한 기간동안 상기 접촉 형성물들 중 적어도 하나에 고 에너지 전자기 복사를 지향시키고 160℃ 미만으로 상기 저온 접착제의 적어도 일부의 온도를 유지하는 단계를 포함하는, 마이크로전자 조립체 형성 방법.
  12. 제11항에 있어서, 상기 고 에너지 전자기 복사는 레이저 광인, 마이크로전자 조립체 형성 방법.
  13. 제12항에 있어서, 상기 기간은 0.5초 미만인, 마이크로전자 조립체 형성 방법.
  14. 제13항에 있어서, 상기 반도체 기판은 이의 전방측 상에 형성된 복수의 마이크로전자 장치들을 포함하며, 상기 반도체 기판의 상기 전방측 상에 상기 마이크로전자 장치들에서 상기 반도체 기판의 후방측으로의 복수의 도체들을 형성하는 단계를 더 포함하고, 상기 복수의 솔더 범프들은 상기 반도체 기판의 상기 후방측 상에 형성되며 상기 솔더 범프들 각각은 상기 도체들 각각에 전기적으로 접속되는, 마이크로전자 조립체 형성 방법.
  15. 제14항에 있어서, 상기 반도체 기판은 갈륨비소화물, 갈륨질화물, 및 실리콘 중 적어도 하나를 포함하고, 상기 지지 기판은 사파이어 및 석영 중 적어도 하나를 포함하는, 마이크로전자 조립체 형성 방법.
  16. 마이크로전자 조립체를 형성하는 방법에 있어서,
    반도체 기판을 160℃ 미만의 연화 온도를 갖는 저온 접착제로 지지 기판에 실장하는 단계로서, 상기 반도체 기판은 상부측, 후방측, 제1 두께, 및 상기 상부측 상에 형성된 복수의 마이크로전자 장치들을 구비하며, 상기 반도체 기판의 상기 상부측은 상기 지지 기판에 인접하는, 상기 실장 단계;
    상기 반도체 기판을 100 미크론 미만의 제2 두께로 박형화하는 단계;
    상기 기판의 전방측 상에 상기 마이크로전자 장치들로 상기 반도체 기판의 상기 후방측을 관통하는 복수의 비아들(vias)을 형성하는 단계;
    상기 반도체 기판의 상기 전방측 상의 상기 마이크로전자 장치들에서 상기 비아들을 통해 상기 반도체 기판의 상기 후방측으로의 복수의 도체들을 형성하는 단계;
    상기 반도체 기판의 상기 후방측 상에 복수의 솔더 범프들을 형성하는 단계로서, 220℃ 이상의 용융 온도를 갖는 상기 복수의 솔더 범프들은 각각의 도체를 통해 상기 반도체 기판의 상기 전방측 상에 각각의 마이크로전자 장치에 전기적으로 각각 접속되는, 상기 형성 단계;
    상기 솔더 범프들 중 적어도 하나를 리플로우하기 위해 0.5초 미만의 기간동안 상기 솔더 범프들 중 적어도 하나에 레이저 광을 지향시키는 단계; 및
    상기 지지 기판에서 상기 반도체 기판을 분리하는 단계를 포함하는, 마이크로전자 조립체 형성 방법.
  17. 제16항에 있어서, 상기 레이저 광의 지향은 220℃ 이상으로 상기 솔더 범프들 중 적어도 하나의 온도를 상승시키며 160℃ 미만으로 상기 저온 접착제의 적어도 일부의 온도를 유지하는, 마이크로전자 조립체 형성 방법.
  18. 제17항에 있어서, 상기 솔더 범프들은 무연 솔더 재료를 포함하는, 마이크로전자 조립체 형성 방법.
  19. 제18항에 있어서, 상기 레이저 광의 지향에 앞서 냉각된 기판 지지체 상에 상기 반도체 기판을 두는 단계를 더 포함하는, 마이크로전자 조립체 형성 방법.
  20. 제19항에 있어서, 복수의 상기 솔더 범프들에 레이저 광을 동시에 지향시키는 단계를 더 포함하는, 마이크로전자 조립체 형성 방법.
  21. 제18항에 있어서, 상기 반도체 기판은 갈륨비소화물, 갈륨질화물, 및 실리콘 중 적어도 하나를 포함하고, 상기 지지 기판은 사파이어 및 석영 중 적어도 하나를 포함하는, 마이크로전자 조립체 형성 방법.
KR1020087009763A 2005-10-25 2006-10-20 실장된 기판들 상에 솔더 접촉들을 형성하는 방법 KR20080059590A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/258,650 US20070090156A1 (en) 2005-10-25 2005-10-25 Method for forming solder contacts on mounted substrates
US11/258,650 2005-10-25

Publications (1)

Publication Number Publication Date
KR20080059590A true KR20080059590A (ko) 2008-06-30

Family

ID=37968416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009763A KR20080059590A (ko) 2005-10-25 2006-10-20 실장된 기판들 상에 솔더 접촉들을 형성하는 방법

Country Status (6)

Country Link
US (1) US20070090156A1 (ko)
JP (1) JP2009514228A (ko)
KR (1) KR20080059590A (ko)
CN (1) CN101356634A (ko)
TW (1) TW200739860A (ko)
WO (1) WO2007050471A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008076A (ko) * 2017-07-14 2019-01-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패드 개구부 및 트렌치를 위한 패시베이션 스킴

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
DE102006050653A1 (de) 2006-10-24 2008-04-30 Carl Zeiss Smt Ag Verfahren und Vorrichtung zum stoffschlüssigen Verbinden eines optischen Elementes mit einer Fassung
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
DE102009059303A1 (de) * 2009-12-23 2011-06-30 United Monolithic Semiconductors GmbH, 89081 Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
US10147642B1 (en) * 2013-04-25 2018-12-04 Macom Technology Solutions Holdings, Inc. Barrier for preventing eutectic break-through in through-substrate vias
US11081458B2 (en) * 2018-02-15 2021-08-03 Micron Technology, Inc. Methods and apparatuses for reflowing conductive elements of semiconductor devices

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4926022A (en) * 1989-06-20 1990-05-15 Digital Equipment Corporation Laser reflow soldering process and bonded assembly formed thereby
US5227604A (en) * 1991-06-28 1993-07-13 Digital Equipment Corporation Atmospheric pressure gaseous-flux-assisted laser reflow soldering
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US5604831A (en) * 1992-11-16 1997-02-18 International Business Machines Corporation Optical module with fluxless laser reflow soldered joints
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5495089A (en) * 1993-06-04 1996-02-27 Digital Equipment Corporation Laser soldering surface mount components of a printed circuit board
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
AU5316996A (en) * 1995-04-05 1996-10-23 Mcnc A solder bump structure for a microelectronic substrate
US5730932A (en) * 1996-03-06 1998-03-24 International Business Machines Corporation Lead-free, tin-based multi-component solder alloys
JPH09321175A (ja) * 1996-05-30 1997-12-12 Oki Electric Ind Co Ltd マイクロ波回路及びチップ
JPH10261644A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd はんだバンプの製造方法
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6656828B1 (en) * 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR100638379B1 (ko) * 2001-08-24 2006-10-26 쇼오트 아게 집적회로의 컨택 제조 및 하우징 공정
KR20040041585A (ko) * 2001-08-24 2004-05-17 칼-짜이스-슈티푸통 트레이딩 에즈 쇼트 그라스 마이크로-전기기계 부품들의 제조 방법
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP4215571B2 (ja) * 2002-06-18 2009-01-28 三洋電機株式会社 半導体装置の製造方法
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
TWI227558B (en) * 2003-11-13 2005-02-01 Univ Nat Central Contact pad
JP4408713B2 (ja) * 2004-02-03 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7361993B2 (en) * 2005-05-09 2008-04-22 International Business Machines Corporation Terminal pad structures and methods of fabricating same
US8308053B2 (en) * 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008076A (ko) * 2017-07-14 2019-01-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패드 개구부 및 트렌치를 위한 패시베이션 스킴

Also Published As

Publication number Publication date
US20070090156A1 (en) 2007-04-26
TW200739860A (en) 2007-10-16
WO2007050471A3 (en) 2007-11-22
JP2009514228A (ja) 2009-04-02
WO2007050471A2 (en) 2007-05-03
CN101356634A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
TWI656581B (zh) 使用具有微柱的半導體晶粒來形成直接晶片接合平面柵格陣列封裝之半導體裝置及方法
US7880293B2 (en) Wafer integrated with permanent carrier and method therefor
US7060601B2 (en) Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7723224B2 (en) Microelectronic assembly with back side metallization and method for forming the same
KR20080059590A (ko) 실장된 기판들 상에 솔더 접촉들을 형성하는 방법
US11600575B2 (en) Method for forming chip package structure
KR20010060183A (ko) Ｉｃ 디바이스 패키지 제조 방법
US20070130763A1 (en) Method of fabricating electrical connection terminal of embedded chip
US20160358890A1 (en) Diffusion solder bonding using solder preforms
US20230335411A1 (en) Chip package structure with nickel layer
TWI505381B (zh) 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法
KR20230036965A (ko) Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
US11894331B2 (en) Chip package structure, chip structure and method for forming chip structure
TWI743956B (zh) 晶片封裝結構及其形成方法
US20230411346A1 (en) Semiconductor device and method for making the same
WO2000019531A1 (en) Backside electrical contact structure for a module having an exposed backside
KR20010009565A (ko) 반도체 집적회로 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid