KR20010009565A - 반도체 집적회로 소자 및 그의 제조 방법 - Google Patents

반도체 집적회로 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010009565A
KR20010009565A KR1019990027984A KR19990027984A KR20010009565A KR 20010009565 A KR20010009565 A KR 20010009565A KR 1019990027984 A KR1019990027984 A KR 1019990027984A KR 19990027984 A KR19990027984 A KR 19990027984A KR 20010009565 A KR20010009565 A KR 20010009565A
Authority
KR
South Korea
Prior art keywords
layer
integrated circuit
electrode pads
silicon substrate
active surface
Prior art date
Application number
KR1019990027984A
Other languages
English (en)
Inventor
권흥규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990027984A priority Critical patent/KR20010009565A/ko
Publication of KR20010009565A publication Critical patent/KR20010009565A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플립 칩 본딩에 사용될 반도체 집적회로 소자 및 그의 제조 방법에 관한 것으로, 반도체 집적회로 소자의 열 방출 특성을 극대화하기 위해서, 도전성 범프가 형성된 반도체 집적회로 소자의 활성면에 반대되는 배면에 방열 금속층이 형성된 반도체 집적회로 소자 및 그의 제조 방법을 제공한다. 본 발명에 따른 방열 금속층을 형성하는 단계는, 티타늄/크롬(Ti/Cr) 층, 니켈바나듐(NiV) 층을 차례로 형성한 이후에, 그 위에 금(Au) 층 또는 층(Ag) 층을 형성하는 단계를 포함한다.

Description

반도체 집적회로 소자 및 그의 제조 방법{Semiconductor integrated circuit device and method for manufacturing thereof}
본 발명은 반도체 집적회로 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 플립 칩 본딩되는 반도체 집적회로 소자의 열방출 특성을 향상시키기 위하여 반도체 집적회로 소자의 배면에 방열 금속층이 형성된 반도체 집적회로 소자 및 그의 제조 방법에 관한 것이다.
반도체 제조 공정에 의해 제조된 반도체 집적회로 소자를 기판에 직접 플립 칩 본딩(flip chip bonding)하기 위해서는 반도체 집적회로 소자의 전극 패드상에 도전성 범프를 형성하여야 한다. 이와 같은 도전성 범프를 형성하는 단계는 실리콘 기판(웨이퍼) 수준에서 이루어지는 것이 일반적이다.
그리고, 반도체 집적회로 소자가 기판에 플립 칩 본딩된 이후에 언더필(underfill) 방법으로 성형수지를 범프 본딩된 부분을 봉합하게 되며, 전극 패드가 형성된 활성면에 반대되는 반도체 집적회로 소자의 배면이 외부에 노출된다.
그런데, 범프 본딩된 반도체 집적회로 소자의 구동에 따라 활성면에서 발생되는 열은 배면을 통하여 외부로 방출되지만, 실리콘 재질의 반도체 집적회로 소자는 금속에 비하여 열방출 능력이 떨어지는 문제점을 안고 있다.
따라서, 본 발명의 목적은 반도체 집적회로 소자의 배면을 통한 열방출 능력을 극대화하는 데 있다.
도 1은 내지 도 9는 본 발명의 실시예에 따른 반도체 집적회로 소자의 제조 방법의 각 단계들을 나타내는 도면들로서,
도 1은 반도체 제조 공정이 완료된 실리콘 기판을 나타내는 단면도,
도 2는 절연층이 형성된 상태를 보여주는 단면도,
도 3은 금속 기저층이 형성된 상태를 보여주는 단면도,
도 4는 실리콘 기판의 배면에 배면 금속층이 형성된 상태를 보여주는 단면도,
도 5는 감광막이 형성된 상태를 보여주는 단면도,
도 6은 솔더 도금층이 형성된 상태를 보여주는 단면도,
도 7은 감광막이 제거된 상태를 보여주는 단면도,
도 8은 솔더 도금층 외측의 금속 기저층이 제거된 상태를 보여주는 단면도,
도 9는 솔더 리플로우에 의해 솔더 범프가 형성된 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 실리콘 기판 12 : 전극 패드
14 : 불활성층 20 : 절연층
30, 32 : 금속 기저층 40 : 방열 금속층
50 : 감광막 60 : 솔더 도금층
62 : 솔더 범프 100 : 반도체 집적회로 소자
상기 목적을 달성하기 위하여, 본 발명은 플립 칩 본딩되는 반도체 집적회로 소자로서, 집적회로가 형성되는 활성면과, 그에 반대되는 배면을 갖는 실리콘 기판과; 상기 집적회로와 연결되어 상기 활성면에 노출되는 복수개의 전극 패드와; 상기 전극 패드를 제외한 활성면에 형성된 불활성층과; 상기 전극 패드 상에 각기 형성된 도전성 범프; 및 상기 배면에 형성된 방열 금속층;을 포함하며, 상기 방열 금속층을 통하여 상기 활성면에서 발생되는 열을 외부로 방출하는 것을 특징으로 하는 반도체 집적회로 소자를 제공한다.
본 발명에 따른 반도체 집적회로 소자는, 전극 패드를 제외한 불활성층에 소정의 두께로 형성되는 절연층과, 전극 패드를 포함한 전극 패드 주변의 절연층 상에 형성된 금속 기저층을 더 포함하며, 금속 기저층 상에 도전성 범프가 형성된다.
본 발명에 따른 방열 금속층은, 실리콘 기판의 배면에 형성된 티타늄/크롬(Ti/Cr) 층과, 티타늄/크롬 층 상에 형성된 니켈바나듐(NiV) 층 및 니켈바나듐 층 상에 형성된 금(Au) 층 또는 은(Ag) 층으로 구성된다.
본 발명은 또한 전술된 반도체 집적회로 소자의 제조 방법을 제공한다. 즉, 플립 칩 본딩에 사용될 반도체 집적회로 소자의 제조 방법으로서, 활성면에 복수개의 전극 패드가 형성되고, 상기 전극 패드를 제외한 상기 활성면에 불활성층이 형성된 실리콘 기판을 준비하는 단계와; 상기 전극 패드를 제외한 불활성층 상에 소정의 두께로 절연층을 형성하는 단계와; 상기 전극 패드를 포함한 절연층 상에 금속 기저층을 형성하는 단계와; 상기 활성면에 반대되는 실리콘 기판의 배면에 방열 금속층을 형성하는 단계와; 상기 전극 패드가 외부에 노출되도록 소정의 두께로 감광막을 형성하는 단계와; 상기 전극 패드를 포함한 감광막 주위에 솔더 도금층을 형성하는 단계와; 상기 감광막을 제거하는 단계와; 상기 솔더 도금층 외측의 금속 기저층을 제거하는 단계; 및 상기 솔더 도금층을 리플로우하여 솔더 범프를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법을 제공한다.
본 발명의 제조 방법에 따른 방열 금속층을 형성하는 단계는, 티타늄/크롬(Ti/Cr) 층, 니켈바나듐(NiV) 층을 차례로 형성한 이후에, 그 위에 금(Au) 층 또는 층(Ag) 층을 형성하는 단계를 포함한다.
본 발명의 제조 방법에 따른 솔더 도금층을 형성하는 방법은, 실리콘 기판의 배면에 형성된 방열 금속층에 솔더 도금층을 형성하기 위한 도금액이 접촉하는 것을 방지하면서 실리콘 기판의 활성면쪽에만 도금액이 접촉하여 솔더 도금층이 형성될 수 있도록 하는 분수(fountain) 방식의 솔더 전기 도금 방법을 사용하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 내지 도 9는 본 발명의 실시예에 따른 반도체 집적회로 소자의 제조 방법의 각 단계들을 나타내는 도면들이다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
먼저 도 1에 도시된 바와 같이 반도체 제조 공정이 완료된 실리콘 기판(10)의 준비 단계로부터 시작한다. 실리콘 기판(10)의 활성면에는 집적회로(도시안됨)와 전기적으로 연결된 전극 패드(12)가 형성된다. 불활성층(14)이 활성면과 전극 패드(12)의 가장자리를 뒤덮고 있어서, 실리콘 기판(10) 내부의 집적회로들이 외부 환경으로부터 보호된다. 전극 패드(12)는 보통 알루미늄(Al)으로 형성되며, 불활성층(14)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4)으로 형성된다. 한편, 실리콘 기판(10)에는 반도체 집적회로 소자로 제조될 복수개의 반도체 칩이 함께 형성되며, 도 1에서 실리콘 기판(10)을 형성하는 반도체 칩의 전극 패드(12) 부분만을 확대하여 나타내는 도면이다.
다음으로 도 2에 도시된 바와 같이 절연층(20; dielectric layer)을 형성한다. 즉, 실리콘 기판(10)의 활성면의 전면에 소정의 두께로 절연층을 형성한 이후에, 전극 패드(12)가 형성된 부분이 외부에 노출될 수 있도록 전극 패드(12) 상의 절연층을 사진 공정으로 제거하여 개방부(24)를 형성한다.
절연층(20)으로는 솔더 접합 내구수명을 향상시킬 수 있도록 응력 흡수가 잘되는 유기물인 폴리이미드(polyimide) 또는 벤조 사이클로 부텐(Benzo Cyclo Butene; BCB)으로 형성하는 것이 바람직하며, 통상적으로 스핀 코팅(spin coating) 방법에 의해 형성한다. 절연층(20)의 두께는 2㎛ 내지 50㎛가 바람직하며, 그 범위 내에서 적절하게 선택할 수 있다.
다음으로 도 3에 도시된 바와 같이 금속 기저층(30); under bump metal)을 형성한다. 금속 기저층(30)은 실리콘 기판(10)의 활성면의 전면 즉, 개방부(24)에 노출된 전극 패드(12)를 포함한 절연층(20) 상에 형성된다. 금속 기저층(30)은 앞으로 형성될 솔더 범프의 접착층, 확산 장벽층 및 도금 기조층으로 이용된다. 금속 기저층(30)으로 티타늄/티타늄-구리/구리(Ti/Ti-Cu/Cu), 크롬/크롬-구리/구리(Cr/Cr-Cu/Cu), 티타늄텡스텐/구리(TiW/Cu), 알루미늄/니켈/구리(Al/Ni/Cu), 알루미늄/니켈바나듐/구리(Al/NiV/Cu) 등을 사용할 수 있으며, 스퍼터링(sputtering) 또는 이베포레이션(evaporation) 방법으로 형성한다.
다음으로 도 4에 도시된 바와 같이 방열 금속층(40)을 형성한다. 즉, 실리콘 기판(10)의 배면을 통한 열방출 특성을 극대화하기 위해 소정의 두께로 방열 금속층(40)을 형성한다. 방열 금속층(40)은 티타늄/크롬(Ti/Cr), 니켈바나듐(NiV)을 차례로 형성하고, 그 위에 금(Au) 또는 은(Ag) 층이 형성된 구조를 가지며, 스퍼터링 또는 이베포레이션 방법으로 형성한다.
한편, 실리콘 기판(10)의 활성면에 형성되는 금속 기저층(30)과 실리콘 기판(10)의 배면에 형성되는 방열 금속층(40)을 형성하는 재질이 동일할 경우에, 하나의 공정 장비에서 진행하는 것이 바람직하다. 이때, 실리콘 기판(10)의 일면에 대한 공정이 진행된 이후에 실리콘 기판(10)을 뒤집을 수 있는 수단이 구비되어야 할 것이다. 그리고, 금속 기저층(30)을 형성하는 공정과 방열 금속층(40)을 형성하는 공정은 순서를 바뀌어 진행하여도 무방하다.
다음으로 도 5에 도시된 바와 같이 솔더 도금층을 형성하기 위한 감광막(50; photoresist)을 형성한다. 즉, 실리콘 기판(10)의 활성면에 소정의 두께로 감광막을 형성한 이후에, 솔더 도금층이 형성될 부분인 전극 패드(12) 부분의 금속 기저층(30) 외부에 노출될 수 있도록 그 부분의 감광막을 노광·현상하여 개방부(52)를 형성한다.
다음으로 도 6에 도시된 바와 같이 솔더 도금층(62)을 형성한다. 즉, 전기 도금 방법을 이용하여 개방부(52)에 노출된 금속 기저층(30) 상과 개방부(52) 주위에 솔더 도금층(62)을 형성한다. 한편, 실리콘 기판(10)의 배면에 형성된 방열 금속층(40)에 솔더 도금층(62)을 형성하기 위한 도금액이 접촉되지 않도록 하면서 실리콘 기판(10)의 활성면쪽에만 도금액이 접촉되도록하여 솔더 도금층(62)을 형성할 수 있는 분수(fountain) 방식의 솔더 전기 도금 방법을 이용하는 것이 바람직하다.
다음으로 도 7에 도시된 바와 같이 감광막을 제거하고, 도 8에 도시된 바와 같이 솔더 도금층 외측의 금속 기저층을 제거한다. 금속 기저층은 습식 식각 방법으로 제거하게 되며, 식각액으로 방열 금속층(40)의 최상층에 형성되는 금 또는 은 층에 영향을 주지 않는 식각액을 사용하는 것이 바람직하다.
마지막으로 도 9에 도시된 바와 같이 솔더 도금층을 리플로우하여 반구형의 솔더 범프(60)를 형성함으로써, 플립 칩 본딩 방법으로 기판에 접속할 수 있는 반도체 집적회로 소자(100)가 형성된다. 물론, 전술된 바와 같은 솔더 범프(60)를 형성한 이후에 각각의 개별 반도체 집적회로 소자로 분리하는 공정을 진행하게 된다.
한편, 본 발명의 실시예에서는 도전성 범프로 솔더 범프(60)를 형성하였지만, 그 외에 다양한 방법으로 도전성 범프를 형성할 수 있다. 예를 들면, 솔더 볼을 이용한 솔더 범프, 전기 도금 방법을 이용한 금 도금 범프, 와이어 본딩 방법을 이용한 지주 금 범프를 반도체 집적회로 소자에 형성할 수 있다. 하지만, 도전성 범프가 형성된 반도체 집적회로 소자의 배면에 방열 금속층이 형성된다면, 본 발명의 기술적 사상의 범위 내의 것이다.
따라서, 본 발명의 구조를 따르면 반도체 집적회로 소자의 배면에 방열 금속층이 형성되기 때문에, 플립 칩 본딩되는 반도체 집적회로 소자의 열 방열 특성을 극대화할 수 있다.

Claims (6)

  1. 플립 칩 본딩되는 반도체 집적회로 소자로서,
    집적회로가 형성되는 활성면과, 그에 반대되는 배면을 갖는 실리콘 기판과;
    상기 집적회로와 연결되어 상기 활성면에 노출되는 복수개의 전극 패드와;
    상기 전극 패드를 제외한 활성면에 형성된 불활성층과;
    상기 전극 패드 상에 각기 형성된 도전성 범프; 및
    상기 배면에 형성된 방열 금속층;을 포함하며,
    상기 방열 금속층을 통하여 상기 활성면에서 발생되는 열을 외부로 방출하는 것을 특징으로 하는 반도체 집적회로 소자.
  2. 제 1항에 있어서, 상기 반도체 집적회로 소자는,
    상기 전극 패드를 제외한 상기 불활성층에 소정의 두께로 형성되는 절연층; 및
    상기 전극 패드를 포함한 상기 전극 패드 주변의 절연층 상에 형성된 금속 기저층;을 더 포함하며,
    상기 금속 기저층 상에 도전성 범프가 형성되는 것을 특징으로 하는 반도체 집적회로 소자.
  3. 제 1항에 있어서, 상기 방열 금속층은 상기 실리콘 기판의 배면에 형성된 티타늄/크롬(Ti/Cr) 층과, 상기 티타늄/크롬 층 상에 형성된 니켈바나듐(NiV) 층 및 상기 니켈바나듐 층 상에 형성된 금(Au) 층 또는 은(Ag) 층으로 구성된 반도체 집적회로 소자.
  4. 플립 칩 본딩에 사용될 반도체 집적회로 소자의 제조 방법으로서,
    활성면에 복수개의 전극 패드가 형성되고, 상기 전극 패드를 제외한 상기 활성면에 불활성층이 형성된 실리콘 기판을 준비하는 단계와;
    상기 전극 패드를 제외한 불활성층 상에 소정의 두께로 절연층을 형성하는 단계와;
    상기 전극 패드를 포함한 절연층 상에 금속 기저층을 형성하는 단계와;
    상기 활성면에 반대되는 실리콘 기판의 배면에 방열 금속층을 형성하는 단계와;
    상기 전극 패드가 외부에 노출되도록 소정의 두께로 감광막을 형성하는 단계와;
    상기 전극 패드를 포함한 감광막 주위에 솔더 도금층을 형성하는 단계와;
    상기 감광막을 제거하는 단계와;
    상기 솔더 도금층 외측의 금속 기저층을 제거하는 단계와;
    상기 솔더 도금층을 리플로우하여 솔더 범프를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  5. 제 4항에 있어서, 상기 방열 금속층을 형성하는 단계는, 상기 실리콘 기판의 배면에 티타늄/크롬(Ti/Cr) 층, 니켈바나듐(NiV) 층을 차례로 형성한 이후에, 그 위에 금(Au) 층 또는 은(Ag) 층을 형성하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  6. 제 4항에 있어서, 상기 실리콘 기판의 배면에 형성된 방열 금속층에 상기 솔더 도금층을 형성하기 위한 도금액이 접촉하는 것을 방지하면서 상기 실리콘 기판의 활성면쪽에만 도금액이 접촉하여 상기 솔더 도금층이 형성될 수 있도록 하는 분수(fountain) 방식의 솔더 전기 도금 방법으로 상기 솔더 도금층을 형성하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
KR1019990027984A 1999-07-12 1999-07-12 반도체 집적회로 소자 및 그의 제조 방법 KR20010009565A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027984A KR20010009565A (ko) 1999-07-12 1999-07-12 반도체 집적회로 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027984A KR20010009565A (ko) 1999-07-12 1999-07-12 반도체 집적회로 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010009565A true KR20010009565A (ko) 2001-02-05

Family

ID=19601006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027984A KR20010009565A (ko) 1999-07-12 1999-07-12 반도체 집적회로 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010009565A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713912B1 (ko) * 2005-07-07 2007-05-07 주식회사 하이닉스반도체 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
KR101416596B1 (ko) * 2012-09-04 2014-07-08 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
KR101418440B1 (ko) * 2013-10-29 2014-07-09 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713912B1 (ko) * 2005-07-07 2007-05-07 주식회사 하이닉스반도체 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
KR101416596B1 (ko) * 2012-09-04 2014-07-08 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
KR101418440B1 (ko) * 2013-10-29 2014-07-09 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100676493B1 (ko) 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6593220B1 (en) Elastomer plating mask sealed wafer level package method
US7056818B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US6607938B2 (en) Wafer level stack chip package and method for manufacturing same
JP3996315B2 (ja) 半導体装置およびその製造方法
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP3888854B2 (ja) 半導体集積回路の製造方法
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US20100038803A9 (en) Low fabrication cost, high performance, high reliability chip scale package
US20040266162A1 (en) Semiconductor wafer package and manufacturing method thereof
KR20060007846A (ko) 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지 및 그제조 방법
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
KR100699892B1 (ko) 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
WO2007064073A1 (en) Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same
JP3402086B2 (ja) 半導体装置およびその製造方法
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
US20020056909A1 (en) Semiconductor chip package and method of fabricating the same
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
US20060252245A1 (en) Fabrication method of under bump metallurgy structure
US20040266066A1 (en) Bump structure of a semiconductor wafer and manufacturing method thereof
KR20010009565A (ko) 반도체 집적회로 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination