KR100769042B1 - 전기도금법에 의한 골드 범프 및 그 제조 방법 - Google Patents
전기도금법에 의한 골드 범프 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100769042B1 KR100769042B1 KR1020060044929A KR20060044929A KR100769042B1 KR 100769042 B1 KR100769042 B1 KR 100769042B1 KR 1020060044929 A KR1020060044929 A KR 1020060044929A KR 20060044929 A KR20060044929 A KR 20060044929A KR 100769042 B1 KR100769042 B1 KR 100769042B1
- Authority
- KR
- South Korea
- Prior art keywords
- gold
- metal layer
- bump
- layer
- rich
- Prior art date
Links
- 239000010931 gold Substances 0.000 title claims abstract description 72
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 68
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000009713 electroplating Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000007747 plating Methods 0.000 claims abstract description 24
- 230000008018 melting Effects 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 13
- 239000000956 alloy Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 11
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000001771 vacuum deposition Methods 0.000 claims abstract description 3
- 238000010992 reflux Methods 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 43
- 239000012790 adhesive layer Substances 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 239000006023 eutectic alloy Substances 0.000 abstract description 8
- 238000012858 packaging process Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- FJWLWIRHZOHPIY-UHFFFAOYSA-N potassium;hydroiodide Chemical compound [K].I FJWLWIRHZOHPIY-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- QCDFBFJGMNKBDO-UHFFFAOYSA-N Clioquinol Chemical compound C1=CN=C2C(O)=C(I)C=C(Cl)C2=C1 QCDFBFJGMNKBDO-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
- C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 전기도금법에 의한 골드 범프 및 그 제조 방법에 관한 것이다. 본 발명은 기판 상에 위치하며 골드로 이루어진 씨드 금속층과, 씨드 금속층 상부에 위치하는 도금 범프층, 및 도금 범프층 상부에 위치하며 저융점 금속에 기초하여 형성된 돔 형태의 골드-리치 공정 합금을 포함하는 골드 범프 구조를 제공하며, 전기도금된 골드 범프의 표면에 주석을 도금하거나 진공증착한 후 환류 열처리에 의하여 돔 형태의 골드-리치 골드-주석 공정 합금을 형성하는 골드 범프 제조 방법을 제공한다. 본 발명에 의하면, 원형 웨이퍼 또는 유리 기판에서 위치에 따른 도금 범퍼의 두께 차이를 대폭 줄일 수 있어 패키징 공정의 균일도를 향상시킬 수 있다.
골드 범프, gold bump, 칩-온-글라스, Chip-On-Glass, 공정합금, eutectic alloy, 환류 열처리, reflow heating
Description
도 1a는 전기도금용 전극을 4-방향으로 만든 원형 기판의 평면 구조도이다.
도 1b는 도 1a의 전기도금된 범프의 좌측, 중간, 우측의 위치별 전자현미경 사진을 각각 보여주는 사진이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 골드 범프의 제조 과정에 있어서 특징적인 단계를 각각 나타내는 공정 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
11, 12, 13, 14 : 전기도금용 전극
15, 21 : 기판
16, 25 : 범프층
22 : 접착층
23 : 씨드 금속층
24 : 전기도금을 위한 감광막(PR)
26 : 저융점 금속층
27 : 돔(dome) 형태의 골드-리치(Au-rich) 공정 합금
본 발명은 기판상에 칩을 장착하는 칩-온-글라스(Chip-on-glass: COG) 구조에 관한 것으로, 특히 COG 구조의 패키지(package)에 사용되는 금도금된 범프(gold bump) 및 그 제조 방법에 관한 것이다.
액정표시장치(Liquid Crystalline Display: LCD)나 플라즈마 디스플레이(Plasma Display: PDP)와 같은 표시장치의 구동장치로 사용되고 있는 구동용 집적 회로(Driver IC)의 패키징이나 광센서, 필터 등의 패키징을 위한 기판으로 사용되는 골드 범프는 전기도금법을 이용하여 주로 형성하며, 반도체 칩과 기판과의 접착을 위하여 칩의 패드 위에는 골드 범프를 형성하고 기판상의 리드에는 저융점의 주석(tin)을 도금하여 사용한다.
한편, 기판상의 리드에 주석을 사용하면 위스커(whisker) 현상이 유발되기 쉬운데, 이로 인하여 인접한 리드 사이에서 원하지 않는 단락(short)이 발생할 수 있다. 더욱이 주석으로 도금된 리드는 여러 가지 또 다른 문제점을 발생시킬 수 있는데, 주석의 확산에 의한 리드 목부위 절단(lead neck broken) 등의 문제가 발생할 수 있다. 따라서 연결되는 리드와 칩의 범프와의 접촉에서의 열적 안정성(thermal stability) 또는 연결 리드와 다른 소자들과의 연결에서의 열적 신뢰성을 재고하기 위하여 연결 리드 및 범프의 개개에 대하여 모두 금을 이용하여 구성할 필요가 점차 요구되고 있다.
전술한 바와 같이 기판상의 리드와 범프를 안정하고 견고하게 서로 연결하려 는 시도가 여러 가지 방법으로 이루어지고 있다. 예를 들면, 토모히코 이와네(Tomohiko Iwane) 등에 의한 미국특허 제6518649호 "Tape carrier type semiconductor device with gold/gold bonding of leads to bumps"(2003년 2월 11일 등록)에서는 골드-골드 본딩을 열적 압착 본딩(thermally compression-bonding)에 의해서 리드와 범프의 안정적인 연결을 구현하려는 시도가 제시되고 있다.
그러나 토모히코 이와네 등이 제시한 열적 압착 본딩은 그 접합 강도가 주석을 포함하는 본딩에 비하여 상대적으로 약하다는 문제가 있다. 또한, 열적 압착 본딩은 리드가 범프를 파고들어야 하기 때문에 범퍼의 높이가 균일하지 않고 따라서 제작된 대부분의 패키지 제품에서 리드가 범프와 접착되지 못하는 리드 오픈(lead open) 등의 원인에 의해 불량률을 증가시킬 우려도 안고 있다.
따라서 연결 리드의 표면과 범프가 모두 골드로 형성되면서 연결과정에서 범프와 리드 등이 강하고 안정한 결합력을 가지고 본딩될 수 있는 기판상의 새로운 골드 범프의 구조가 절실히 요구되고 있다.
본 발명이 이루고자 하는 과제는, 도금법에 의해 형성되는 골드 범프의 구조에 있어서 표시장치의 구동용 칩과의 전기적 연결을 위한 연결 리드, 광센서나 필터 장착용 기판, 고전력 소자(high power device)의 방열 특성 개선을 위한 기판의 구조를 개선하여 결합력이 우수한 본딩 기술을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 과제는 도금법에 의하여 형성되는 골드 범프의 두께에 대한 불균일성을 개선하여 결국 반도체 칩 등과의 본딩 과정에서 리드 오픈 등과 같은 원인에 의해 발생하는 불량률을 감소시킬 수 있는 골드 범프 구조 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 측면에 의하면, 기판 상에 위치하는 씨드 금속층; 씨드 금속층 상부에 위치하는 도금 범프층; 및 도금 범프층 상부에 위치하며 저융점 금속에 기초하여 형성된 돔 형태의 골드-리치 공정 합금(Au-rich eutectic alloy)을 포함하는 골드 범프가 제공된다.
바람직하게, 골드 범프는 기판과의 접착력 개선을 위한 접착층을 추가로 포함 한다.
본 발명의 다른 측면에 의하면, 기판 상에 접착층과 씨드 금속층을 차례로 적층하여 형성하는 단계; 씨드 금속층 상에 골드 범프층을 도금하여 형성하는 단계; 골드 범프층 상에 저융점 금속층을 형성하는 단계; 및 전술한 구조 상부에 돔 형태의 골드-리치 공정 합금을 형성하는 단계를 포함하는 골드 범프 제조 방법이 제공된다.
바람직하게, 저융점 금속층은 골드-리치 공정 합금을 형성할 수 있도록 주석으로 얇게 증착된다. 증착되는 주석의 두께는 범프층의 두께가 10~100㎛일 때, 약 0.3㎛인 것이 바람직하다. 이 경우, 골드-리치 공정 합금은 골드-리치 골드-주석 공정 합금(Au-rich Au-Sn eutectic alloy)이 되며, 골드-리치 골드-주석 공정 합금은 약 280℃ 정도의 온도에서 약 3분 정도의 환류열처리(reflow heating) 공정을 수행하여 형성하는 것이 바람직하다.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다. 이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다. 그러나 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시 예는 당 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 명확하게 설명하기 위해서 제공되는 것이다.
도 1a는 전기도금용 전극을 4-방향으로 만든 원형 기판의 평면 구조도이다.
도 1a를 참조하면, 본 발명에 따른 골드 범퍼 형성을 위한 원형 투면 유리기판은 도금된 골드 범프의 두께의 균일도를 증가시키기 위하여 상(11; T),하(12; B), 좌(13; L), 우(14; R) 각각의 4-방향으로 배치된 도금 전극을 포함한다.
일반적으로 반도체 웨이퍼, 유리기판 등의 기판에 본딩용 범프를 전기도금 할 경우 전체 면적에 전류가 도통될 수 있는 경로를 제공함과 동시에 범퍼 형성 후 범프 이외의 다른 부분에 있는 전류 전송 경로의 제거가 용이하게 하기 위하여 기판상에 약 1,000Å 정도의 얇은 씨드(seed) 층을 형성한다. 하지만, 전술한 구조에서 전기 도금법으로 범프를 형성할 경우 얇은 씨드층의 높은 전기저항으로 인하여 도금되는 기판에서 도금 전극(11, 12, 13, 14)으로부터의 위치에 따라 도금 범프의 두께 차이가 발생한다.
도 1b는 도 1a의 전기도금된 범프의 좌측, 중간, 우측의 위치별 전자현미경 사진을 각각 보여주는 사진이다.
도 1b에 도시된 바와 같이, 투명 유리 기판(15) 상의 좌측(L)과 우측(R) 부분의 도금 범프(16)의 두께가 중앙으로부터 경사져 있음을 알 수 있다. 채취된 부위는 도 1a에 표시된 좌, 중, 우의 위치에 해당하며, L-R 간의 점선은 수평 기준을 나타낸다. 이와 같이 일반적인 전기도금법에 의하여 골드 범퍼를 형성하면 도금 전극의 위치에 따라 도금된 골드 범프에 두께 차이가 발생한다. 따라서 기존의 범프 제조 기술에서는 도금된 범프만으로 두께의 균일도가 좋지 않아 연결 리드, 반도체칩, 광센서, 또는 필터 등과의 본딩시 연결 부위가 불균일하게 접착되거나 심하게는 끊어질 위험을 안고 있다.
전술한 문제점은 도금된 골드 범프의 상단부에 경사진 범퍼를 포함하여 저융점의 금속, 바람직하게는, 주석을 전기도금 또는 진공증착법으로 형성한 후 환류열처리(reflow heating) 공정을 수행하여 전체 웨이퍼 또는 기판상의 위치에 따른 골드 범프의 두께의 불균일을 보정함으로써 극복될 수 있는데, 이러한 구조는 다음의 제조방법에 따라 제조할 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 골드 범프의 제조 과정에 있어서 특징적인 단계를 각각 나타내는 공정 순서도이다.
도 2a에 도시한 바와 같이 기판(21)상에 먼저 접착층(22)을 형성한다. 접착층(22)은 기판(21)과의 접착력을 개선하기 위하여 바람직하게는 티타늄을 이용하여 약 500Å 정도의 얇은 층으로 형성된다. 접착층(22) 상부에는 도금용 씨드 금속층(23)을 형성한다. 도금용 씨드 금속층(23)은 골드(Au)로 이루어지는 것이 바람직하다.
다음, 접착층(22)과 도금용 씨드 금속층(23)이 형성된 상기 구조 상부에 골드 범프가 형성될 부분만 남기고 나머지 부분을 가려주기 위하여 소정 패턴의 감광막(24)을 형성한다. 감광막(24)은 SU-8 등의 재료에 의해 두껍게 형성된다.
그 후 도 1a와 같은 구조의 도금 전극(11, 12, 13, 14)에 전류원을 연결하고 도 2b에 도시한 바와 같이 소정의 두께, 바람직하게는 10 ~100㎛ 만큼의 골드 범프(25)를 도금한다. 그리고 골드 범프(25) 위에 저융점 금속층(26)을 형성한다. 저융점 금속층(26)은 주석(Sn)을 전기도금 또는 진공증착법으로 약 0.3㎛ 정도의 두께로 형성하는 것이 바람직하다. 그 후 감광막(24)을 제거하면 도 2b에 도시한 것과 같이 좌측에서 중앙으로, 우측에서 중앙으로 경사진 도금 범퍼의 구조가 얻어진다.
그런 다음, 노출된 씨드 금속층(23)과 접착층(22)을 순차적으로 제거하여 도 2c에 도시한 것과 같은 구조를 얻는다. 이때 씨드 금속층(23)의 골드는 포타슘아이오딘(Potassiumiodine; KI) 용액을 이용한 에칭 공정으로 제거하며, 접착층(22)의 티타늄은 희석된 불산용액(6:1 BOE)에 침지하여 에칭한다. 이 경우 골드 범프(25)의 표면은 주석으로 도포되어 있어 안정하다. 도 2c에서 볼 수 있는 바와 같이 수평 기준을 나타내는 L-R 점선을 보면 골드 범프의 구조가 여전히 경사져 있음을 알 수 있다.
다음, 경사져 있는 골드 범프의 상층부에 약 280℃ 정도의 온도에서 약 3분 정도의 환류 열처리(reflow heating)에 의하여 돔(dome) 형태의 골드-리치 골드-주석 공정 합금(27)을 형성한다. 본 과정에 의하면, 원형 웨이퍼 또는 유리 기판의 위치에 따른 도금 범퍼의 두께 차이가 제거된다.
이상, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
이상에서 설명한 바와 같이, 본 발명에 의하면 골드 범프의 표면에 주석을 도금하거나 진공증착한 후 환류 열처리(reflow heating)에 의하여 돔(dome) 형태의 골드-리치 골드-주석 공정 합금을 형성할 경우 원형 웨이퍼 또는 유리 기판에서 도금 전극의 위치에 따른 도금 범퍼의 두께 차이를 대폭 줄일 수 있어 패키징 공정의 균일도를 향상시킬 수 있다. 또한, 골드 범프의 상층부에 골드-리치 골드-주석의 저융점 공정 합금을 형성함으로써 실제로 본딩 리드, 광센서, 필터, 구동칩 등과의 본딩 시 열압착 방식보다 접착력을 상당히 증가시킬 수 있다.
아울러, 본딩 시 플럭스(flux)를 사용하지 않아 범퍼 주고물의 세척 공정이 필요 없으며, 잔류 플럭스에 의한 소자 특성의 열화나 신뢰성 문제 등을 제거할 수 있다. 더욱이 주석 확산 등에 의한 종래의 문제점인 리드 목절단(lead neck broken) 현상을 방지할 수 있어 열적 신뢰성을 더욱 향상시킬 수 있다. 이로 인한 유리기판 또는 웨이퍼 상에서 골드 범프를 이용한 패키징 공정에 있어서 공정의 수율과 직접도의 향상을 통한 생산 단가 절감의 효과가 있다.
Claims (14)
- 기판 상에 위치하며 골드로 이루어진 씨드 금속층;상기 씨드 금속층 상부에 위치하는 도금 범프층; 및상기 도금 범프층 상부에 위치하며 저융점 금속으로 이루어진 돔 형태의 골드-리치 공정 합금을 포함하는 골드 범프.
- 제 1 항에 있어서, 상기 기판과 상기 씨드 금속층과의 사이에 접착층을 더 포함하는 골드 범프.
- 제 2 항에 있어서, 상기 접착층은 티타늄을 포함하는 것을 특징으로 하는 골드 범프.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 저융점 금속은 주석을 포함하며, 상기 골드-리치 공정 합금은 골드-리치 골드-주석 공정 합금인 것을 특징으로 하는 골드 범프.
- 삭제
- 제 4 항에 있어서, 상기 기판은 웨이퍼 또는 투명 유리 기판인 것을 특징으로 하는 골드 범프.
- 기판 상에 골드로 이루어진 씨드 금속층을 형성하는 단계;상기 씨드 금속층 상에 골드 범프 형성을 위한 패턴이 구비된 감광막을 형성하는 단계;상기 씨드 금속층 상에 골드 범프층을 도금하여 형성하는 단계;상기 골드 범프층 상에 저융점 금속층을 형성하는 단계; 및상기 구조 상부에 돔 형태의 골드-리치 공정 합금을 형성하는 단계를 포함하는 골드 범프 제조 방법.
- 제 7 항에 있어서,상기 기판 상의 상기 씨드 금속층 하부에 접착층을 형성하는 단계를 더 포함하는 골드 범프 제조 방법.
- 제 8 항에 있어서,상기 골드-리치 공정 합금이 형성된 다음, 상기 감광막을 제거하는 단계; 및 상기 감광막이 제거된 다음, 노출된 상기 씨드 금속층 및 노출된 상기 씨드 금속층 하부에 형성된 접착층을 제거하는 단계를 더 포함하는 골드 범프 제조 방법.
- 제 8 항에 있어서, 상기 접착층의 두께는 500Å, 상기 씨드 금속층의 두께는 1,000Å, 전기도금법으로 형성되는 상기 골드 범프층의 두께는 10 ~ 100㎛, 상기 저융점 금속층의 두께는 0.3㎛인 것을 특징으로 하는 골드 범프 제조 방법.
- 삭제
- 제 7 항에 있어서, 상기 저융점 금속층은 주석으로 형성되며, 상기 골드-리치 공정 합금은 골드-리치 골드-주석 공정 합금인 것을 특징으로 하는 골드 범프 제조 방법.
- 제 12 항에 있어서, 상기 저융점 금속층을 형성하는 단계는 전기 도금 또는 진공증착법을 이용하는 것을 특징으로 하는 골드 범프 제조 방법.
- 제 12 항에 있어서, 상기 골드-리치 골드-주석 공정 합금을 형성하는 단계는 280℃의 온도에서 3분의 환류열처리 공정을 이용하는 것을 특징으로 하는 골드 범프 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050119108 | 2005-12-07 | ||
| KR20050119108 | 2005-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070059842A KR20070059842A (ko) | 2007-06-12 |
| KR100769042B1 true KR100769042B1 (ko) | 2007-10-22 |
Family
ID=38356100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060044929A KR100769042B1 (ko) | 2005-12-07 | 2006-05-19 | 전기도금법에 의한 골드 범프 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100769042B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10699948B2 (en) | 2017-11-13 | 2020-06-30 | Analog Devices Global Unlimited Company | Plated metallization structures |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE48422E1 (en) | 2007-09-05 | 2021-02-02 | Research & Business Foundation Sungkyunkwan Univ. | Method of making flip chip |
| KR100874588B1 (ko) | 2007-09-05 | 2008-12-16 | 성균관대학교산학협력단 | 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226402A (ja) * | 1992-11-02 | 1995-08-22 | Natl Semiconductor Corp <Ns> | 共晶ボンディング用錫被着金バンプ |
| KR100534108B1 (ko) | 2002-12-23 | 2005-12-08 | 삼성전자주식회사 | 무연 솔더범프 제조 방법 |
-
2006
- 2006-05-19 KR KR1020060044929A patent/KR100769042B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226402A (ja) * | 1992-11-02 | 1995-08-22 | Natl Semiconductor Corp <Ns> | 共晶ボンディング用錫被着金バンプ |
| KR100534108B1 (ko) | 2002-12-23 | 2005-12-08 | 삼성전자주식회사 | 무연 솔더범프 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10699948B2 (en) | 2017-11-13 | 2020-06-30 | Analog Devices Global Unlimited Company | Plated metallization structures |
| US11862518B2 (en) | 2017-11-13 | 2024-01-02 | Analog Devices International Unlimited Company | Plated metallization structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070059842A (ko) | 2007-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331042B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| USRE48421E1 (en) | Flip chip and method of making flip chip | |
| TW201201289A (en) | Semiconductor device and semiconductor device manufacturing method | |
| US8283756B2 (en) | Electronic component with buffer layer | |
| KR100769042B1 (ko) | 전기도금법에 의한 골드 범프 및 그 제조 방법 | |
| CN102132409A (zh) | 半导体装置及其制造方法 | |
| CN101044619A (zh) | 具有电接触的衬底及其制造方法 | |
| USRE48422E1 (en) | Method of making flip chip | |
| JP3368271B2 (ja) | 選択的電気化学エッチング方法およびそれに用いるエッチング液 | |
| KR100744149B1 (ko) | 은 범프를 이용한 반도체 패키지 구조 및 형성 방법 | |
| JPH03187228A (ja) | 半田バンプの形成方法 | |
| JPH07183304A (ja) | 半導体装置の製造方法 | |
| US8501612B2 (en) | Flip chip structure and method of manufacture | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| KR100871066B1 (ko) | 미니 범프 형성을 통한 고강도 솔더 범프 제조 방법 | |
| JP4140140B2 (ja) | 金属バンプの製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH02271533A (ja) | 半導体装置の製造方法 | |
| KR20040010923A (ko) | Ｍｅｍｓ 소자의 칩규모 패키지 및 이의 제조방법 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| KR0138843B1 (ko) | 전극이 양면에 형성된 광소자의 전극연결방법 | |
| JPH031832B2 (ko) | ||
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JPH02224335A (ja) | ハンダバンプ製造方法 | |
| Chhabra et al. | Flip chip bonding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 19 |