JPH07226402A - 共晶ボンディング用錫被着金バンプ - Google Patents
共晶ボンディング用錫被着金バンプInfo
- Publication number
- JPH07226402A JPH07226402A JP4294095A JP29409592A JPH07226402A JP H07226402 A JPH07226402 A JP H07226402A JP 4294095 A JP4294095 A JP 4294095A JP 29409592 A JP29409592 A JP 29409592A JP H07226402 A JPH07226402 A JP H07226402A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wafer
- tin
- layer
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ポリイミドテープのＩＬの表面上に錫を被着
した金バンプとの間に共晶ボンドを形成するため、従来
のテープ自動化ボンディング方式と関連して使用できる
改良した集積回路パッケージング方式を提供する。 【構成】 半導体ウエハを処理して接着層５０、Ｎｉの
バリア層５１、金の保護層５２を設ける。次にこの上に
ホトレジストを付着形成し、ホトマスキングによりウエ
ハを処理し、金属バンプやパッドを形成する箇所にビア
を形成し、ウエハを初め金で次に錫でメッキしてホトレ
ジストをウエハから除去し金バンプを露出させる。次い
でウエハを先づ金と次に希釈燐酸の各エッチャントでエ
ッチングし、金バンプ上の錫層を腐食しないで残った第
一金属層を除去する。次にウエハを切断して錫を被着し
た金バンプを具備するダイに分離させる。
した金バンプとの間に共晶ボンドを形成するため、従来
のテープ自動化ボンディング方式と関連して使用できる
改良した集積回路パッケージング方式を提供する。 【構成】 半導体ウエハを処理して接着層５０、Ｎｉの
バリア層５１、金の保護層５２を設ける。次にこの上に
ホトレジストを付着形成し、ホトマスキングによりウエ
ハを処理し、金属バンプやパッドを形成する箇所にビア
を形成し、ウエハを初め金で次に錫でメッキしてホトレ
ジストをウエハから除去し金バンプを露出させる。次い
でウエハを先づ金と次に希釈燐酸の各エッチャントでエ
ッチングし、金バンプ上の錫層を腐食しないで残った第
一金属層を除去する。次にウエハを切断して錫を被着し
た金バンプを具備するダイに分離させる。
Description
【０００１】
【産業上の利用分野】本発明は、テープ自動化ボンディ
ングプロセスが関与する集積回路パッケージング技術及
び集積回路に関するものである。
ングプロセスが関与する集積回路パッケージング技術及
び集積回路に関するものである。
【０００２】
【従来の技術】今日のほとんどのエレクトロニクスシス
テムの機能性は、システム全体に亘り電気的に接続され
たエレクトロニクス業界において一般的に「チップ」と
しても知られる集積回路（ＩＣ）により支配される。例
えば、図１に示したシステム１７のようなシステムは、
システム１７の機能及び複雑性に依存して、数百又は数
千個のこの様な集積回路を有する場合がある。完成した
シリコンウエハから切断された集積回路チップのことを
意味するチップ乃至は「ダイ」は、物理的に小さなもの
であって、一側部が１０乃至１５ｍｍを超えるものは稀
である。チップに対する端子即ち電気的入力及び出力接
続部は、極めて小さく且つ壊れやすいものであって、そ
のことは、チップ端子及び回路を環境から保護するため
に何らかの形態のパッケージングによりチップを密封す
ることを必要としている。パッケージングは、更に、機
械的な支持を与え、チップの動作期間中に発生される熱
を散逸させ、且つ電気信号及びエネルギのチップに対す
る配分を容易とするために、パッケージングが必要とさ
れる。
テムの機能性は、システム全体に亘り電気的に接続され
たエレクトロニクス業界において一般的に「チップ」と
しても知られる集積回路（ＩＣ）により支配される。例
えば、図１に示したシステム１７のようなシステムは、
システム１７の機能及び複雑性に依存して、数百又は数
千個のこの様な集積回路を有する場合がある。完成した
シリコンウエハから切断された集積回路チップのことを
意味するチップ乃至は「ダイ」は、物理的に小さなもの
であって、一側部が１０乃至１５ｍｍを超えるものは稀
である。チップに対する端子即ち電気的入力及び出力接
続部は、極めて小さく且つ壊れやすいものであって、そ
のことは、チップ端子及び回路を環境から保護するため
に何らかの形態のパッケージングによりチップを密封す
ることを必要としている。パッケージングは、更に、機
械的な支持を与え、チップの動作期間中に発生される熱
を散逸させ、且つ電気信号及びエネルギのチップに対す
る配分を容易とするために、パッケージングが必要とさ
れる。
【０００３】図１は、究極的にはエレクトロニクスシス
テム１７内に組込まれる典型的なパッケージングレベル
のチップ１０を示している。第一レベルのパッケージン
グにおいては、チップ１０はマイクロ回路パッケージン
グモジュール１２上の基板に装着される。このレベルの
パッケージングにおいては、チップ端子をマイクロ回路
パッケージングモジュール１２の金属アウターリードへ
ボンドさせる。次いで、同様のマイクロ回路パッケージ
ングモジュール上に装着したその他のチップと共に、モ
ジュール１２をカード１４へ装着する。チップ端子へ電
気的に接続されているモジュール１２上のアウターリー
ドは、更に、カード１３上の金属ストリップへ電気的に
接続されており、チップ１０とカード１３上に装着され
ているその他のチップとの間で電気信号を送信及び受信
することを可能としている。ボード１４上には一つ又は
それ以上のカード１３を装着することが可能であり、そ
れはボード１４上の異なったカード上のチップ間に電気
的接続を与える。最後に、複数個のボード１４をゲート
１５上に装着することが可能であり、ゲート１５はシス
テム１７のシステムフレームに取付けられる。システム
１７の適切な動作のために、電気信号及びエネルギがシ
ステム１７内に設けられた全てのチップに到達すること
が可能なものでなければならない。電気信号及びエネル
ギの分配は、このパッケージングのヒエラルキにおいて
達成される。なぜならば、各レベルのパッケージングに
おいて、次のレベルのパッケージングに対する電気的接
続が与えられているからである。
テム１７内に組込まれる典型的なパッケージングレベル
のチップ１０を示している。第一レベルのパッケージン
グにおいては、チップ１０はマイクロ回路パッケージン
グモジュール１２上の基板に装着される。このレベルの
パッケージングにおいては、チップ端子をマイクロ回路
パッケージングモジュール１２の金属アウターリードへ
ボンドさせる。次いで、同様のマイクロ回路パッケージ
ングモジュール上に装着したその他のチップと共に、モ
ジュール１２をカード１４へ装着する。チップ端子へ電
気的に接続されているモジュール１２上のアウターリー
ドは、更に、カード１３上の金属ストリップへ電気的に
接続されており、チップ１０とカード１３上に装着され
ているその他のチップとの間で電気信号を送信及び受信
することを可能としている。ボード１４上には一つ又は
それ以上のカード１３を装着することが可能であり、そ
れはボード１４上の異なったカード上のチップ間に電気
的接続を与える。最後に、複数個のボード１４をゲート
１５上に装着することが可能であり、ゲート１５はシス
テム１７のシステムフレームに取付けられる。システム
１７の適切な動作のために、電気信号及びエネルギがシ
ステム１７内に設けられた全てのチップに到達すること
が可能なものでなければならない。電気信号及びエネル
ギの分配は、このパッケージングのヒエラルキにおいて
達成される。なぜならば、各レベルのパッケージングに
おいて、次のレベルのパッケージングに対する電気的接
続が与えられているからである。
【０００４】図１に示した如く、エレクトロニクスシス
テムの適切な動作は、システム内の全てのチップに対す
るシステムのパッケージングヒエラルキを介しての正確
且つ信頼性のある電気信号及びエネルギの分配に影響を
与える。このことは、チップ対マイクロ回路パッケージ
ングレベルにおいて、チップ１０上のボンディングパッ
ドがマイクロ回路パッケージングモジュール上の金属ア
ウターリードへ電気的に接続されるか又はボンディング
されることを必要とする。ワイヤボンディング、制御型
崩壊チップ接続（Ｃ４）及びテープ自動化ボンディング
（ＴＡＢ）はチップとそのマイクロ回路パッケージング
モジュールとの間に電気的接続を与え且つボンドを与え
るために使用される通常のチップ接続技術の幾つかの例
である。図２ａ乃至２ｅは、ＴＡＢにおいて関与する典
型的な従来技術の処理ステップを示している。図２ａ乃
至２ｃに示した如く、第一ステップにおいては、インナ
ーリードボンディング（ＩＬＢ）として一般的に知られ
る如く、ポリイミドテープ２２へ取付けられたビーム１
６のインナーリードビーム１８をチップ１０上のボンデ
ィングパッド乃至はバンプ１４へボンディングさせる。
金属を鍍金したインナーリードビーム１８を、図２ｂ乃
至２ｃに示した如く、チップ１０上の金属バンプ１４と
整合させる。ＴＡＢプロセスにおいて熱圧着（Ｔ／Ｃ）
ボンディングプロセス又は共晶ボンディングプロセスを
使用して、インナーリードビーム１８と金属バンプ１４
との間に金属ボンドを形成することが可能である。例え
ばサーモード（ｔｈｅｒｍｏｄｅ）などのボンディング
装置２０を、Ｔ／Ｃボンディングプロセス又は共晶ボン
ディングの何れかの一部として使用し、ビーム１６をバ
ンプ１４と強制的に密接した状態に接触させることが可
能である。選択したボンディング技術に依存して、サー
モード２０によりビーム１６上に与えられる温度及び圧
力などのパラメータを増加させて、金属バンプ１４へ溶
接させ、図２ｅに示した金属バンプ３４を形成する。そ
の結果得られる金属バンプは、リードビーム１６とチッ
プ１０との間の電気的接続としても作用する。
テムの適切な動作は、システム内の全てのチップに対す
るシステムのパッケージングヒエラルキを介しての正確
且つ信頼性のある電気信号及びエネルギの分配に影響を
与える。このことは、チップ対マイクロ回路パッケージ
ングレベルにおいて、チップ１０上のボンディングパッ
ドがマイクロ回路パッケージングモジュール上の金属ア
ウターリードへ電気的に接続されるか又はボンディング
されることを必要とする。ワイヤボンディング、制御型
崩壊チップ接続（Ｃ４）及びテープ自動化ボンディング
（ＴＡＢ）はチップとそのマイクロ回路パッケージング
モジュールとの間に電気的接続を与え且つボンドを与え
るために使用される通常のチップ接続技術の幾つかの例
である。図２ａ乃至２ｅは、ＴＡＢにおいて関与する典
型的な従来技術の処理ステップを示している。図２ａ乃
至２ｃに示した如く、第一ステップにおいては、インナ
ーリードボンディング（ＩＬＢ）として一般的に知られ
る如く、ポリイミドテープ２２へ取付けられたビーム１
６のインナーリードビーム１８をチップ１０上のボンデ
ィングパッド乃至はバンプ１４へボンディングさせる。
金属を鍍金したインナーリードビーム１８を、図２ｂ乃
至２ｃに示した如く、チップ１０上の金属バンプ１４と
整合させる。ＴＡＢプロセスにおいて熱圧着（Ｔ／Ｃ）
ボンディングプロセス又は共晶ボンディングプロセスを
使用して、インナーリードビーム１８と金属バンプ１４
との間に金属ボンドを形成することが可能である。例え
ばサーモード（ｔｈｅｒｍｏｄｅ）などのボンディング
装置２０を、Ｔ／Ｃボンディングプロセス又は共晶ボン
ディングの何れかの一部として使用し、ビーム１６をバ
ンプ１４と強制的に密接した状態に接触させることが可
能である。選択したボンディング技術に依存して、サー
モード２０によりビーム１６上に与えられる温度及び圧
力などのパラメータを増加させて、金属バンプ１４へ溶
接させ、図２ｅに示した金属バンプ３４を形成する。そ
の結果得られる金属バンプは、リードビーム１６とチッ
プ１０との間の電気的接続としても作用する。
【０００５】封止物２４（図２ｅ）をチップ１０上に付
与し、チップ１０上の回路を保護すると共に、ボンド３
４を補強すると共に環境から封止することが可能であ
る。この段階において、チップ１０を高温とさせ且つ電
圧テストを行なって、チップの電気的機能及び信頼性を
テストすることが可能である。このテストは、しばし
ば、「バーンイン」と呼ばれる。チップの電気的機能及
び信頼性がバーンインテストにより検証されると、チッ
プ１０はアウターリードボンディング（ＯＬＢ）を介し
て処理し、その場合に、チップ１０はポリイミドテープ
２２から切除され、例えばＴ／Ｃボンディング、共晶ボ
ンディング、又は半田付けなどのボンディング技術によ
り、リードビーム１６のアウターリード２１をマイクロ
回路パッケージングモジュール１２の基板２６へアウタ
ーリードボンディングを行なって接続部３０（図２ｅ）
を形成することを可能とする。
与し、チップ１０上の回路を保護すると共に、ボンド３
４を補強すると共に環境から封止することが可能であ
る。この段階において、チップ１０を高温とさせ且つ電
圧テストを行なって、チップの電気的機能及び信頼性を
テストすることが可能である。このテストは、しばし
ば、「バーンイン」と呼ばれる。チップの電気的機能及
び信頼性がバーンインテストにより検証されると、チッ
プ１０はアウターリードボンディング（ＯＬＢ）を介し
て処理し、その場合に、チップ１０はポリイミドテープ
２２から切除され、例えばＴ／Ｃボンディング、共晶ボ
ンディング、又は半田付けなどのボンディング技術によ
り、リードビーム１６のアウターリード２１をマイクロ
回路パッケージングモジュール１２の基板２６へアウタ
ーリードボンディングを行なって接続部３０（図２ｅ）
を形成することを可能とする。
【０００６】従来のＴＡＢプロセスにおいては、ダイ１
０上のバンプ１４は通常金（Ａｕ）又は金鍍金したもの
であり、且つテープ２２のリードビーム１６は、通常、
金（Ａｕ）で鍍金した銅（Ｃｕ）である。Ｔ／Ｃボンデ
ィング技術の場合、金−金（Ａｕ／Ａｕ）Ｔ／Ｃボンド
が金鍍金したバンプ及び金鍍金したリードと共に形成す
ることが可能である。しかしながら、Ｔ／Ｃボンディン
グプロセスは、共晶ボンドを形成する場合に必要とされ
る圧力の大きさよりもより大きな圧力をチップ１０へ付
与することを必要とする。共晶ボンドはＴ／Ｃボンドと
比較してより大きなボンド強度を有するという利点を有
しており、ボンディング平坦性に余り影響を受けること
がないという利点を有しており、且つチップに付与され
る圧力がより低いのでバンプ、ボンディングパッド又は
リードフレームの変形が発生する蓋然性が少ないという
利点を有している。
０上のバンプ１４は通常金（Ａｕ）又は金鍍金したもの
であり、且つテープ２２のリードビーム１６は、通常、
金（Ａｕ）で鍍金した銅（Ｃｕ）である。Ｔ／Ｃボンデ
ィング技術の場合、金−金（Ａｕ／Ａｕ）Ｔ／Ｃボンド
が金鍍金したバンプ及び金鍍金したリードと共に形成す
ることが可能である。しかしながら、Ｔ／Ｃボンディン
グプロセスは、共晶ボンドを形成する場合に必要とされ
る圧力の大きさよりもより大きな圧力をチップ１０へ付
与することを必要とする。共晶ボンドはＴ／Ｃボンドと
比較してより大きなボンド強度を有するという利点を有
しており、ボンディング平坦性に余り影響を受けること
がないという利点を有しており、且つチップに付与され
る圧力がより低いのでバンプ、ボンディングパッド又は
リードフレームの変形が発生する蓋然性が少ないという
利点を有している。
【０００７】従来のＡｕ／Ｓｎ共晶ボンドにおいては、
銅のリードビーム上に錫を鍍金する。しかしながら、錫
鍍金したリードフレームを使用するＩＣパッケージの場
合には幾つかの問題が存在している。錫鍍金したリード
フレームは、ＴＡＢプロセスにおいてチップとパッケー
ジとの接続を完成するために使用可能なＯＬＢ技術のタ
イプを制限する。チップの「バーンイン」期間中に、錫
がリードビーム内の銅内に拡散し、その際に半田に対す
るアウターリードボンディングを制限することがしばし
ばある。
銅のリードビーム上に錫を鍍金する。しかしながら、錫
鍍金したリードフレームを使用するＩＣパッケージの場
合には幾つかの問題が存在している。錫鍍金したリード
フレームは、ＴＡＢプロセスにおいてチップとパッケー
ジとの接続を完成するために使用可能なＯＬＢ技術のタ
イプを制限する。チップの「バーンイン」期間中に、錫
がリードビーム内の銅内に拡散し、その際に半田に対す
るアウターリードボンディングを制限することがしばし
ばある。
【０００８】
【発明が解決しようとする課題】チップをマイクロ回路
パッケージ基板へボンドするために使用可能なＯＬＢ技
術を最大とさせる一方、Ａｕ／Ｓｎ共晶ボンドの利点を
得ることを可能とする改良型ＴＡＢプロセスを提供する
ことが所望されている。
パッケージ基板へボンドするために使用可能なＯＬＢ技
術を最大とさせる一方、Ａｕ／Ｓｎ共晶ボンドの利点を
得ることを可能とする改良型ＴＡＢプロセスを提供する
ことが所望されている。
【０００９】
【課題を解決するための手段】ポリイミドテープ上の従
来の金鍍金した銅リードビーム又は銅リードビーム上の
銅ビームと集積回路の表面上に形成した錫を被着した金
バンプとの間に金・錫（Ａｕ／Ｓｎ）共晶ボンドを形成
することを可能とする、従来のテープ自動化ボンディン
グプロセスと関連して使用する改良型集積回路パッケー
ジングプロセスが提供される。Ａｕ／Ｓｎボンドを形成
するために錫を主にバンプの上表面に制限することによ
り、残存する錫が最小とされる。更に、錫を被着した金
バンプは、アウターリードボンディング技術に関する制
限を回避している。残存する錫を減少させることによ
り、ＩＣパッケージ内において電気的短絡を発生する場
合のある自由な錫の移動を防止することが可能であり、
且つ自由な錫を減少させることにより、ボンディング装
置により残存する錫が次のボンドへ担持されることを防
止することが可能である。
来の金鍍金した銅リードビーム又は銅リードビーム上の
銅ビームと集積回路の表面上に形成した錫を被着した金
バンプとの間に金・錫（Ａｕ／Ｓｎ）共晶ボンドを形成
することを可能とする、従来のテープ自動化ボンディン
グプロセスと関連して使用する改良型集積回路パッケー
ジングプロセスが提供される。Ａｕ／Ｓｎボンドを形成
するために錫を主にバンプの上表面に制限することによ
り、残存する錫が最小とされる。更に、錫を被着した金
バンプは、アウターリードボンディング技術に関する制
限を回避している。残存する錫を減少させることによ
り、ＩＣパッケージ内において電気的短絡を発生する場
合のある自由な錫の移動を防止することが可能であり、
且つ自由な錫を減少させることにより、ボンディング装
置により残存する錫が次のボンドへ担持されることを防
止することが可能である。
【００１０】本発明によれば、フィールドメタリゼーシ
ョンにより半導体ウエハを処理し、ウエハ上に、接着層
と、バリア層と、保護層とを形成する。最初に、ウエハ
上にアルミニウムからなる接着層を付着形成する。次い
で、ニッケル又はニッケル・バナジウムの何れかを有す
るバリア層を接着層上に付着形成し、且つ好適には金か
らなる保護層をバリア層上に付着形成する。次いで、保
護層上にホトレジストを付着形成し、且つホトマスキン
グによりウエハを処理して、金属バンプ乃至はボンディ
ングパッドを形成すべき位置を画定する。次いで、最初
に金で次いで錫でウエハを鍍金する。ウエハからホトレ
ジストを除去して錫を被着した金バンプを露出させる。
次いで、ウエハを金エッチャントでエッチングして、金
保護層を除去し、次いで希釈燐酸エッチャントでエッチ
ングして、金鍍金したバンプ上の錫層をアタックしたり
浸食したりすることなしに残存する第一金属層を除去す
る。次いで、ウエハを切断してテープ自動化ボンディン
グプロセスによりマイクロ回路パッケージへ各ダイを組
込む準備として、錫を被着した金バンプを具備するダイ
を形成する。
ョンにより半導体ウエハを処理し、ウエハ上に、接着層
と、バリア層と、保護層とを形成する。最初に、ウエハ
上にアルミニウムからなる接着層を付着形成する。次い
で、ニッケル又はニッケル・バナジウムの何れかを有す
るバリア層を接着層上に付着形成し、且つ好適には金か
らなる保護層をバリア層上に付着形成する。次いで、保
護層上にホトレジストを付着形成し、且つホトマスキン
グによりウエハを処理して、金属バンプ乃至はボンディ
ングパッドを形成すべき位置を画定する。次いで、最初
に金で次いで錫でウエハを鍍金する。ウエハからホトレ
ジストを除去して錫を被着した金バンプを露出させる。
次いで、ウエハを金エッチャントでエッチングして、金
保護層を除去し、次いで希釈燐酸エッチャントでエッチ
ングして、金鍍金したバンプ上の錫層をアタックしたり
浸食したりすることなしに残存する第一金属層を除去す
る。次いで、ウエハを切断してテープ自動化ボンディン
グプロセスによりマイクロ回路パッケージへ各ダイを組
込む準備として、錫を被着した金バンプを具備するダイ
を形成する。
【００１１】
【実施例】図３ａ乃至３ｆは、改良したＡｕ／Ｓｎ共晶
ボンドを発生する錫を被着した金バンプを具備するダイ
を形成するプロセスの好適実施例を示している。このプ
ロセスは、標準のテープ自動化ボンディングプロセスと
関連して使用され、本発明の原理に従って説明するプロ
セスで形成される錫を被着した金バンプ４４とリードビ
ーム１６との間に金−錫（Ａｕ／Ｓｎ）共晶ボンドを形
成する。
ボンドを発生する錫を被着した金バンプを具備するダイ
を形成するプロセスの好適実施例を示している。このプ
ロセスは、標準のテープ自動化ボンディングプロセスと
関連して使用され、本発明の原理に従って説明するプロ
セスで形成される錫を被着した金バンプ４４とリードビ
ーム１６との間に金−錫（Ａｕ／Ｓｎ）共晶ボンドを形
成する。
【００１２】図３ａに示した如く、フィールドメタリゼ
ーションによりウエハ１００を処理して、例えば、接着
層５０、ニッケル（Ｎｉ）又はニッケル・バナジウム
（ＮｉＶ）からなるバリア層５１及び金（Ａｕ）又は銅
（Ｃｕ）からなる保護層５２などのフィールド金属層５
０，５１，５２を形成する。接着層５０は、バリア層の
ウエハ１００に対する且つボンディングパッド５９に対
する接着を促進させる。バリア層５１は、保護層５２
が、処理期間中に、ウエハ１００内へ又はウエハ１００
の回路へ拡散することを防止している。保護層５２は、
処理期間中に、バリア層５１が酸化することを保護して
いる。
ーションによりウエハ１００を処理して、例えば、接着
層５０、ニッケル（Ｎｉ）又はニッケル・バナジウム
（ＮｉＶ）からなるバリア層５１及び金（Ａｕ）又は銅
（Ｃｕ）からなる保護層５２などのフィールド金属層５
０，５１，５２を形成する。接着層５０は、バリア層の
ウエハ１００に対する且つボンディングパッド５９に対
する接着を促進させる。バリア層５１は、保護層５２
が、処理期間中に、ウエハ１００内へ又はウエハ１００
の回路へ拡散することを防止している。保護層５２は、
処理期間中に、バリア層５１が酸化することを保護して
いる。
【００１３】１好適実施例においては、接着層５０はア
ルミニウム（Ａｌ）から形成され、バリア層５１はニッ
ケル・バナジウム（ＮｉＶ）から形成され、且つ保護層
５２は金（Ａｕ）から形成される。次いで、ウエハ１０
０の保護層５２上にホトレジスト層５３を付着形成す
る。保護層５３を付着形成した後に、ホトマスキング、
露光及びホトレジスト層５３の現像を行ない、金属バン
プを位置決めさせるべき箇所（図３ｂ）においてホトレ
ジスト層５３内にビア（貫通孔）５６を露出させる。次
いで、ウエハ１００を、好適には金（Ａｕ）である第一
金属５７で鍍金し、ホトレジスト層５３におけるビア５
６を金で充填して、約１ミルの高さの金バンプ４４を形
成する。次いで、バンプ４４を錫アルカノールスルホナ
ートで鍍金して、金バンプ４４の上に錫層５８を形成す
る（図３ｃ）。錫層５８は約１乃至５ミクロンの厚さに
鍍金する。次いで、ウエハ１００からホトレジスト層５
３を除去して、バンプ４４を露出させる（図３ｄ）。次
いで、フィールド金属層５０，５１，５２を除去するた
めにフィールド金属エッチャントを使用する。図３ｅ
は、例えば、青酸カリ（ＫＣＮ）溶液などの金エッチャ
ントにより金層５２を除去した後のウエハ１００を示し
ている。希釈燐酸エッチャントを使用して、ニッケル・
バナジウム（ＮｉＶ）からなる残存するバリア層５１及
びアルミニウム（Ａｌ）からなる接着層５０を除去し、
ホトマスキング期間中に、ホトマスク５４により以前に
画定されたバンプ位置５６内に錫を被着した金バンプ４
４を設ける（図３ｆ）。
ルミニウム（Ａｌ）から形成され、バリア層５１はニッ
ケル・バナジウム（ＮｉＶ）から形成され、且つ保護層
５２は金（Ａｕ）から形成される。次いで、ウエハ１０
０の保護層５２上にホトレジスト層５３を付着形成す
る。保護層５３を付着形成した後に、ホトマスキング、
露光及びホトレジスト層５３の現像を行ない、金属バン
プを位置決めさせるべき箇所（図３ｂ）においてホトレ
ジスト層５３内にビア（貫通孔）５６を露出させる。次
いで、ウエハ１００を、好適には金（Ａｕ）である第一
金属５７で鍍金し、ホトレジスト層５３におけるビア５
６を金で充填して、約１ミルの高さの金バンプ４４を形
成する。次いで、バンプ４４を錫アルカノールスルホナ
ートで鍍金して、金バンプ４４の上に錫層５８を形成す
る（図３ｃ）。錫層５８は約１乃至５ミクロンの厚さに
鍍金する。次いで、ウエハ１００からホトレジスト層５
３を除去して、バンプ４４を露出させる（図３ｄ）。次
いで、フィールド金属層５０，５１，５２を除去するた
めにフィールド金属エッチャントを使用する。図３ｅ
は、例えば、青酸カリ（ＫＣＮ）溶液などの金エッチャ
ントにより金層５２を除去した後のウエハ１００を示し
ている。希釈燐酸エッチャントを使用して、ニッケル・
バナジウム（ＮｉＶ）からなる残存するバリア層５１及
びアルミニウム（Ａｌ）からなる接着層５０を除去し、
ホトマスキング期間中に、ホトマスク５４により以前に
画定されたバンプ位置５６内に錫を被着した金バンプ４
４を設ける（図３ｆ）。
【００１４】希釈燐酸エッチャントは、燐酸と、酢酸
と、過酸化水素と、水とを有している。好適には、この
希釈燐酸エッチャントは、例えば、約１０％の燐酸と、
約５％の酢酸と、約１％の過酸化水素と、水とを有して
いる。しかしながら、これらのパーセントを約１０％の
範囲で増加又は減少させることは本発明の技術的範囲を
逸脱するものではない。エッチャントの温度は、好適に
は、約７０℃であり、且つエッチャント時間は約１乃至
２分である。上述した希釈燐酸エッチャントは、Ｎｉ又
はＮｉＶ及びＡｌを有するフィールド金属層５０及び５
１を除去し、一方錫層５８をアタックすることはない。
と、過酸化水素と、水とを有している。好適には、この
希釈燐酸エッチャントは、例えば、約１０％の燐酸と、
約５％の酢酸と、約１％の過酸化水素と、水とを有して
いる。しかしながら、これらのパーセントを約１０％の
範囲で増加又は減少させることは本発明の技術的範囲を
逸脱するものではない。エッチャントの温度は、好適に
は、約７０℃であり、且つエッチャント時間は約１乃至
２分である。上述した希釈燐酸エッチャントは、Ｎｉ又
はＮｉＶ及びＡｌを有するフィールド金属層５０及び５
１を除去し、一方錫層５８をアタックすることはない。
【００１５】図４ａに示した如く、錫を被着した金バン
プの場合、錫を使用することは、例えば、ビーム１６上
に鍍金する代わりに、バンプ４４の表面上における如
く、金属Ａｕ／Ｓｎボンドを形成するために必要とされ
る区域に制限されている。好適には、錫層５８はバンプ
４４の上表面のみを被覆するものであるが、上表面のみ
ならず側面をも包含して、バンプ４４の露出された表面
全体に錫層を設けることも本発明の技術的範囲を逸脱す
るものではない。
プの場合、錫を使用することは、例えば、ビーム１６上
に鍍金する代わりに、バンプ４４の表面上における如
く、金属Ａｕ／Ｓｎボンドを形成するために必要とされ
る区域に制限されている。好適には、錫層５８はバンプ
４４の上表面のみを被覆するものであるが、上表面のみ
ならず側面をも包含して、バンプ４４の露出された表面
全体に錫層を設けることも本発明の技術的範囲を逸脱す
るものではない。
【００１６】エッチング後に、ウエハ１００はウエハ組
立ての準備がされ、その場合に、例えば、ウエハ１００
を切断して一つ又はそれ以上のダイに分離させる。次い
で、各錫を被着した金バンプを具備するダイを、標準的
なテープ自動化ボンディングプロセスにより、ダイパッ
ケージ上に装着する。図４ａ乃至４ｂに示した如く、テ
ープ自動化ボンディングプロセスの第一ステップである
インナーリードボンディング期間中に、錫を被着した金
バンプ４４を具備するダイ４０を共晶ボンディングによ
りインナーリードビーム１８へボンドさせる。図４ｃ
は、サーモード２０により必要な圧力をビーム１６及び
バンプ４４上に付与し金・錫（Ａｕ／Ｓｎ）共晶ボンド
６０を形成するために金・錫（Ａｕ／Ｓｎ）共晶ボンド
６０を形成することを示している。好適には、錫ビーム
を使用した場合に発生するアウターリードボンディング
（ＯＬＢ）の制限を受ける問題を回避するために、ビー
ム１６は、錫（Ｓｎ）鍍金したビームの代わりに、金
（Ａｕ）で鍍金した銅（Ｃｕ）から形成されている。更
に、ビーム１６は金鍍金する必要はない。
立ての準備がされ、その場合に、例えば、ウエハ１００
を切断して一つ又はそれ以上のダイに分離させる。次い
で、各錫を被着した金バンプを具備するダイを、標準的
なテープ自動化ボンディングプロセスにより、ダイパッ
ケージ上に装着する。図４ａ乃至４ｂに示した如く、テ
ープ自動化ボンディングプロセスの第一ステップである
インナーリードボンディング期間中に、錫を被着した金
バンプ４４を具備するダイ４０を共晶ボンディングによ
りインナーリードビーム１８へボンドさせる。図４ｃ
は、サーモード２０により必要な圧力をビーム１６及び
バンプ４４上に付与し金・錫（Ａｕ／Ｓｎ）共晶ボンド
６０を形成するために金・錫（Ａｕ／Ｓｎ）共晶ボンド
６０を形成することを示している。好適には、錫ビーム
を使用した場合に発生するアウターリードボンディング
（ＯＬＢ）の制限を受ける問題を回避するために、ビー
ム１６は、錫（Ｓｎ）鍍金したビームの代わりに、金
（Ａｕ）で鍍金した銅（Ｃｕ）から形成されている。更
に、ビーム１６は金鍍金する必要はない。
【００１７】バンプ４４を形成するプロセスの別の実施
例として、フィールド金属層５１及び５２がＮｉ又はＮ
ｉＶのみから構成することが可能である。別の実施例に
おいては、バンプ４４は、例えば、銅（Ｃｕ）又はニッ
ケル（Ｎｉ）から構成することが可能であり、且つ後
に、金（Ａｕ）及び錫（Ｓｎ）で鍍金することが可能で
ある。更に別の実施例においては、例えば、インナーリ
ードボンディング及びアウターリードボンディングのた
めにビーム１６上にバンプ４４を形成するために、リー
ドビーム上に錫を被着した金バンプ４４を形成すること
も可能である。
例として、フィールド金属層５１及び５２がＮｉ又はＮ
ｉＶのみから構成することが可能である。別の実施例に
おいては、バンプ４４は、例えば、銅（Ｃｕ）又はニッ
ケル（Ｎｉ）から構成することが可能であり、且つ後
に、金（Ａｕ）及び錫（Ｓｎ）で鍍金することが可能で
ある。更に別の実施例においては、例えば、インナーリ
ードボンディング及びアウターリードボンディングのた
めにビーム１６上にバンプ４４を形成するために、リー
ドビーム上に錫を被着した金バンプ４４を形成すること
も可能である。
【００１８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 エレクトロニクスシステムにおいて行なわれ
る従来のパッケージングレベルの典型的なヒエラルキを
示した概略斜視図。
る従来のパッケージングレベルの典型的なヒエラルキを
示した概略斜視図。
【図２ａ】 従来のテープ自動化ボンディング（ＴＡ
Ｂ）における典型的な一つのステップを示した概略図。
Ｂ）における典型的な一つのステップを示した概略図。
【図２ｂ】 従来のテープ自動化ボンディング（ＴＡ
Ｂ）における典型的な一つのステップを示した概略図。
Ｂ）における典型的な一つのステップを示した概略図。
【図２ｃ】 従来のテープ自動化ボンディング（ＴＡ
Ｂ）における典型的な一つのステップを示した概略図。
Ｂ）における典型的な一つのステップを示した概略図。
【図２ｄ】 従来のテープ自動化ボンディング（ＴＡ
Ｂ）における典型的な一つのステップを示した概略図。
Ｂ）における典型的な一つのステップを示した概略図。
【図２ｅ】 従来のテープ自動化ボンディング（ＴＡ
Ｂ）における典型的な一つのステップを示した概略図。
Ｂ）における典型的な一つのステップを示した概略図。
【図３ａ】 本発明の原理に基づいて錫を被着した金バ
ンプを製造する方法の１段階における状態を示した概略
図。
ンプを製造する方法の１段階における状態を示した概略
図。
【図３ｂ】 本発明の原理に基づいて錫を被着した金バ
ンプを製造する方法の１段階における状態を示した概略
図。
ンプを製造する方法の１段階における状態を示した概略
図。
【図３ｃ】 本発明の原理に基づいて錫を被着した金バ
ンプを製造する方法の１段階における状態を示した概略
図。
ンプを製造する方法の１段階における状態を示した概略
図。
【図３ｄ】 本発明の原理に基づいて錫を被着した金バ
ンプを製造する方法の１段階における状態を示した概略
図。
ンプを製造する方法の１段階における状態を示した概略
図。
【図３ｅ】 本発明の原理に基づいて錫を被着した金バ
ンプを製造する方法の１段階における状態を示した概略
図。
ンプを製造する方法の１段階における状態を示した概略
図。
【図３ｆ】 本発明の原理に基づいて錫を被着した金バ
ンプを製造する方法の１段階における状態を示した概略
図。
ンプを製造する方法の１段階における状態を示した概略
図。
【図４ａ】 本発明の原理に基づいて製造した錫を被着
した金バンプを有する改良したチップとマイクロ回路の
パッケージボンディングプロセスの１段階における状態
を示した概略図。
した金バンプを有する改良したチップとマイクロ回路の
パッケージボンディングプロセスの１段階における状態
を示した概略図。
【図４ｂ】 本発明の原理に基づいて製造した錫を被着
した金バンプを有する改良したチップとマイクロ回路の
パッケージボンディングプロセスの１段階における状態
を示した概略図。
した金バンプを有する改良したチップとマイクロ回路の
パッケージボンディングプロセスの１段階における状態
を示した概略図。
【図４ｃ】 本発明の原理に基づいて製造した錫を被着
した金バンプを有する改良したチップとマイクロ回路の
パッケージボンディングプロセスの１段階における状態
を示した概略図。
した金バンプを有する改良したチップとマイクロ回路の
パッケージボンディングプロセスの１段階における状態
を示した概略図。
４０ ダイ ４４ バンプ ５０ 接着層 ５１ バリア層 ５２ 保護層 ５３ ホトレジスト層 ５６ ビア（貫通孔） ５８ 錫層 １００ ウエハ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル アンドリュー ブラッグマン アメリカ合衆国， カリフォルニア 94041， マウンテン ビュー， パロ アルト アベニュー 525
Claims (29)
- 【請求項１】 半導体ウエハ上に１個又はそれ以上の錫
を被着した金バンプを製造する方法において、前記ウエ
ハ上にニッケルを有する一つ又はそれ以上のフィールド
金属層を形成し、前記一つ又はそれ以上のフィールド金
属層上にホトレジスト層を付着形成し、一つ又はそれ以
上のバンプ位置を画定するために前記ウエハ上にバンプ
パターンをホトマスクし、前記ホトレジスト層内に一つ
又はそれ以上のビアを露出させるために前記ホトレジス
ト層を現像し、前記ビアを充填するために金、銅又はニ
ッケルのうちの少なくとも一つを有する第一金属で前記
ウエハを鍍金し、第一金属上に錫を有する第二金属で前
記ウエハを鍍金し、前記第一金属及び第二金属を有する
一つ又はそれ以上の金属バンプを露出させるために前記
ホトレジスト層を除去し、一つ又はそれ以上のフィール
ド金属エッチャントで前記一つ又はそれ以上のフィール
ド金属層をエッチングする、上記各ステップを有してお
り、前記一つ又はそれ以上のフィールド金属エッチャン
トが燐酸、酢酸及び過酸化水素を有する金属エッチャン
トを有することを特徴とする方法。 - 【請求項２】 請求項１において、前記金属エッチャン
トが、９．９％乃至１０．１％の燐酸と、４．９％乃至
５．１％の酢酸と、０．９％乃至１．１％の過酸化水素
と、水とを有することを特徴とする方法。 - 【請求項３】 請求項１において、前記金属エッチャン
トが、約１０％の燐酸と、約５％の酢酸と、約１％の過
酸化水素とを有することを特徴とする方法。 - 【請求項４】 請求項１において、前記第一金属が前記
ウエハへ鍍金されたものであり、前記第一金属層が０．
５ミル乃至２．０ミルの範囲の厚さを有することを特徴
とする方法。 - 【請求項５】 請求項１において、前記錫層が約１ミク
ロン乃至５ミクロンの範囲であることを特徴とする方
法。 - 【請求項６】 請求項１において、前記一つ又はそれ以
上のフィールド金属層が、更に、バナジウムを有するこ
とを特徴とする方法。 - 【請求項７】 請求項１において、前記一つ又はそれ以
上のフィールド金属層が、バリア層を有すると共に保護
層を有しており、前記バリア層はニッケル又はニッケル
・バナジウムを有しており、且つ前記保護層は前記バリ
ア層上に付着形成され且つ金又は銅を有することを特徴
とする方法。 - 【請求項８】 請求項７において、前記一つ又はそれ以
上のフィールド金属層が、更に、アルミニウムの接着層
を有することを特徴とする方法。 - 【請求項９】 請求項１乃至３又は６乃至８の方法を使
用して製造した一つ又はそれ以上の錫を被着した金バン
プを有することを特徴とする集積回路。 - 【請求項１０】 半導体ウエハ上に一つ又はそれ以上の
錫を被着した金バンプを製造する方法において、前記ウ
エハ上に接着層と、バリア層と、保護層とを有する一つ
又はそれ以上のフィールド金属層を形成し、前記保護層
上にホトレジスト層を付着形成し、一つ又はそれ以上の
バンプ位置を画定するために前記ウエハ上にバンプパタ
ーンをホトマスクし、前記ホトレジスト層内に一つ又は
それ以上のビアを露出させるために前記ホトレジスト層
を現像し、前記ビアを充填するために金、ニッケル又は
銅を有する第一金属で前記ウエハを鍍金し、前記第一金
属上に錫を有する第二金属で前記ウエハを鍍金し、前記
第一金属及び前記第二金属を有する前記一つ又はそれ以
上の金属バンプを露出するために前記ホトレジスト層を
除去し、一つ又はそれ以上のフィールド金属エッチャン
トで前記一つ又はそれ以上のフィールド金属層をエッチ
ングする、上記各ステップを有しており、前記一つ又は
それ以上のフィールド金属エッチャントが、燐酸、酢
酸、過酸化水素及び水を有する金属エッチャントを有す
ることを特徴とする方法。 - 【請求項１１】 請求項１０において、前記接着層がア
ルミニウムを有しており、前記バリア層がニッケル又は
ニッケル・バナジウムを有しており、且つ前記保護層が
金又は銅を有していることを特徴とする方法。 - 【請求項１２】 請求項１１において、前記金属エッチ
ャントが、９．９％乃至１０．１％の燐酸と、４．９％
乃至５．１％の酢酸と、０．９％乃至１．１％の過酸化
水素とを有することを特徴とする方法。 - 【請求項１３】 請求項１１において、前記金属エッチ
ャントが、１０％の燐酸と、５％の酢酸と、１％の過酸
化水素とを有することを特徴とする方法。 - 【請求項１４】 請求項１２において、前記第一金属が
０．５ミル乃至２．０ミルの範囲内の厚さで前記ウエハ
に鍍金するものであり、且つ前記錫が約１ミクロン乃至
５ミクロンの範囲内の厚さに前記ウエハに鍍金すること
を特徴とする方法。 - 【請求項１５】 請求項１２において、前記第一金属
が、更に、銅又はニッケルを有することを特徴とする方
法。 - 【請求項１６】 請求項１０、１２、１４又は１５の方
法を使用して製造した一つ又はそれ以上の錫を被着した
金バンプを有することを特徴とする集積回路。 - 【請求項１７】 請求項１０、１２、１４又は１５の方
法を使用して製造した一つ又はそれ以上の錫を被着した
金バンプを有することを特徴とする半導体ウエハ。 - 【請求項１８】 一つ又はそれ以上の錫を被着した金バ
ンプを有する集積回路において、前記バンプが、ニッケ
ル又はニッケル・バナジウムを有しており且つ上表面を
具備しており、前記上表面が錫を有する層で鍍金されて
いることを特徴とする集積回路。 - 【請求項１９】 半導体ウエハ上に一つ又はそれ以上の
錫を被着した金バンプを製造する方法において、前記ウ
エハ上に一つ又はそれ以上のフィールド金属層を形成
し、尚前記フィールド金属層は、接着層と、ニッケル又
はニッケル・バナジウムを有するバリア層と、金又は銅
を有する保護層とを有しており、前記保護層上にホトレ
ジスト層を付着形成し、前記ホトレジスト層内に一つ又
はそれ以上のビアを形成するために前記ウエハをパター
ンでホトマスクし、尚前記一つ又はそれ以上のビアは前
記一つ又はそれ以上のバンプに対する一つ又はそれ以上
の位置を画定し、前記ウエハを金を有する第一金属で鍍
金し、前記ウエハを前記第一金属上に錫を有する第二金
属で鍍金し、前記ウエハ上の一つ又はそれ以上の錫を被
着した金バンプを露出させるために前記ウエハから前記
ホトレジストを除去し、前記ウエハを青酸カリを有する
金エッチャントでエッチングし、前記ウエハを燐酸と、
酢酸と、過酸化水素と、水とを有する金属エッチャント
でエッチングする、上記各ステップを有することを特徴
とする方法。 - 【請求項２０】 請求項１９において、前記金属エッチ
ャントが、９．９％乃至１０．１％の燐酸と、４．９％
乃至５．１％の酢酸と、０．９％乃至１．１％の過酸化
水素とを有することを特徴とする方法。 - 【請求項２１】 請求項１９において、前記接着層がア
ルミニウムを有することを特徴とする方法。 - 【請求項２２】 請求項１９において、前記第一金属は
前記ウエハへ鍍金し、前記第一金属層は０．５ミル乃至
２．０ミルの範囲内の厚さであることを特徴とする方
法。 - 【請求項２３】 請求項１９において、前記錫層が約１
ミクロン乃至５ミクロンの範囲内であることを特徴とす
る方法。 - 【請求項２４】 請求項２０において、前記第一金属は
前記ウエハへ鍍金し、前記第一金属層は０．５ミル乃至
２．０ミルの範囲内の厚さであることを特徴とする方
法。 - 【請求項２５】 請求項２０において、前記錫層は約１
ミクロン乃至５ミクロンの範囲内であることを特徴とす
る方法。 - 【請求項２６】 請求項２３の方法を使用して製造した
一つ又はそれ以上の錫を被着した金バンプを有すること
を特徴とする集積回路。 - 【請求項２７】 半導体ウエハ上に一つ又はそれ以上の
錫を被着した金バンプを製造する方法において、前記ウ
エハ上に一つ又はそれ以上のフィールド金属層を形成
し、尚前記一つ又はそれ以上のフィールド金属層はアル
ミニウムを有する接着層と、ニッケル・バナジウムを有
するバリア層と、金を有する保護層とを有しており、前
記保護層上にホトレジスト層を付着形成し、前記ホトレ
ジスト層内に一つ又はそれ以上のビアを形成するために
前記ウエハをパターンでホトマスクし、尚前記一つ又は
それ以上のビアは前記一つ又はそれ以上のバンプに対す
る一つ又はそれ以上の位置を画定し、前記ウエハを金を
有する第一金属で鍍金し、前記第一金属上に錫を有する
第二金属を形成するために前記ウエハを錫アルカノール
スルホナートで鍍金し、前記ウエハ上の一つ又はそれ以
上の錫を被着した金バンプを露出させるために前記ウエ
ハから前記ホトレジスト層を除去し、前記ウエハを青酸
カリを有する金エッチャントでエッチングし、前記ウエ
ハを１０％の燐酸と５％の酢酸と１％の過酸化水素と水
とを有する金属エッチャントでエッチングする、上記各
ステップを有することを特徴とする方法。 - 【請求項２８】 請求項２７の方法を使用して製造した
一つ又はそれ以上の錫を被着した金バンプを有すること
を特徴とする半導体ウエハ。 - 【請求項２９】 請求項２７の方法を使用して製造した
一つ又はそれ以上の錫を被着した金バンプを有すること
を特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294095A JPH07226402A (ja) | 1992-11-02 | 1992-11-02 | 共晶ボンディング用錫被着金バンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294095A JPH07226402A (ja) | 1992-11-02 | 1992-11-02 | 共晶ボンディング用錫被着金バンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226402A true JPH07226402A (ja) | 1995-08-22 |
Family
ID=17803226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4294095A Pending JPH07226402A (ja) | 1992-11-02 | 1992-11-02 | 共晶ボンディング用錫被着金バンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226402A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769042B1 (ko) * | 2005-12-07 | 2007-10-22 | 한국전자통신연구원 | 전기도금법에 의한 골드 범프 및 그 제조 방법 |
-
1992
- 1992-11-02 JP JP4294095A patent/JPH07226402A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769042B1 (ko) * | 2005-12-07 | 2007-10-22 | 한국전자통신연구원 | 전기도금법에 의한 골드 범프 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| US4922322A (en) | Bump structure for reflow bonding of IC devices | |
| US6510976B2 (en) | Method for forming a flip chip semiconductor package | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US5650667A (en) | Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created | |
| EP0704895A2 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| US6534874B1 (en) | Semiconductor device and method of producing the same | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US20080150107A1 (en) | Flip chip in package using flexible and removable leadframe | |
| US8568822B2 (en) | Apparatus and method incorporating discrete passive components in an electronic package | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US6405429B1 (en) | Microbeam assembly and associated method for integrated circuit interconnection to substrates | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JPH07226402A (ja) | 共晶ボンディング用錫被着金バンプ | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH02209742A (ja) | テープ自動化ボンディングプロセス用の金／錫共晶ボンディング | |
| JPH0786340A (ja) | 半導体素子の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050223 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |