WO2012087073A2 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
WO2012087073A2
WO2012087073A2 PCT/KR2011/010058 KR2011010058W WO2012087073A2 WO 2012087073 A2 WO2012087073 A2 WO 2012087073A2 KR 2011010058 W KR2011010058 W KR 2011010058W WO 2012087073 A2 WO2012087073 A2 WO 2012087073A2
Authority
WO
WIPO (PCT)
Prior art keywords
bump
solder resist
circuit board
printed circuit
width
Prior art date
Application number
PCT/KR2011/010058
Other languages
English (en)
French (fr)
Other versions
WO2012087073A3 (ko
Inventor
류성욱
심성보
신승열
Original Assignee
엘지이노텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100134543A external-priority patent/KR101189337B1/ko
Priority claimed from KR1020110052487A external-priority patent/KR101231263B1/ko
Application filed by 엘지이노텍주식회사 filed Critical 엘지이노텍주식회사
Priority to JP2013546035A priority Critical patent/JP6092117B2/ja
Priority to EP11851669.9A priority patent/EP2645828B1/en
Priority to CN201180068544.6A priority patent/CN103416108B/zh
Priority to US13/997,420 priority patent/US9363883B2/en
Publication of WO2012087073A2 publication Critical patent/WO2012087073A2/ko
Publication of WO2012087073A3 publication Critical patent/WO2012087073A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Definitions

  • the present invention relates to a printed circuit board and a manufacturing method thereof.
  • a printed circuit board is formed by printing a circuit pattern on a electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components on the flat surface in order to mount various types of electronic elements on a flat plate.
  • 1A to 1E are cross-sectional views illustrating a bump manufacturing process in a general printed circuit board.
  • the first metal layer 2 is formed on the insulating substrate (insulating plate) 1.
  • the first metal layer 2 may be formed of copper, nickel, or an alloy thereof.
  • a first mask pattern 3 is formed on the first metal layer 2.
  • the pad 4 is formed by electroplating the first metal layer 2 with the seed layer around the formed first mask pattern 3.
  • the first metal layer 2 and the first mask pattern 3, which are unnecessary parts, are removed through a peeling and etching process.
  • the solder resist 5 exposing the formed pad 4 is formed on the insulating substrate 1 on which the pad 4 is formed.
  • a second metal layer 6 is formed on the applied solder resist 5, and a second mask pattern 7 is formed on the formed second metal layer 6.
  • the surface treatment of the solder resist 5 is performed.
  • the bumps 8 are formed on the pads 4, and after the peeling and etching process, as shown in FIG. 1E, the second metal layer 6 and the second mask which are unnecessary parts are formed. Remove the pattern (7).
  • the diameter of the bump 8 is made larger than that of the opening of the soldering resist 5 and above.
  • the embodiment provides a printed circuit board and a method of manufacturing the same that can minimize interference between adjacent bumps.
  • the embodiment provides a printed circuit board having a bump of a new shape and a manufacturing method thereof.
  • the printed circuit board according to the embodiment of the present invention is an insulating layer; A pad formed on the insulating layer and exposed through the opening of the solder resist; And a bump formed by filling an opening of the solder resist from the pad and having a width smaller than a width of the opening of the solder resist.
  • the printed circuit board may further include a bump connection part formed between the pad and the bump to electrically connect the pad and the bump part.
  • the bump of the printed circuit board is formed smaller than the width of the upper surface of the bump connecting portion.
  • the bump of the printed circuit board is formed smaller than the width of the upper surface of the pad.
  • the bumps of the printed circuit board are formed to have the same width as the upper surface and the lower surface facing the upper surface.
  • the bump of the printed circuit board has a square pillar shape.
  • the bump of the printed circuit board is formed of an alloy containing copper.
  • the method of manufacturing a printed circuit board comprises the steps of forming a pad on the insulating substrate, applying a solder resist having an opening for exposing the formed pad on the insulating substrate, and the solder resist Forming a mask having a window opening a portion of the opening over the solder resist, and performing plating to form a bump filling the opening of the solder resist and a portion of the window.
  • the pad is formed by an etching or plating process.
  • the manufacturing method of the printed circuit board further includes the step of forming a bump connecting portion for electrically connecting the pad and the bump by plating on the pad.
  • the forming of the mask on the solder resist may include forming a mask on the solder resist having a window having a width smaller than that of the opening of the solder resist.
  • the forming of the bumps may include forming bumps having a width smaller than that of the solder resist openings.
  • the forming of the bumps may include forming bumps having a width smaller than an upper surface of the formed pad.
  • the forming of the bumps may include forming bumps having the same width as an upper surface and a lower surface opposing the upper surface.
  • the bumps have a square pillar shape.
  • the method of manufacturing the printed circuit board further includes forming a solder to fill the window on the formed bumps.
  • the forming of the solder may include forming a solder having the same shape as the formed bumps.
  • the width of the bumps 160 is smaller than the width of the opening 135 of the solder resist 130, thereby maximizing the spacing between neighboring solders 170 and the neighboring solders. It is possible to prevent the connection failure caused by the contact between them in advance, thereby providing a highly reliable printed circuit board.
  • 1A to 1E are cross-sectional views illustrating a method for manufacturing a printed circuit board of the prior art.
  • FIG. 2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
  • 3 to 12 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
  • FIG. 13 is a plan view of a printed circuit board according to the prior art.
  • FIG. 14 is a plan view of a printed circuit board according to an exemplary embodiment of the present invention.
  • 15 is a plan view of a printed circuit board according to another exemplary embodiment of the present disclosure.
  • 16 and 17 illustrate reliability evaluation of a printed circuit board according to an exemplary embodiment of the present invention.
  • the present invention is economical and reliable by forming a circuit pattern on the seed layer using the seed layer formed on the insulating plate, and forming a bump on the circuit pattern using the same seed layer as the seed layer used to form the circuit pattern. Provides an advantageous circuit board from the side.
  • FIGS. 2 to 14 a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 14.
  • FIG. 2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
  • the printed circuit board 100 may include an insulating plate 110, a pad 120 connected to a circuit pattern (not shown) formed on the insulating plate 110,
  • the solder resist 130 covering the pad 120 and the circuit pattern, the plating seed layer 140 formed on the inner wall of the solder resist 130 and the pad 120 are formed in the opening of the solder resist 130.
  • the insulating plate 110 may be a supporting substrate of the printed circuit board 100 having a single circuit pattern, but an insulating layer on which one circuit pattern (not shown) is formed among printed circuit boards having a plurality of stacked structures. It can also mean an area.
  • the insulating plate 110 means one insulating layer among a plurality of stacked structures, a plurality of circuit patterns (not shown) may be continuously formed on the upper or lower portion of the insulating plate 110.
  • the insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate.
  • the insulation plate 110 may include a polymer resin
  • the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.
  • a plurality of pads 120 connected to a plurality of circuit patterns are formed on the insulating plate 110.
  • the pad 120 refers to a pad 120 to which the solder 170 is attached as a bump for mounting a device mounted on the printed circuit board 100.
  • the pad 120 is formed of a conductive material, and when patterning a copper foil layer formed on the insulating plate 110 to form a circuit pattern, the pad 120 may be formed of an alloy including copper.
  • the pad 120 may be formed by selectively removing a plating layer formed by non-plating on the insulating plate 110.
  • a solder resist 130 is formed on the insulating plate 110 to cover the circuit pattern.
  • the solder resist 130 is formed on the front surface of the insulating plate 110 to protect the surface of the insulating plate 110 and has an opening 135 that opens an upper surface of the pad 120 to be exposed.
  • the plating seed layer 140 is formed on side surfaces of the formed solder resist 130.
  • the plating seed layer 140 is formed on a side surface of the opening 135 of the solder resist 130 that is exposed.
  • the plating seed layer 140 is a seed for forming the bump connection part 150 formed on the plating seed layer 140.
  • the bump connection part 150 is formed of copper, adhesive strength with copper, such as copper or nickel, is increased. It may be a high alloy.
  • the plating seed layer 140 may be formed by chemical copper plating on the solder resist 130.
  • a bump connection portion 150 is formed by filling the opening 135 of the solder resist 130 on the plating seed layer 140.
  • the bump connection part 150 may be formed to protrude from the top surface of the solder resist 130, and may be formed at the same height as the top surface of the solder resist 130.
  • the bump connection part 150 may be formed by electrolytic copper plating using the seed layer 140 as a seed.
  • Bumps 160 are formed on the bump connectors 150.
  • the bumps 160 are formed to protrude from the top surface of the solder resist 130.
  • the bumps 160 may be formed in at least one of a circular column, a square column, and a polygonal column having the same width as a top surface and a bottom surface facing the top surface.
  • the bumps 160 are formed to protrude from the upper surface of the solder resist 130 in a rectangular pillar shape, so that the solder 170 may be more easily formed thereafter.
  • the bump 160 is formed inside the opening 135 of the solder resist 130 and is formed to have a width smaller than the width of the opening 135 of the solder resist 130.
  • the bumps 160 are formed to have a width B smaller than A.
  • the bumps are formed to extend so that the area protruding from the solder resist 130 has a width larger than the width of the opening 135.
  • the solder formed on the bump is also formed to have a width larger than the width of the opening 135, due to this the gap between the neighboring solder is narrowed and poor connection due to contact between solder May occur.
  • the width of the bumps 160 is smaller than the width of the solder resist 130, and the solder 170 is formed to have the same width as that of the solder resist 130.
  • the gap between solders can be maximized.
  • Solder 170 is formed on the bump 160.
  • the solder 170 is reflowed and melted to bond with the device, and thus has a round shape due to surface tension.
  • the solder 170 may be formed to include a binary or more metal, and the binary or more metal may be formed of an alloy including Sn, specifically, an alloy including Sn-Cu.
  • the printed circuit board 100 forms the width of the bumps 160 smaller than the width of the opening 135 of the solder resist 130, thereby forming a gap between the neighboring solders 170.
  • the gap may be maximized to prevent connection failure caused by contact between neighboring solders in advance.
  • 3 to 14 are cross-sectional views showing a method for manufacturing a printed circuit board 100 according to an embodiment of the present invention.
  • the metal layer 115 is formed on the insulating plate 110 as shown in FIG. 3.
  • the metal layer 115 may be formed by electroless plating a metal including copper on the insulating plate 110.
  • the insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate.
  • the insulation plate 110 may include a polymer resin
  • the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.
  • the metal layer 115 may use a copper clad laminate (CCL), unlike the non-electrolytic plating formed on the insulating plate 110.
  • CCL copper clad laminate
  • the plating may be smoothly performed by applying roughness to the upper surface of the insulating plate 110.
  • the conductive layer 115 formed on the insulating plate 110 is selectively removed to form a circuit pattern (not shown) or a pad 120.
  • the conductive layer 115 formed on the insulating plate 110 may be formed on the upper and lower surfaces of the insulating plate 110, and accordingly, the circuit pattern (not shown) and the pad 120 may be formed. May be formed on a lower surface of the insulating plate 110.
  • At least one surface of the insulating plate 110 is formed with the above-described circuit pattern and pad 120, and as shown in FIG. 5, a solder resist to fill the circuit pattern formed on the insulating plate 110 ( 130).
  • the solder resist 130 is formed to include an opening 135 exposing the pad 120, and the opening 135 is formed to have a width smaller than that of the pad 120. Edge region is protected by the solder resist 130.
  • the plating seed layer 140 covering the top and side surfaces of the formed solder resist 130 is formed.
  • the plating seed layer 140 may be formed by an electroless plating method.
  • the electroless plating method may be performed by treatment in the order of degreasing, soft corrosion, precatalyst, catalyst, activation, electroless plating, and anti-oxidation.
  • the plating seed layer 140 may be formed by sputtering metal particles using plasma rather than plating.
  • a desmear process of removing smear on the surface of the solder resist 130 may be further performed before the plating seed layer 140 is plated.
  • the desmear process is performed to impart roughness to the surface of the tongue resist 130 to increase plating power for the plating seed layer 140.
  • the plating seed layer 140 may be formed on the top surface of the pad 120 in addition to the top and side surfaces of the solder resist 130.
  • a mask 180 having a window 185 for opening a portion of the solder resist opening 135 is formed.
  • the mask 180 has a window 185 for opening a region in which the bump connecting portion 150, the bump 160, and the solder 70 are formed.
  • the mask 180 is preferably a dry film having a high heat resistance.
  • the window 185 formed in the mask 180 may have a width smaller than the width of the opening 135 of the solder resist 130.
  • the window 185 of the mask 180 is formed on the opening 135 of the solder resist 130 so that only a part of the opening 135 is opened.
  • bump bumps 150 are formed on the pad 120 as shown in FIG. 8.
  • the bump connecting part 150 filling only a part of the window 185 of the mask 180 by electroplating an alloy including a conductive material, preferably copper, is used as the seed layer of the plating seed layer 140.
  • the width of the bump connecting portion 150 is also smaller than the width of the solder resist 130. It is formed to have.
  • the bumps 160 are formed on the formed bump connecting portions 150.
  • the bump 160 to fill only a part of the window 185 of the mask 180 by electroplating an alloy containing a conductive material, preferably copper, using the formed bump connection part 150 as a seed layer. do.
  • the bumps 160 are formed to have a width smaller than the width of the opening 135 of the solder resist 130.
  • the bump 160 is formed by embedding the window 185 having a width smaller than the width of the opening 135, the bump 160 is formed to have a width smaller than the width of the opening 135.
  • the bumps 160 may be shaped according to a pattern of the window 185 formed in the mask 180.
  • the bumps 160 are formed to protrude over the surface of the solder resist 130 in a square pillar shape for easy formation of the solder 170 later.
  • the pattern of the window 185 also has a square pillar shape.
  • solder 170 is formed on the bumps 160 as shown in FIG. 10.
  • the solder 170 may be formed to fill the entire window 185 of the mask 180.
  • solder 170 may have a round shape by surface tension by reflowing and melting to bond the device.
  • solder 170 may be formed of an alloy including a binary or more metal, which is an alloy containing Sn, and specifically, may be an alloy including Sn—Cu.
  • the mask 180 formed on the plating seed layer 140 is removed. That is, the mask 180 is peeled off to expose the bumps 160 and the solder 170.
  • the formed plating seed layer 140 is etched and removed.
  • the plating seed layer 140 formed on the upper surface of the solder resist 130 is selectively etched to expose the upper surface of the solder resist 130.
  • FIG. 13 is a plan view of a printed circuit board 1 according to the prior art
  • FIG. 14 is a plan view of a printed circuit board 100 according to the present invention.
  • an opening is formed in the solder resist 5, and a bump 8 covering the entire opening is formed.
  • the width b of the bump 8 is larger than the width a of the opening of the solder resist 5.
  • the printed circuit board 1 according to the prior art has a c interval and the bumps 8 are continuously formed.
  • an opening 135 is formed in the solder resist 130 and a bump covering only a part of the opening 135 inside the opening 135. 160 is formed.
  • the printed circuit board 1 has a width b of the bump 160 smaller than the width A of the opening 135 of the solder resist 130.
  • the printed circuit board 100 according to the present invention has a C interval and the bumps 160 are continuously formed.
  • the printed circuit board 100 according to the present invention A is larger than B, and the printed circuit board 1 according to the related art is a smaller than b, so that the printed circuit board 100 is a conventional printed circuit board.
  • the bumps 160 are continuously formed at a C interval larger than that of (1).
  • 15 is a plan view of a printed circuit board according to another exemplary embodiment of the present disclosure.
  • an opening 135 is formed in the protective layer 130, and a bump covering only a part of the opening 135 inside the opening 135. 160 may be formed.
  • 16 and 17 illustrate reliability evaluation of a printed circuit board according to an exemplary embodiment of the present invention.
  • the reliability evaluation simulation result of the bump structure showed the highest overall reliability in the Case 3 structure as in the present invention. Accordingly, when the chip and the substrate are bonded by the bump 160 structure as described above, the stress transmitted to the die may be reduced.

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 위에 형성되며, 솔더 레지스트의 개구부를 통해 노출되는 패드; 및, 상기 패드 위로부터 상기 솔더 레지스트의 개구부를 매립하며 형성되고, 상기 솔더 레지스트의 개구부의 폭보다 작은 폭을 갖는 범프를 포함한다.

Description

[규칙 제26조에 의한 보정 13.02.2012]　인쇄회로기판 및 그의 제조 방법
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.
도 1a 내지 도 1e는 일반적인 인쇄회로기판에서의 범프(bump) 제조 과정을 나타내는 단면도이다.
우선적으로, 도 1a와 같이 절연성 기판(절연 플레이트)(1) 위에 제 1 금속층(2)을 형성한다. 또한, 상기 제 1 금속층(2)은 구리, 니켈 또는 이들의 합금으로 형성될 수 있다. 상기 제 1 금속층(2)이 형성되면, 상기 제 1 금속층(2) 위에 제 1 마스크 패턴(3)을 형성한다. 그럼 다음, 상기 형성된 제 1 마스크 패턴(3)을 중심으로 상기 제 1 금속층(2)을 씨드층으로 전해 도금하여 패드(4)를 형성된다. 상기 패드(4)가 형성되면, 박리 및 에칭 공정을 거쳐 불필요한 부분인 상기 제 1 금속층(2) 및 제 1 마스크 패턴(3)을 제거한다.
그런 다음, 도 1b에 도시된 바와 같이 상기 패드(4)가 형성된 절연성 기판(1) 위에 상기 형성된 패드(4)를 노출하는 솔더 레지스트(5)를 형성한다.
그런 다음, 도 1c에 도시된 바와 같이 상기 도포된 솔더 레지스트(5) 위에 제 2 금속층(6)을 형성하고, 상기 형성된 제 2 금속층(6) 위에 제 2 마스크 패턴(7)을 형성한다. 이때, 상기 솔더 레지스트(5)와 제 2 금속층(6) 간의 밀착력을 확보하기 위해, 상기 솔더 레지스트(5)의 표면 처리를 수행한다.
그런 다음, 도 1d에 도시된 바와 같이, 상기 패드(4) 위에 범프(8)를 형성하고, 박리 및 에칭 공정을 거쳐 도 1e와 같이, 불필요한 부분인 상기 제 2 금속층(6) 및 제 2 마스크 패턴(7)을 제거한다.
이와 같은 종래 기술에 따르면, 상기와 솔더 레지스트(5)의 개구부보다 범프(8)의 직경이 더 크게 형성된다.
그러나, 상기와 같이 범프가 형성될 경우에는 이웃하는 범프 간의 간격이 좁아져 연결 불량을 유발할 가능성이 높은 문제가 있다.
실시 예는 인접 범프 간의 간섭을 최소화할 수 있는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시 예는 새로운 형상의 범프를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 위에 형성되며, 솔더 레지스트의 개구부를 통해 노출되는 패드; 및, 상기 패드 위로부터 상기 솔더 레지스트의 개구부를 매립하며 형성되고, 상기 솔더 레지스트의 개구부의 폭보다 작은 폭을 갖는 범프를 포함한다.
또한, 상기 인쇄회로기판은 상기 패드와 상기 범프 사이에 형성되어, 상기 패드와 범프부를 전기적으로 연결하는 범프 연결부를 더 포함한다.
또한, 상기 인쇄회로기판의 범프는 상기 범프 연결부의 상면 폭보다 작게 형성된다.
또한, 상기 인쇄회로기판의 범프는 상기 패드의 상면 폭보다 작게 형성된다.
또한, 상기 인쇄회로기판의 범프는 상면 및 상기 상면과 대향하는 하면의 폭은 동일하게 형성된다.
또한, 상기 인쇄회로기판의 범프는 사각 기둥 형상을 갖는다.
또한, 상기 인쇄회로기판의 범프는 구리를 포함하는 합금으로 형성된다.
한편, 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 기판 위에 패드를 형성하는 단계와, 상기 절연 기판 위에 상기 형성된 패드를 노출하는 개구부를 가지는 솔더 레지스트를 도포하는 단계와, 상기 솔더 레지스트 개구부의 일부를 개방하는 윈도우를 가지는 마스크를 상기 솔더 레지스트 위에 형성하는 단계와, 도금을 수행하여 상기 솔더 레지스트의 개구부 및 상기 윈도우의 일부를 매립하는 범프를 형성하는 단계를 포함한다.
또한, 상기 인쇄회로기판의 제조 방법에서 상기 패드는 식각 또는 도금 공정에 의해 형성된다.
또한, 상기 인쇄회로기판의 제조 방법은 상기 패드 위에 도금을 수행하여 상기 패드와 범프를 전기적으로 연결하는 범프 연결부를 형성하는 단계가 더 포함된다.
또한, 상기 마스크를 솔더 레지스트 위에 형성하는 단계는 상기 솔더 레지스트의 개구부보다 작은 폭의 윈도우를 가지는 마스크를 상기 솔더 레지스트 위에 형성하는 단계이다.
또한, 상기 범프를 형성하는 단계는 상기 솔더 레지스트 개구부의 폭보다 작은 폭을 가지는 범프를 형성하는 단계이다.
또한, 상기 범프를 형성하는 단계는 상기 형성된 패드의 상면보다 작은 폭을 가지는 범프를 형성하는 단계이다.
또한, 상기 범프를 형성하는 단계는 상면 및 상기 상면과 대향하는 하면의 폭이 동일한 범프를 형성하는 단계이다.
또한, 상기 범프는 사각 기둥 형상을 갖는다.
또한, 상기 인쇄회로기판의 제조 방법은 상기 형성된 범프 위에 상기 윈도우를 매립하는 솔더를 형성하는 단계가 더 포함된다.
또한, 상기 솔더를 형성하는 단계는 상기 형성된 범프와 동일한 형상을 갖는 솔더를 형성하는 단계이다.
본 실시 예에 따른 인쇄회로기판은 솔더 레지스트(130)가 갖는 개구부(135)의 폭보다 상기 범프(160)의 폭을 작게 형성함으로써, 이웃하는 솔더(170) 간의 간격을 최대화 하여 상기 이웃하는 솔더간의 접촉에 의해 발생하는 연결 불량을 사전에 방지하고, 이에 따른 신뢰성 높은 인쇄회로기판을 제공할 수 있다.
도 1a 내지 도 1e는 종래 기술의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3내지 도 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
도 13은 종래 기술에 따른 인쇄회로기판의 평면도이다.
도 14는 본 발명의 실시 예에 따른 인쇄회로기판의 평면도이다.
도 15는 본 발명의 다른 실시 예에 따른 인쇄회로기판의 평면도이다.
도 16 및 17은 본 발명의 실시 예에 따른 인쇄회로기판의 신뢰성 평가를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 절연 플레이트 위에 형성된 씨드층을 이용하여 상기 씨드층 위에 회로 패턴을 형성하고, 상기 회로 패턴 형성 시 이용된 씨드층과 동일한 씨드층을 이용하여 상기 회로 패턴 위에 범프를 형성시킴으로써, 경제적이고 신뢰성 측면에서 유리한 회로기판을 제공한다.
이하에서는 도 2 내지 도 14를 참조하여 본 발명의 실시 예에 따른 인쇄회로기판을 설명한다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(도시하지 않음)과 연결되는 패드(120), 상기 패드(120) 및 회로 패턴을 덮는 솔더 레지스트(130), 상기 솔더 레지스트(130)의 내벽에 형성된 도금 씨드층(140), 상기 패드(120)에 형성되며, 상기 솔더 레지스트(130)의 개구부(135)를 매립하는 범프 연결부(150), 상기 범프 연결부(150) 위에 형성되는 범프(160) 및 상기 범프(160) 위에 형성되는 솔더(170)를 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판(100)의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴과 연결되어 있는 복수의 패드(120)가 형성되어 있다. 상기 패드(120)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(170)가 부착되는 패드(120)를 의미한다.
상기 패드(120)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 패터닝하여 회로 패턴을 형성하는 경우, 구리를 포함하는 합금으로 형성될 수 있다.
또한, 상기 패드(120)는 상기 절연 플레이트(110) 위에 비전해도금을 하여 형성된 도금층을 선택적으로 제거함으로써 형성될 수 있다.
상기 절연 플레이트(110) 위에 회로 패턴을 덮으며 솔더 레지스트(130)가 형성되어 있다.
솔더 레지스트(130)는 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 패드(120)의 상면을 개방하는 개구부(135)를 가진다.
상기 형성된 솔더 레지스트(130)의 측면에는 도금 씨드층(140)이 형성되어 있다.
상기 도금 씨드층(140)은 노출되어 있는 솔더 레지스트(130)의 개구부(135)의 측면에 형성되어 있다.
상기 도금 씨드층(140)은 도금 씨드층(140) 위에 형성되는 범프 연결부(150)를 형성하기 위한 씨드로서, 범프 연결부(150)가 구리로 형성되는 경우, 구리 또는 니켈과 같이 구리와 접착력이 높은 합금일 수 있다. 또한, 상기 도금 씨드층(140)은 상기 솔더 레지스트(130)에 화학동도금하여 형성될 수 있다.
도금 씨드층(140) 위에 상기 솔더 레지스트(130)의 개구부(135)를 매립하며 범프 연결부(150)가 형성되어 있다.
상기 범프 연결부(150)는 상기 솔더 레지스트(130)의 상면으로부터 돌출되도록 형성될 수 있으며, 상기 솔더 레지스트(130)의 상면과 동일한 높이로 형성될 수도 있다.
상기 범프 연결부(150)는 씨드층(140)을 씨드로하여 전해동도금하여 형성될 수 있다.
상기 범프 연결부(150) 위에 범프(160)가 형성되어 있다.
상기 범프(160)는 상기 솔더 레지스트(130)의 상면으로부터 돌출되도록 형성된다. 이때, 상기 범프(160)는 상면 및 상기 상면과 대향하는 하면의 폭이 동일한 원 기둥, 사각 기둥 및 다각 기둥 중 적어도 어느 하나의 형상으로 형성될 수 있다.
즉, 상기 범프(160)를 사각 기둥 형상으로 상기 솔더 레지스트(130)의 상면으로부터 돌출되도록 형성하여, 이후에 솔더(170) 형성이 보다 용이하게 수행될 수 있도록 한다.
이때, 상기 범프(160)는 상기 솔더 레지스트(130)의 개구부(135) 내측에 형성되며, 상기 솔더 레지스트(130)의 개구부(135)의 폭보다 작은 폭을 갖도록 형성된다.
즉, 도 1에 도시된 바와 같이 상기 솔더 레지스트(130)의 개구부(135)의 폭이 A라면, 상기 A보다 작은 폭(B)을 가지도록 상기 범프(160)를 형성한다.
종래 기술에 따르면, 상기 범프는 상기 솔더 레지스트(130)로부터 돌출되어 있는 영역이 상기 개구부(135)의 폭보다 큰 폭을 갖도록 확장되어 형성된다.
이때, 상기와 같이 범프가 형성된다면, 상기 범프 위에 형성되는 솔더도 상기 개구부(135)의 폭보다 큰 폭을 갖도록 형성되며, 이로 인해 이웃하는 솔더간의 간격이 좁아져 솔더간 접촉에 의한 연결 불량이 발생할 수 있다.
이에 따라, 본 발명에서는 상기 범프(160)의 폭을 상기 솔더 레지스트(130)의 폭보다 작게 형성하고, 상기 솔더 레지스트(130)의 폭과 동일한 폭으로 상기 솔더(170)를 형성하여, 이웃하는 솔더 간의 간격을 최대로 할 수 있다.
상기 범프(160) 위에 솔더(170)가 형성되어 있다. 상기 솔더(170)는 소자와의 접착을 위해 리플로우 되어 용융됨으로써 표면 장력에 의해 둥근 형상을 가진다.
상기 솔더(170)는 2원계 이상의 금속을 포함하여 형성될 수 있으며, 상기 2원계 이상의 금속은 Sn을 포함하는 합금으로써, 구체적으로 Sn-Cu를 포함하는 합금으로 형성될 수 있다.
상기와 같이 본 발명의 실시 예에 따른 인쇄회로기판(100)은 솔더 레지스트(130)가 갖는 개구부(135)의 폭보다 상기 범프(160)의 폭을 작게 형성함으로써, 이웃하는 솔더(170) 간의 간격을 최대화 하여 상기 이웃하는 솔더간의 접촉에 의해 발생하는 연결 불량을 사전에 방지할 수 있다.
도 3 내지 도 14는 본 발명의 실시 예에 따른 인쇄회로기판(100)을 제조하기 위한 방법을 나타낸 단면도이다.
먼저, 도 3과 같이 절연 플레이트(110)에 금속층(115)을 형성한다.
이때, 상기 금속층(115)은 상기 절연 플레이트(110) 위에 구리를 포함하는 금속을 비전해 도금하여 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
또한, 상기 금속층(115))은 상기 절연 플레이트(110)에 비전해 도금을 하여 형성하는 것과는 달리 CCL(copper clad laminate)를 사용할 수 있다
또한, 상기 금속층(115)을 비전해 도금하여 형성하는 경우, 상기 절연 플레이트(110)의 상면에 조도를 부여하여 도금이 원활이 수행되도록 할 수 있다.
이어서, 도 4와 같이 상기 절연 플레이트(110) 위에 형성된 도전층(115)을 선택적으로 제거하여 회로 패턴(도시하지 않음) 또는 패드(120)를 형성한다.
이때, 상기 절연 플레이트(110)에 형성된 도전층(115)은 상기 절연 플레이트(110)의 상면 및 하부에 각각 형성되어 있을 수 있으며, 이에 따라, 상기 회로 패턴(도시하지 않음) 및 패드(120)는 상기 절연 플레이트(110)의 하면에도 형성될 수 있다.
이와 같이, 상기 절연 플레이트(110)의 적어도 한 면에는 상기와 같은 회로패턴과 패드(120)가 형성되어 있으며, 도 5와 같이 상기 절연 플레이트(110)에 형성된 회로 패턴을 매립하도록 하는 솔더 레지스트(130)를 도포한다.
이때, 상기 솔더 레지스트(130)는 패드(120)를 노출하는 개구부(135)를 포함하도록 형성되어 있으며, 상기 개구부(135)는 상기 패드(120)보다 작은 폭을 갖도록 형성됨으로써, 상기 패드(120)의 가장자리 영역은 상기 솔더 레지스트(130)에 의해 보호된다.
이어서, 도 6과 같이 상기 형성된 솔더 레지스트(130)의 상면 및 측면을 덮는 도금 씨드층(140)을 형성한다.
상기 도금 씨드층(140)은 무전해 도금 방식으로 형성될 수 있다.
무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 도금 씨드층(140)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.
이때, 상기 도금 씨드층(140)을 도금하기 이전에 상기 솔더 레지스트(130) 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 설도 레지스트(130)의 표면에 조도를 부여하여, 상기 도금 씨드층(140) 형성에 대한 도금력을 높이기 위해 수행된다.
또한, 상기 도금 씨드층(140)은 상기 솔더 레지스트(130)의 상면 및 측면 이외에 상기 패드(120)의 상면에도 형성될 수 있다.
다음으로, 도 7과 같이, 상기 솔더 레지스트 개구부(135)의 일부를 개방하는 윈도우(185)를 가진 마스크(180)를 형성한다.
보다 바람직하게, 상기 마스크(180)는 범프 연결부(150), 범프(160) 및 솔더(70)가 형성된 영역을 개방하는 윈도우(185)를 가진다.
상기 마스크(180)는 내열성이 강한 드라이 필름을 사용하는 것이 바람직하다.
이때, 상기 마스크(180)에 형성된 윈도우(185)는 상기 솔더 레지스트(130)가 갖는 개구부(135)의 폭보다 작은 폭을 갖도록 한다.
다시 말해서, 상기 마스크(180)의 윈도우(185)는 상기 솔더 레지스트(130)가 갖는 개구부(135) 위에 형성되어, 상기 개구부(135)의 일부만이 개방되도록 한다.
이어서, 도 8과 같이 상기 패드(120) 위에 범프 연결부(150)를 형성한다.
즉, 상기 도금 씨드층(140)을 씨드층으로 전도성의 물질, 바람직하게는 구리를 포함하는 합금을 전해도금하여 상기 마스크(180)의 윈도우(185)의 일부만을 매립하는 범프 연결부(150)를 형성한다.
이때, 상기 마스크(180)의 윈도우(185)가 상기 솔더 레지스트(130)의 개구부(135)보다 작은 폭을 가지므로, 상기 범프 연결부(150)의 폭도 상기 솔더 레지스트(130)의 폭보다 작은 폭을 갖도록 형성된다.
이어서, 도 9와 같이, 상기 형성된 범프 연결부(150) 위에 범프(160)를 형성한다.
즉, 상기 형성된 범프 연결부(150)를 씨드층으로 전도성의 물질, 바람직하게는 구리를 포함하는 합금을 전해도금하여 상기 마스크(180)의 윈도우(185)의 일부만을 매립하는 범프(160)를 형성한다.
이때, 상기 범프(160)는 상기 솔더 레지스트(130)가 갖는 개구부(135)의 폭보다 작은 폭을 갖도록 형성된다.
즉, 상기 범프(160)는 상기 개구부(135)의 폭보다 작은 폭을 갖는 윈도우(185)를 매립하여 형성되기 때문에, 상기 개구부(135)의 폭보다 작은 폭으로 형성된다.
또한, 상기 범프(160)는 상기 마스크(180)에 형성된 윈도우(185)의 패턴에 따라 형상이 결정된다. 이때, 상기 범프(160)가 추후 솔더(170)의 용이한 형성을 위해 사각 기둥 형상으로 상기 솔더 레지스트(130)의 표면 위로 돌출되어 형성되도록 한다. 이를 위해, 상기 윈도우(185)의 패턴도 사각 기둥 형상을 갖도록 한다.
이어서, 도 10과 같이 상기 범프(160) 위에 솔더(170)를 형성한다.
상기 솔더(170)는 상기 마스크(180)의 윈도우(185) 전체를 매립하도록 형성될 수 있다.
또한, 상기 솔더(170)는 소자와의 접착을 위해 리플로우되어 융융됨으로써 표면 장력에 의해 둥근 형상을 가질 수 있다.
또한, 상기 솔더(170)는 2원계 이상의 금속을 포함하는 합금으로 형성될 수 있는데, 이는 Sn을 포함하는 합금으로써, 구체적으로 Sn-Cu를 포함하는 합금일 수 있다.
이어서, 도 11과 같이 상기 도금 씨드층(140) 위에 형성된 마스크(180)를 제거한다. 즉, 상기 마스크(180)를 박리하여, 상기 범프(160) 및 솔더(170)를 노출시킨다.
이어서, 도 12와 같이, 상기 형성한 도금 씨드층(140)을 에칭하여 제거한다.
보다 바람직하게, 상기 솔더 레지스트(130)의 상면에 형성된 도금 씨드층(140)을 선택적으로 에칭하여 상기 솔더 레지스트(130)의 상면이 노출되도록 한다.
도 13은 종래 기술에 따른 인쇄회로기판(1)의 평면도이고, 도 14는 본 발명에 따른 인쇄회로기판(100)의 평면도이다.
도 13을 참조하면, 종래 기술에 따른 인쇄회로기판(1)은 솔더 레지스트(5) 에 개구부가 형성되며, 상기 개구부 전체를 덮는 범프(8)가 형성되어 있다.
다시 말해서, 종래 기술에 따른 인쇄회로기판(1)은 상기 솔더 레지스트(5)가 갖는 개구부의 폭(a)보다 상기 범프(8)가 갖는 폭(b)이 크게 형성된다.
이로 인해, 종래 기술에 따른 인쇄회로기판(1)은 c 간격을 갖고 상기 범프(8)가 연속적으로 형성된다.
그러나, 도 14를 참조하면 본 발명에 따른 인쇄회로기판(100)은 솔더 레지스트(130)에 개구부(135)가 형성되며, 상기 개구부(135)의 내측으로 상기 개구부(135)의 일부만을 덮는 범프(160)가 형성되어 있다.
다시 말해서, 종래 기술에 따른 인쇄회로기판(1)은 상기 솔더 레지스트(130)가 갖는 개구부(135)의 폭(A)보다 상기 범프(160)가 갖는 폭(b)이 작게 형성된다.
이로 인해, 본 발명에 따른 인쇄회로기판(100)은 C 간격을 갖고 상기 범프(160)가 연속적으로 형성된다.
이때, 본 발명에 따른 인쇄회로기판(100)은 A가 B보다 크고, 상기 종래 기술에 따른 인쇄회로기판(1)은 a가 b보다 작으므로, 상기 인쇄회로기판(100)은 종래 인쇄회로기판(1)이 가지는 c보다 큰 C 간격을 두고 상기 범프(160)가 연속적으로 형성되게 된다.
도 15는 본 발명의 다른 실시 예에 따른 인쇄회로기판의 평면도이다.
한편, 도 15를 참조하면 본 발명에 따른 인쇄회로기판(100)은 보호층(130)에 개구부(135)가 형성되며, 상기 개구부(135)의 내측으로 상기 개구부(135)의 일부만을 덮는 범프(160)가 형성될 수 있다.
도 16 및 17은 본 발명의 실시 예에 따른 인쇄회로기판의 신뢰성 평가를 나타낸 도면이다.
도 16을 참조하면 범프 구조에 따른 신뢰성 평가 시뮬레이션 결과, 본 발명에서와 같은 Case 3 구조에서 전체적인 신뢰성이 가장 높게 나타났다. 이에 따라 상기와 같은 범프(160) 구조에 의해 칩과 기판을 접합시키는 경우, 다이에 전달되는 스트레스를 감소시킬 수 있다.
또한, 도 17을 참조하면 피로파괴(bump crack) 분석 결과, 본 발명에서와 같은 case 3 구조에서 라이프 사이클(life cycle)이 가장 좋은 것으로 분석되었다.
이로 인해, 상기 범프(160) 간의 접촉에 의해 발생하는 불량을 사전에 방지할 수 있어 신뢰성 높은 인쇄회로기판을 제공할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 절연층;
    상기 절연층 위에 형성되며, 솔더 레지스트의 개구부를 통해 노출되는 패드; 및,
    상기 패드 위로부터 상기 솔더 레지스트의 개구부를 매립하며 형성되고, 상기 솔더 레지스트의 개구부의 폭보다 작은 폭을 갖는 범프를 포함하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 범프는,
    상기 솔더 레지스트의 개구부를 매립하며, 상기 솔더 레지스트의 표면 위로 소정의 높이를 가지며 돌출되는 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 패드와 상기 범프 사이에 형성되어, 상기 패드와 범프를 전기적으로 연결하는 범프 연결부가 더 포함되는 인쇄회로기판.
  4. 제 3항에 있어서,
    상기 범프는 상기 범프 연결부의 상면 폭보다 작은 폭을 가지며 형성되는 인쇄회로기판.
  5. 제 1항에 있어서,
    상기 범프는 상기 패드의 상면 폭보다 작은 폭을 가지며 형성되는 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 범프는 상면 및 상기 상면과 대향하는 하면의 폭이 동일한 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 범프는 원 기둥, 사각 기둥 및 다각 기둥 중 적어도 어느 하나의 형상을 갖는 인쇄회로기판.
  8. 제 1항에 있어서,
    상기 범프는 구리를 포함하는 합금으로 형성되어 있는 인쇄회로기판.
  9. 절연 기판 위에 패드를 형성하는 단계;
    상기 절연 기판 위에 상기 형성된 패드를 노출하는 개구부를 가지는 솔더 레지스트를 도포하는 단계;
    상기 솔더 레지스트 개구부의 일부를 개방하는 윈도우를 가지는 마스크를 상기 솔더 레지스트 위에 형성하는 단계; 그리고
    도금을 수행하여 상기 솔더 레지스트의 개구부 및 상기 윈도우의 일부를 매립하는 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  10. 제 9항에 있어서,
    상기 패드는 식각 또는 도금 공정에 의해 형성되는 인쇄회로기판의 제조 방법.
  11. 제 9항에 있어서,
    상기 패드 위에 도금을 수행하여 상기 패드와 범프를 전기적으로 연결하는 범프 연결부를 형성하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
  12. 제 9항에 있어서,
    상기 마스크를 솔더 레지스트 위에 형성하는 단계는
    상기 개구부의 폭보다 작은 폭의 윈도우를 갖는 마스크를 상기 솔더 레지스트 위에 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  13. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상기 솔더 레지스트 개구부의 폭보다 작은 폭을 가지는 범프를 형성하는 단계인 인쇄회로기판의 제조 방법.
  14. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상기 형성된 패드의 상면 폭보다 작은 폭을 가지는 범프를 형성하는 단계인 인쇄회로기판의 제조 방법.
  15. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상면 및 상기 상면과 대향하는 하면의 폭이 동일한 범프를 형성하는 단계인 인쇄회로기판의 제조 방법.
  16. 제 15항에 있어서,
    상기 범프는 원 기둥, 사각 기둥 및 다각 기둥 중 적어도 어느 하나의 형상을 갖는 인쇄회로기판의 제조 방법.
  17. 제 9항에 있어서,
    상기 형성된 범프 위에 상기 윈도우를 매립하는 솔더를 형성하는 단계가 더포함되는 인쇄회로기판의 제조 방법.
PCT/KR2011/010058 2010-12-24 2011-12-23 인쇄회로기판 및 그의 제조 방법 WO2012087073A2 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013546035A JP6092117B2 (ja) 2010-12-24 2011-12-23 印刷回路基板及びその製造方法
EP11851669.9A EP2645828B1 (en) 2010-12-24 2011-12-23 Printed circuit board
CN201180068544.6A CN103416108B (zh) 2010-12-24 2011-12-23 印刷电路板及其制造方法
US13/997,420 US9363883B2 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100134543A KR101189337B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR10-2010-0134543 2010-12-24
KR1020110052487A KR101231263B1 (ko) 2011-05-31 2011-05-31 인쇄회로기판 및 그의 제조 방법
KR10-2011-0052487 2011-05-31

Publications (2)

Publication Number Publication Date
WO2012087073A2 true WO2012087073A2 (ko) 2012-06-28
WO2012087073A3 WO2012087073A3 (ko) 2012-09-27

Family

ID=46314671

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/010058 WO2012087073A2 (ko) 2010-12-24 2011-12-23 인쇄회로기판 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US9363883B2 (ko)
EP (1) EP2645828B1 (ko)
JP (1) JP6092117B2 (ko)
CN (1) CN103416108B (ko)
TW (1) TWI449485B (ko)
WO (1) WO2012087073A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR102152865B1 (ko) * 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
CN107509319A (zh) * 2016-06-14 2017-12-22 华为终端（东莞）有限公司 一种底部有焊端的模块
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
TWI711133B (zh) * 2019-07-26 2020-11-21 大陸商上海兆芯集成電路有限公司 電子結構及其製造方法
US20220279657A1 (en) * 2019-07-30 2022-09-01 Fuji Corporation Electronic circuit production method using 3d layer shaping
CN114571021A (zh) * 2021-10-12 2022-06-03 祥博传热科技股份有限公司 一种高导热覆铜陶瓷基板制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP2002261111A (ja) 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
JP2003142811A (ja) 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2003152320A (ja) * 2001-11-09 2003-05-23 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2003198085A (ja) * 2001-12-25 2003-07-11 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2005108941A (ja) 2003-09-29 2005-04-21 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP4665531B2 (ja) 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
TWI281840B (en) * 2005-05-09 2007-05-21 Phoenix Prec Technology Corp Electrically connecting structure of circuit board and method for fabricating same
KR100743233B1 (ko) 2005-07-18 2007-07-27 엘지전자 주식회사 인쇄회로기판의 패드 및 그 제조방법
KR100703663B1 (ko) 2005-07-26 2007-04-06 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
TWI292684B (en) * 2006-02-09 2008-01-11 Phoenix Prec Technology Corp Method for fabricating circuit board with conductive structure
TWI319966B (en) * 2006-06-14 2010-01-21 A method of manufacturing a substrate having metal bumps
KR100832651B1 (ko) 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
TWI345433B (en) * 2008-02-27 2011-07-11 Unimicron Technology Corp Circuit board having conductive bumps and fabrication method thereof
KR100959856B1 (ko) * 2008-03-17 2010-05-27 삼성전기주식회사 인쇄회로기판 제조방법
JP2010003793A (ja) * 2008-06-19 2010-01-07 Fujitsu Ltd 配線基板、ポスト電極の転写用基板及び電子機器
KR100986294B1 (ko) * 2008-07-28 2010-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
CN101754592A (zh) * 2008-11-28 2010-06-23 欣兴电子股份有限公司 导电凸块的制造方法及具有导电凸块的电路板结构
KR101140882B1 (ko) 2009-08-31 2012-05-03 삼성전기주식회사 범프를 구비한 인쇄회로기판 및 그 제조방법
KR101156917B1 (ko) 2010-05-24 2012-06-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
JP2012054295A (ja) * 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR101199174B1 (ko) 2010-09-27 2012-11-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2645828A4

Also Published As

Publication number Publication date
JP6092117B2 (ja) 2017-03-08
CN103416108A (zh) 2013-11-27
US9363883B2 (en) 2016-06-07
US20140000951A1 (en) 2014-01-02
TWI449485B (zh) 2014-08-11
EP2645828A4 (en) 2018-01-17
EP2645828A2 (en) 2013-10-02
JP2014501451A (ja) 2014-01-20
CN103416108B (zh) 2016-11-02
TW201236530A (en) 2012-09-01
EP2645828B1 (en) 2019-11-13
WO2012087073A3 (ko) 2012-09-27

Similar Documents

Publication Publication Date Title
WO2012087073A2 (ko) 인쇄회로기판 및 그의 제조 방법
WO2012150817A2 (en) Method for manufacturing printed circuit board
WO2012053728A1 (en) Printed circuit board and method for manufacturing the same
WO2012169866A2 (en) Printed circuit board and method for manufacturing the same
WO2012091373A2 (en) Method for manufacturing printed circuit board
WO2012087072A2 (ko) 인쇄회로기판 및 이의 제조 방법
WO2018101503A1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
WO2014069734A1 (en) Printed circuit board
WO2013137668A1 (en) The printed circuit board and the method for manufacturing the same
WO2019194517A1 (ko) 인쇄회로기판 및 인쇄회로기판 스트립
WO2013085229A1 (en) Printed circuit board and method of manufacturing the same
WO2013133560A1 (en) Printed circuit board and method of manufacturing the same
WO2012053729A1 (en) Printed circuit board and method for manufacturing the sameprinted circuit board and method for manufacturing the same
WO2017204553A1 (ko) 미세배선용 연성 회로 기판 및 이의 제조방법
WO2013089416A1 (en) Printed circuit board and method of manufacturing the same
WO2012150777A2 (en) The printed circuit board and the method for manufacturing the same
WO2013089419A1 (en) Method and device of manufacturing printed circuit board
WO2019039867A1 (ko) 연성 회로 기판 및 그 제조 방법
WO2019054668A1 (ko) 회로 기판 및 그 제조 방법
WO2013141611A1 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
WO2013036026A2 (en) Printed circuit board, display device including the same, and method of fabricating the same
WO2014092386A1 (ko) 인쇄회로기판 및 그 제조방법
KR101189337B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2018186654A1 (ko) 인쇄회로기판 및 이의 제조 방법
WO2012074345A2 (ko) 연성 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11851669

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 2013546035

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011851669

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13997420

Country of ref document: US