TWI412308B - 線路基板及其製程 - Google Patents

線路基板及其製程 Download PDF

Info

Publication number
TWI412308B
TWI412308B TW098137833A TW98137833A TWI412308B TW I412308 B TWI412308 B TW I412308B TW 098137833 A TW098137833 A TW 098137833A TW 98137833 A TW98137833 A TW 98137833A TW I412308 B TWI412308 B TW I412308B
Authority
TW
Taiwan
Prior art keywords
layer
pad
patterned
conductive
circuit substrate
Prior art date
Application number
TW098137833A
Other languages
English (en)
Other versions
TW201117689A (en
Inventor
Chen Yueh Kung
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW098137833A priority Critical patent/TWI412308B/zh
Priority to JP2009290849A priority patent/JP5372726B2/ja
Priority to US12/646,384 priority patent/US8261436B2/en
Priority to US12/835,085 priority patent/US8302298B2/en
Publication of TW201117689A publication Critical patent/TW201117689A/zh
Priority to US13/543,547 priority patent/US20120267155A1/en
Priority to US13/644,667 priority patent/US20130025926A1/en
Application granted granted Critical
Publication of TWI412308B publication Critical patent/TWI412308B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

線路基板及其製程
本發明是有關於一種線路基板及其製程，且特別是有關於一種接墊及導電塊一體成型的線路基板及其製程。
目前在半導體封裝技術中，線路基板(circuit substrate)是經常使用的構裝元件之一。線路基板主要由多層圖案化線路層(patterned conductive layer)及多層介電層(dielectric layer)交替疊合而成，而兩線路層之間可透過導電孔(conductive via)而彼此電性連接。隨著線路基板之線路密度的提高，如何有效利用有限的空間來進行線路的配置成為日漸重要的課題。
本發明提出一種線路基板製程。首先，提供一基礎層、一圖案化導電層及一介電層，其中圖案化導電層配置在基礎層上且具有一內部接墊，而介電層配置在基礎層上且覆蓋圖案化導電層。接著，形成一圖案化金屬罩幕於介電層上，其中圖案化金屬罩幕具有一第一開口，且第一開口暴露出部分介電層。移除第一開口所暴露出的部分介電層，以形成一介電開口，其中介電開口暴露出內部接墊。形成一第一圖案化罩幕於圖案化金屬罩幕上，其中第一圖案化罩幕具有一第二開口，且第二開口暴露出內部接墊。 形成一導電結構覆蓋內部接墊，其中導電結構包括一導電塊、一外部接墊及一第一金屬層，導電塊填充介電開口，外部接墊填充第一開口，而第一金屬層填充第二開口。移除第一圖案化罩幕、第一金屬層及圖案化金屬罩幕。
本發明提出一種線路基板，包括一基礎層、一圖案化導電層、一介電層、一外部接墊及一導電塊。圖案化導電層配置於基礎層上且具有一內部接墊。介電層配置在基礎層上且覆蓋圖案化導電層。外部接墊配置於介電層上。導電塊貫穿介電層且連接於外部接墊及內部接墊之間，其中外部接墊及導電塊一體成型。
本發明提出一種線路基板製程。首先，提供一基礎層、一導電層及一第一圖案化罩幕，其中導電層配置在基礎層上，第一圖案化罩幕配置於導電層上且具有多個開口。接著，於被這些開口暴露出的導電層上形成一電鍍種子層。於部分這些開口形成一第二圖案化罩幕，以使部分電鍍種子層被第二圖案化罩幕覆蓋。於被第二圖案化罩幕暴露出的電鍍種子層上電鍍一金屬層。移除第一圖案化罩幕及第二圖案化罩幕而暴露出金屬層與電鍍種子層。蝕刻被金屬層與電鍍種子層暴露出的導電層以形成一圖案化導電層，其中圖案化導電層具有一接墊與多個導線。在基礎層上形成一介電層，其中介電層包覆接墊及這些導線。最後，移除部份介電層及金屬層以暴露出接墊。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1N為本發明一實施例之線路基板製程的剖視流程圖。首先，請參考圖1A，提供一基礎層110、一圖案化導電層120及一介電層130。基礎層110可以是晶片上的線路層、晶片載板上的線路層或是印刷電路板上的線路層。圖案化導電層120配置在基礎層110上，圖案化導電層120具有一內部接墊122。此內部接墊122可如圖1O所繪示與內部導線124連接且為內部導線124所延伸出來的末端結構，而且內部接墊122外徑D3會大於內部導線124的線寬L1。此外，在圖1A的剖面上，部份的圖案化導電層120例如可作為訊號線、接地線、電源線等內部導線124之使用。介電層130配置在基礎層110上且覆蓋圖案化導電層120。在另一實施例中，介電層130亦可替換為防銲(solder mask)材料層(未繪示)。
接著，請參考1B及圖1C，形成一電鍍種子層50於介電層130上，並電鍍一金屬層150於電鍍種子層50上，其中金屬層150的材質例如是鎳(Ni)、錫(Sn)、錫鉛(Sn/Pb)、鎂(Mg)、鋅(Zn)、鈷(Co)、鐵(Fe)、鈦(Ti)、鎢(W)或其他非種子層金屬。在本實施例中，金屬層150可視為罩幕層或阻障層。請參考圖1D，形成一圖案化罩幕160於金屬層150上，其中圖案化罩幕160具有一開口162，此開口162暴露出部分金屬層150。此外，圖案化罩幕160的材質係與金屬層150的材質不同，以作為蝕刻罩幕。另外，開口162與下方的內部接墊122具有 位置上的對應關係，例如：開口162的投影會落在內部接墊122上。請參考圖1E，蝕刻開口162所暴露出的部分金屬層150及部分電鍍種子層50，以形成一圖案化金屬罩幕170，其中圖案化金屬罩幕170具有一開口172且開口172暴露出部分介電層130。值得一提的是，在本發明的實例中，藉由圖案化金屬罩幕170的配置，使插塞(本案為導電塊)與外部接墊可以在同一步驟中形成，而成為一體成型的結構。其詳細說明如下。
請參考圖1F，移除圖案化罩幕160，並藉由雷射移除開口172所暴露出的部分介電層130，以形成一介電開口132。由於圖案化罩幕160的開口162、圖案化金屬罩幕170的開口172與下方的內部接墊122具有位置上的對應關係，因此藉由開口162、開口172所形成的介電開口132係暴露出內部接墊122。此外，除了以雷射蝕刻移除，亦可採用離子選擇性蝕刻或電漿選擇性蝕刻。請參考圖1G及圖1H，形成一電鍍種子層60於介電開口132的內壁，並形成一圖案化罩幕180於圖案化金屬罩幕170上，其中圖案化罩幕180的材質與圖案化金屬罩幕170的材質不同，而圖案化罩幕180具有一開口182，此開口182暴露出部份的圖案化金屬罩幕170以及內部接墊122，而於圖1H的剖面上形成階梯狀輪廓。
請參考圖1I，電鍍導電結構140覆蓋內部接墊122，其中導電結構140包括一導電塊142、一外部接墊144及一金屬層146，其中電鍍導電結構140材質例如是銅。導 電塊142填充介電開口132，外部接墊144填充開口172，而金屬層146填充開口182，而使導電結構140與內部接墊122在圖1I的剖面上形成一個”I”字形的輪廓。請參考圖1J至圖1L，依序移除圖案化罩幕180、金屬層146、圖案化金屬罩幕170及電鍍種子層50，其中移除金屬層146的方式例如為刷磨(brushing)、研磨(polishing)或化學機械研磨(CMP)，而原本的導電結構140僅剩下導電塊142與外部接墊144。內部接墊122、導電塊142與外部接墊144在圖1L的剖面上形成一個”倒T”字形的輪廓。特別是，由於導電結構140與圖案化金屬罩幕170的材質不同，因此在移除導電結構140之金屬層146時，圖案化金屬罩幕170不會被移除，而可視為蝕刻罩幕或是阻障層。在一實施例中，更可形成一金屬保護層190於外部接墊144，而完成線路基板100的製作(如圖1M所示)，其中金屬保護層190的保護層例如是鎳/金(Ni/Au)、鎳/鈀/金(Ni/Pd/Au)、鎳/錫(Ni/Sn)、鈀(Pd)、金(Au)或其合金或是有機保護層(OSP)。
請參考圖1M，藉由本實施例之線路基板製程所製作出的線路基板100包括一基礎層110、一圖案化導電層120、一介電層130、一外部接墊144、一導電塊142。在本實施例中，更包括一覆蓋外部接墊144的金屬保護層190。圖案化導電層120配置於基礎層110上且具有一內部接墊122，在一實施例中，部份的圖案化導電層120例如可作為訊號線、接地線、電源線等內部導線124之使用。 介電層130配置在基礎層110上且覆蓋圖案化導電層120。外部接墊144配置於介電層130上。導電塊142貫穿介電層130且連接於外部接墊144及內部接墊122之間，其中外部接墊144及導電塊142一體成型，且外部接墊144的外徑D1實質上等於導電塊142的外徑D2。
詳細而言，請參考圖1H及圖1I，在本實施例之線路基板製程中，由於形成圖案化金屬罩幕170，因此可在同一電鍍步驟中接續形成導電塊142及外部接墊144，從而在圖1M中的外部接墊144及導電塊142是一體成型，且可將外部接墊144的外徑D1及導電塊142的外徑D2控制為實質上相等，以使介電層130表面具有充足的空間來配置線路。此外，藉由電鍍形成外部接墊144及導電塊142可避免以往因外部接墊144與導電塊142需分別由不同步驟形成，而造成二者對位偏移的情況發生。而且，以往的製程成本也較高。
在另一實施例中，在形成圖1L的結構之後，更可進行一噴沙(Sandblasting)的表面處理，其中噴沙粒子例如是氧化鋁(Al2 O3 )。在又一實施例中，可以進行pumice處理。當介電層130替換為防銲(solder mask)材料層、外部接墊144的材質為銅時，氧化鋁噴沙粒子對於防銲材料的磨耗速度會大於銅的磨耗速度，因此會形成如圖1N的半弧形表面(兩個凹面，一個凸面)，而這些半弧形表面將有助於之後的元件(例如：晶片、另一線路基板)接合。在本實施例中，在表面處理後，更可形成一金屬保護 層190於外部接墊144，而完成線路基板100’的製作。
請參考圖1F，在本實施例中，內部接墊122的外徑D3大於介電開口132的內徑D4。然本發明不以此為限，以下藉由圖2A至圖2D對此加以舉例說明。
圖2A至圖2D為本發明另一實施例之線路基板製程的剖視流程圖。請參考圖2A，相較於圖1A中所繪示的內部接墊122具有較大的外徑D3，本實施例所提供的圖案化導電層220的內部接墊222具有較小的外徑D5，亦即此內部接墊222會與如圖1O所繪示的內部導線224連接且為內部導線224所延伸出來的末端結構，而且內部接墊222外徑D5實質上等於內部導線224的線寬L2。值得一提的是，由於內部接墊222具有較小的外徑，因此相鄰二內部接墊222的間距(Pitch)或是內部接墊與相鄰的內部導線的間距可以縮小。更進一步來說，在考量相鄰二內部接墊之間的間距、相鄰二內部導線之間的間距、或是相連內部接墊與內部導線之間的間距時，由於不需考慮如圖1O所繪示之具有較大尺寸內部接墊(具有外徑D3)，僅需考慮內部導線的線寬，因此可以增加的積集度。接著，藉由類似於圖1B至圖1F的製程可得到如圖2B所繪示的結構，其中內部接墊222的外徑D5小於介電層230之介電開口232的內徑D6，且在圖1B至圖1F製程中所繪示的金屬層150在本實施例中仍可作為罩幕層或阻障層使用。之後，再藉由類似於圖1G至圖1M的製程，可將如圖2B所繪示的結構製作成如圖2C所繪示的線路基板200，其中內部接墊 222、導電塊242與外部接墊244在圖2C的剖面上形成一個”矩形”輪廓。特別是，在將如圖2B所繪示的結構製作成如圖2C所繪示的線路基板200之過程中，由於導電結構(本實施例未繪示，其類似於圖1J之導電結構140)與圖案化金屬罩幕270的材質不同，因此在移除導電結構之金屬層(本實施例未繪示，其類似於圖1J之金屬層146)時，圖案化金屬罩幕270不會被移除，而可視為蝕刻罩幕或是阻障層。
請參考圖2C，本實施例的線路基板200包括一基礎層210、一圖案化導電層220、一介電層230、一外部接墊244、一導電塊242。在本實施例中，更包括一覆蓋外部接墊244的金屬保護層290。圖案化導電層220配置於基礎層210上且具有一內部接墊222，在一實施例中，部份的圖案化導電層220例如可作為訊號線、接地線、電源線等內部導線224之使用。介電層230配置在基礎層210上且覆蓋圖案化導電層220。外部接墊244配置於介電層230上。導電塊242貫穿介電層230且連接於外部接墊244及內部接墊222之間。特別是，藉由在製程中形成圖案化金屬罩幕270(如圖2B所示)，而使導電塊242及外部接墊244可在同一電鍍步驟中形成，而具有一體成型的結構。如此一來，可以解決以往因導電塊242及外部接墊244分別於不同步驟形成，而導致二者對位偏移的問題。
值得注意的是，相較於圖1M之內部接墊122僅部分區域被導電塊142覆蓋，本實施例之內部接墊222的體積 較小而完全被導電塊242包覆。圖3為圖2C之內部接墊及導電塊的立體圖。請參考圖3，詳細而言，圖案化導電層220(標示於圖2C)具有一內部導線224，而內部導線224的末段構成被導電塊242包覆的內部接墊222。特別是，本實施例提供的圖案化導電層220其內部接墊222具有較小的外徑，因此相鄰二內部接墊222之間的間距或是內部接墊222與相鄰內部導線224之間的間距可以縮小，而有助於佈線的積集度的提升。
在另一實施例中，藉由類似於圖1G至圖1L的製程以及圖1N的表面噴沙(或噴陶瓷微粒)處理，可將如圖2B所繪示的結構製作成如圖2D所繪示的線路基板200’。
圖1M之外部接墊144的外徑D1實質上等於導電塊142的外徑D2，然本發明不以此為限，以下藉由1F、圖4A至圖4C對此加以舉例說明。
圖4A至圖4C為本發明又一實施例之線路基板製程的剖視流程圖。在藉由如圖1A至圖1F的製程而得到圖1F所繪示的結構之後，可對圖案化金屬罩幕170進行蝕刻而使其成為如圖4A所繪示之結構，其中圖案化金屬罩幕370的開口372暴露出介電開口332及圍繞介電開口332的部分介電層330，且在圖1B至圖1F製程中所繪示的金屬層150仍可於本實施例中作為罩幕層或阻障層使用。接著，藉由類似於圖1G的製程，形成一電鍍種子層360於介電開口332的內壁，並形成一圖案化罩幕380於圖案化金屬罩幕370上，其中圖案化罩幕380與圖案化金屬罩幕370 具有不同的材質，另外，圖案化金屬罩幕380具有一開口382，且開口382暴露出部份的圖案化金屬罩幕370以及內部接墊322，而於圖4B的剖面上形成階梯狀輪廓。之後藉由類似於圖1I至圖1M的製程，在將圖案化金屬罩幕370移除後，可將如圖4B所繪示的結構製作成如圖4C所繪示的線路基板300，其中內部接墊322、導電塊342與外部接墊344在剖面上形成一個”I”字形的輪廓。特別是，在將如圖4B所繪示的結構製作成如圖4C所繪示的線路基板300之過程中，由於導電結構(本實施例未繪示，其類似於圖1J之導電結構140)與圖案化金屬罩幕370的材質不同，因此在移除導電結構之金屬層(本實施例未繪示，其類似於圖1J之金屬層146)時，圖案化金屬罩幕370不會被移除，而可視為蝕刻罩幕或是阻障層。
請參考圖4C，線路基板300包括一基礎層310、一圖案化導電層320、一介電層330、一外部接墊344、一導電塊342。在本實施例中，更包括一覆蓋外部接墊344的金屬保護層390。圖案化導電層320配置於基礎層310上且具有一內部接墊322，在一實施例中，部份的圖案化導電層例320如可作為訊號線、接地線、電源線等內部導線324之使用。介電層330配置在基礎層310上且覆蓋圖案化導電層320。外部接墊344配置於介電層330上。導電塊342貫穿介電層330且連接於外部接墊344及內部接墊322之間。特別是，藉由在製程中形成圖案化金屬罩幕370(如圖4B所示)，而使導電塊342及外部接墊344可在同一 電鍍步驟中形成，而具有一體成型的結構。如此一來，可以解決以往因導電塊342及外部接墊344分別於不同步驟形成，而導致二者對位偏移的問題。值得注意的是，相較於圖1M之外部接墊144的外徑D1實質上等於導電塊142的外徑D2，本實施例之外部接墊344的外徑D7大於導電塊342的外徑D8。
圖5為本發明再一實施例之線路基板的剖視圖。請參考圖5，相較於圖4C的內部接墊322的外徑D9大於介電層330之介電開口332的內徑D10，本實施例的內部接墊422的外徑D11小於介電層430之介電開口432的內徑D12。其中內部接墊422、導電塊442與外部接墊444在剖面上形成一個”T”字形的輪廓。此外，類似於圖3所繪示之結構，圖5之內部接墊422例如是圖案化導電層420之內部導線的末段所構成。特別是，本實施例提供的圖案化導電層420其內部接墊422具有較小的外徑(幾乎與內部導線的線寬實質上相同)，因此相鄰二內部接墊422之間的間距或是內部接墊422與相鄰內部導線424之間的間距可以縮小，而有助於佈線的積集度的提升。
在又一實施例中，本發明的線路基板亦可採取以下的製程。圖6A至圖6E為本發明又一實施例之線路基板製程的剖視流程圖。請參考圖6A，提供一基礎層610，其中基礎層610例如為晶片上的線路層、晶片載板上的線路層或印刷電路板上的線路層。接著，於基礎層610上形成一導電層600，並於導電層600上形成一具有多個開口604的 圖案化罩幕602。之後，於這些開口604所暴露的導電層600上形成一電鍍種子層606。接著，請參考圖6B，形成另一圖案化罩幕608以覆蓋部分電鍍種子層606，並電鍍一金屬層620於被圖案化罩幕602暴露出的電鍍種子層606。然後，請參考圖6C，移除圖案化罩幕608及圖案化罩幕602而暴露出金屬層620與電鍍種子層606，並以金屬層620與電鍍種子層606為罩幕蝕刻導電層600而形成一圖案化導電層630，以形成一接墊601a與多個導線601b，之後再形成一介電層612，而形成圖6D的結構。之後，請參考圖6E，藉由刷磨、研磨、化學機械研磨、離子性蝕刻或電漿性蝕刻移除部份介電層612而使金屬層620暴露出來，接著再移除金屬層620而使接墊601a暴露出來，並形成一開口614。特別是，在本實施例中，藉由直接移除金屬層620來形成開口614，可避免以往在蝕刻開口614與下方接墊601a對位偏移的問題。
綜上所述，本發明的外部接墊及導電塊是藉由同一電鍍步驟而形成一體成型的導電結構，因此可藉由同一電鍍步驟形成外部接墊及導電塊可避免外部接墊與導電塊對位偏移的情況發生。此外，更可藉此將外部接墊的外徑及導電塊的外徑控制為相等，以使介電層表面具有充足的空間來配置線路。另外，內部接墊可由圖案化導電層之內部導線的末段所構成，而使內部接墊的外徑小於導電塊的外徑，以縮小相鄰二內部接墊之間的間距或是內部接墊與相鄰內部導線之間的間距，而有助於佈線的積集度的提升。
除此之外，本案在形成外部接墊之後，更可進行一噴砂的表面處理，而有助於外部接墊與之後元件的接合。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
50、60、360、606‧‧‧電鍍種子層
100、100’、200、200’、300、400‧‧‧線路基板
110、210、310、610‧‧‧基礎層
120、220、320、420、630‧‧‧圖案化導電層
122、222、322、422‧‧‧內部接墊
130、230、330、430、612‧‧‧介電層
132、232、332、432‧‧‧介電開口
140‧‧‧導電結構
142、242、342、442‧‧‧導電塊
144、244、344、444‧‧‧外部接墊
146、150、620‧‧‧金屬層
160、180、380、602、608‧‧‧圖案化罩幕
170、270、370‧‧‧圖案化金屬罩幕
162、172、182、372、382、604、614‧‧‧開口
190、290、390‧‧‧金屬保護層
124、224、224、324、424‧‧‧內部導線
600‧‧‧導電層
601a‧‧‧接墊
601b‧‧‧導線
D1、D2、D3、D5、D7、D8、D9、D11‧‧‧外徑
D4、D6、D10、D12‧‧‧內徑
L1、L2‧‧‧線寬
圖1A至圖1N為本發明一實施例之線路基板製程的剖視流程圖。
圖1O為圖1A之內部接墊及導電塊的立體圖。
圖2A至圖2D為本發明另一實施例之線路基板製程的剖視流程圖。
圖3為圖2C之內部接墊及導電塊的立體圖。
圖4A至圖4C為本發明又一實施例之線路基板製程的剖視流程圖。
圖5為本發明再一實施例之線路基板的剖視圖。
圖6A至圖6E為本發明又一實施例之線路基板製程的剖視流程圖。
100‧‧‧線路基板
110‧‧‧基礎層
120‧‧‧圖案化導電層
122‧‧‧內部接墊
124‧‧‧內部導線
130‧‧‧介電層
132‧‧‧介電開口
142‧‧‧導電塊
144‧‧‧外部接墊
190‧‧‧金屬保護層
D1、D2‧‧‧外徑

Claims (27)

  1. 一種線路基板製程，包括：提供一基礎層、一圖案化導電層及一介電層，其中該圖案化導電層配置在該基礎層上且具有一內部接墊，而該介電層配置在該基礎層上且覆蓋該圖案化導電層；形成一圖案化金屬罩幕於該介電層上，其中該圖案化金屬罩幕具有一第一開口，且該第一開口暴露出部分該介電層；移除該第一開口所暴露出的部分該介電層，以形成一介電開口，其中該介電開口暴露出該內部接墊；形成一第一圖案化罩幕於該圖案化金屬罩幕上，其中該第一圖案化罩幕具有一第二開口，且該第二開口暴露出該內部接墊；形成一導電結構覆蓋該內部接墊，其中該導電結構包括一導電塊、一外部接墊及一第一金屬層，該導電塊填充該介電開口，該外部接墊填充該第一開口，而該第一金屬層填充該第二開口；以及移除該第一圖案化罩幕、該第一金屬層及該圖案化金屬罩幕。
  2. 如申請專利範圍第1項所述之線路基板製程，其中形成該圖案化金屬罩幕的方法包括：形成一電鍍種子層於該介電層上；電鍍一第二金屬層於該電鍍種子層上；形成一第二圖案化罩幕於該第二金屬層上，其中該第 二圖案化罩幕具有一第三開口，且該第三開口暴露出部分該第二金屬層；蝕刻該第三開口所暴露出的部分該第二金屬層及部分該電鍍種子層，以形成該圖案化金屬罩幕；以及移除該第二圖案化罩幕。
  3. 如申請專利範圍第1項所述之線路基板製程，其中移除該第一開口所暴露出的部分該介電層的方法包括雷射、離子選擇性蝕刻或電漿選擇性蝕刻。
  4. 如申請專利範圍第1項所述之線路基板製程，其中形成該導電結構的方法包括：形成一電鍍種子層於該介電開口的內壁；以及電鍍該導電結構覆蓋該內部接墊。
  5. 如申請專利範圍第1項所述之線路基板製程，其中移除該第一金屬層的方法包括刷磨、研磨或化學機械研磨。
  6. 如申請專利範圍第1項所述之線路基板製程，更包括：在移除該圖案化金屬罩幕之後，形成一金屬保護層於該外部接墊。
  7. 如申請專利範圍第1項所述之線路基板製程，其中該內部接墊的外徑大於該介電開口的內徑。
  8. 如申請專利範圍第1項所述之線路基板製程，其中該內部接墊的外徑小於該介電開口的內徑。
  9. 如申請專利範圍第1項所述之線路基板製程，其中該外部接墊的外徑大於該導電塊的外徑。
  10. 如申請專利範圍第1項所述之線路基板製程，其中該外部接墊的外徑實質上等於該導電塊的外徑。
  11. 如申請專利範圍第1項所述之線路基板製程，更包括：在形成該第一圖案化罩幕之前，蝕刻該圖案化金屬罩幕，以使該第一開口暴露出該介電開口及圍繞該介電開口的部分該介電層。
  12. 如申請專利範圍第1項所述之線路基板製程，更包括：在移除該圖案化金屬罩幕之後，對該外部接墊及圍繞該外部接墊的部分該介電層進行一噴沙處理，而使該外部接墊呈弧形地突出於該介電層，且圍繞該外部接墊的部分該介電層呈弧形地相對於其它部分該介電層凹陷。
  13. 如申請專利範圍第1項所述之線路基板製程，其中該基礎層為晶片上的線路層、晶片載板上的線路層或印刷電路板上的線路層。
  14. 一種線路基板，包括：一基礎層；一圖案化導電層，配置於該基礎層上且具有一內部接墊；一介電層，配置在該基礎層上且覆蓋該圖案化導電層；一外部接墊，配置於該介電層上；一導電塊，貫穿該介電層且連接於該外部接墊及該內 部接墊之間，其中該外部接墊及該導電塊一體成型；以及一電鍍種子層，配置於該導電塊與該介電層之間。
  15. 如申請專利範圍第14項所述之線路基板，其中該內部接墊的外徑小於該導電塊的外徑，而使該內部接墊被該導電塊包覆。
  16. 如申請專利範圍第15項所述之線路基板，其中該圖案化導電層更具有一內部導線，而該內部導線的一末段構成該內部接墊。
  17. 如申請專利範圍第15項所述之線路基板，其中該外部接墊的外徑實質上等於該導電塊的外徑，而使該內部接墊、該導電塊與該外部接墊在剖面上形成一個”矩形”的輪廓。
  18. 如申請專利範圍第15項所述之線路基板，其中該外部接墊的外徑大於該導電塊的外徑，而使該內部接墊、該導電塊與該外部接墊在剖面上形成一個”T”字形的輪廓。。
  19. 如申請專利範圍第14項所述之線路基板，其中該內部接墊的外徑大於該導電塊的外徑。
  20. 如申請專利範圍第19項所述之線路基板，其中該外部接墊的外徑實質上等於該導電塊的外徑，而使該內部接墊、該導電塊與該外部接墊在剖面上形成一個”倒T”字形的輪廓。
  21. 如申請專利範圍第19項所述之線路基板，其中該外部接墊的外徑大於該導電塊的外徑，而使該內部接墊、 該導電塊與該外部接墊在剖面上形成一個”I”字形的輪廓。
  22. 如申請專利範圍第14項所述之線路基板，其中該外部接墊呈弧形地突出於該介電層，且圍繞該外部接墊的部分該介電層呈弧形地相對於其它部分該介電層凹陷。
  23. 如申請專利範圍第14項所述之線路基板，其中該基礎層為晶片上的線路層、晶片載板上的線路層或印刷電路板上的線路層。
  24. 如申請專利範圍第14項所述之線路基板，更包括：一金屬保護層，配置於該外部接墊上。
  25. 一種線路基板製程，包括：提供一基礎層、一導電層及一第一圖案化罩幕，其中該導電層配置在該基礎層上，該第一圖案化罩幕配置於該導電層上且具有多個開口；於被該些開口暴露出的該導電層上形成一電鍍種子層；於部分該些開口形成一第二圖案化罩幕，以使部分該電鍍種子層被該第二圖案化罩幕覆蓋；於被該第二圖案化罩幕暴露出的該電鍍種子層上電鍍一金屬層；移除該第一圖案化罩幕及該第二圖案化罩幕而暴露出該金屬層與該電鍍種子層；蝕刻被該金屬層與該電鍍種子層暴露出的該導電層以形成一圖案化導電層，其中該圖案化導電層具有一接墊 與多個導線；在該基礎層上形成一介電層，其中該介電層包覆該接墊及該些導線；以及移除部份該介電層及該金屬層以暴露出該接墊。
  26. 如申請專利範圍第25項所述之線路基板製程，其中移除部份該介電層的方法包括刷磨、研磨、化學機械研磨、離子性蝕刻或電漿性蝕刻。
  27. 如申請專利範圍第25項所述之線路基板製程，其中該基礎層為晶片上的線路層、晶片載板上的線路層或印刷電路板上的線路層。
TW098137833A 2009-11-06 2009-11-06 線路基板及其製程 TWI412308B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW098137833A TWI412308B (zh) 2009-11-06 2009-11-06 線路基板及其製程
JP2009290849A JP5372726B2 (ja) 2009-11-06 2009-12-22 回路基板及びその製造方法
US12/646,384 US8261436B2 (en) 2009-11-06 2009-12-23 Fabricating process of circuit substrate
US12/835,085 US8302298B2 (en) 2009-11-06 2010-07-13 Process for fabricating circuit substrate
US13/543,547 US20120267155A1 (en) 2009-11-06 2012-07-06 Circuit substrate
US13/644,667 US20130025926A1 (en) 2009-11-06 2012-10-04 Circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098137833A TWI412308B (zh) 2009-11-06 2009-11-06 線路基板及其製程

Publications (2)

Publication Number Publication Date
TW201117689A TW201117689A (en) 2011-05-16
TWI412308B true TWI412308B (zh) 2013-10-11

Family

ID=43973303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137833A TWI412308B (zh) 2009-11-06 2009-11-06 線路基板及其製程

Country Status (3)

Country Link
US (2) US8261436B2 (zh)
JP (1) JP5372726B2 (zh)
TW (1) TWI412308B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736207B (zh) * 2020-04-06 2021-08-11 欣興電子股份有限公司 電路板的製造方法與電路板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
US20120273261A1 (en) * 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
TWI436713B (zh) 2010-07-26 2014-05-01 Via Tech Inc 線路基板、線路基板製程
EP2645829B1 (en) * 2010-12-24 2019-10-09 LG Innotek Co., Ltd. Printed circuit board and method for manufacturing same
TWI444123B (zh) 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
TWI440419B (zh) 2012-09-14 2014-06-01 Via Tech Inc 線路基板及線路基板製程
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
TWI528517B (zh) 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
KR101482429B1 (ko) * 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016018806A (ja) * 2014-07-04 2016-02-01 新光電気工業株式会社 配線基板、配線基板の製造方法
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
KR101944997B1 (ko) * 2017-01-06 2019-02-01 조인셋 주식회사 금속패드 인터페이스
TWI603654B (zh) * 2017-01-23 2017-10-21 欣興電子股份有限公司 電路板與其製作方法
CN107385391A (zh) * 2017-07-14 2017-11-24 京东方科技集团股份有限公司 掩膜板、oled显示基板及其制作方法、显示装置
US10971401B2 (en) * 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW302426B (zh) * 1995-07-07 1997-04-11 Ewal Mfg Co Ltd
TW200618704A (en) * 2004-11-24 2006-06-01 Via Tech Inc Signal transmission structure and circuit substrate thereof
TW200938043A (en) * 2008-02-29 2009-09-01 Unimicron Technology Corp Wire structure on circuit board and method for fabricating the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JPH1117340A (ja) * 1997-06-27 1999-01-22 Kokusai Electric Co Ltd ブラインドスルーホールの形成方法
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
JP2005332928A (ja) * 2004-05-19 2005-12-02 Sumitomo Heavy Ind Ltd プリント配線板の製造方法
JP4515177B2 (ja) * 2004-07-13 2010-07-28 新光電気工業株式会社 配線形成方法
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board
CN2755906Y (zh) 2004-12-06 2006-02-01 威盛电子股份有限公司 讯号传输结构
US7323406B2 (en) * 2005-01-27 2008-01-29 Chartered Semiconductor Manufacturing Ltd. Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
CN100534263C (zh) 2005-11-30 2009-08-26 全懋精密科技股份有限公司 电路板导电凸块结构及其制法
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
TWI331488B (en) * 2007-10-09 2010-10-01 Unimicron Technology Corp Printed circuit board and fabrication method thereof
CN101534609B (zh) 2008-03-12 2011-11-16 欣兴电子股份有限公司 线路板上的线路结构及其制造方法
US8302298B2 (en) 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
TWI436713B (zh) 2010-07-26 2014-05-01 Via Tech Inc 線路基板、線路基板製程

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW302426B (zh) * 1995-07-07 1997-04-11 Ewal Mfg Co Ltd
TW200618704A (en) * 2004-11-24 2006-06-01 Via Tech Inc Signal transmission structure and circuit substrate thereof
TW200938043A (en) * 2008-02-29 2009-09-01 Unimicron Technology Corp Wire structure on circuit board and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736207B (zh) * 2020-04-06 2021-08-11 欣興電子股份有限公司 電路板的製造方法與電路板

Also Published As

Publication number Publication date
JP5372726B2 (ja) 2013-12-18
US20110108313A1 (en) 2011-05-12
JP2011100957A (ja) 2011-05-19
US8261436B2 (en) 2012-09-11
TW201117689A (en) 2011-05-16
US20120267155A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
TWI412308B (zh) 線路基板及其製程
KR100608186B1 (ko) 반도체 장치의 제조 방법
TWI403236B (zh) 線路基板製程及線路基板
JP4493516B2 (ja) 半導体装置の製造方法
JP2006222232A (ja) 半導体装置およびその製造方法
TWI564978B (zh) 改善冠狀缺陷之線路結構及其製作方法
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
CN101702400B (zh) 线路基板工艺
TWI425889B (zh) 線路結構及其製作方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
JP2008124339A5 (zh)
JP4936695B2 (ja) 半導体装置及びその製造方法
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
TWI436713B (zh) 線路基板、線路基板製程
TW201023314A (en) Semiconductor chip packaging structure
JP3721299B2 (ja) 半導体パッケージの製造方法
TWI577248B (zh) 線路載板及其製作方法
JP5382889B2 (ja) パッケージ構造の製造方法
TW201205744A (en) Package structure and manufacturing method thereof
CN101916732B (zh) 线路基板、线路基板制作工艺
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP5464633B2 (ja) パッケージ基板の製造方法
JP6601943B2 (ja) 回路基板、電子部品及び回路基板製造方法
KR20160028118A (ko) 회로기판 및 회로기판 제조방법
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法