JP6601943B2 - 回路基板、電子部品及び回路基板製造方法 - Google Patents

回路基板、電子部品及び回路基板製造方法 Download PDF

Info

Publication number
JP6601943B2
JP6601943B2 JP2015106137A JP2015106137A JP6601943B2 JP 6601943 B2 JP6601943 B2 JP 6601943B2 JP 2015106137 A JP2015106137 A JP 2015106137A JP 2015106137 A JP2015106137 A JP 2015106137A JP 6601943 B2 JP6601943 B2 JP 6601943B2
Authority
JP
Japan
Prior art keywords
connection pad
insulating layer
layer
circuit board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015106137A
Other languages
English (en)
Other versions
JP2015226065A (ja
Inventor
カン・ミュン・サム
ソン・キ・ジョン
コク・スン・ヨプ
イ・スン・ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015226065A publication Critical patent/JP2015226065A/ja
Application granted granted Critical
Publication of JP6601943B2 publication Critical patent/JP6601943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、回路基板、電子部品及び回路基板製造方法に関する。
一般に、回路基板に接続される電子部品や外部デバイスなどは、ワイヤボンディング(Wire bonding)方式などによって、回路基板に形成された接続パッドと電気的に接続される。
最近、電子製品が小型化、薄型化、高密度化されることと伴って、接続パッドのピッチ減少または接続パッドの集積度の向上のための努力が行われている。一方、接続パッドの幅が広いほど、ワイヤボンディングなどの結合信頼性の向上に有利である。
米国特許出願公開第2001/0035452号明細書
そこで、接続パッドの集積度を向上させると共に接続パッドの幅を最大限確保することができる技術の開発が要求されている。
本発明は上記の問題点に鑑みて成されたものであって、外部デバイスとの接続のための接続パッドの集積度を向上させると共に、接続パッドの幅を最大限確保することができる回路基板を提供することに、その目的がある。
本発明の他の目的は、信号伝逹ノイズの低減された回路基板を効率よく製造することができる回路基板製造方法を提供することにある。
上記目的を解決するために、本発明の一形態による回路基板は、接続パッドが最外郭絶縁層の上面で突設される。
一形態において、前記最外郭絶縁層は、ソルダーレジストから成る。
一形態において、前記最外郭絶縁層に開口部が設けられ、該開口部を介して接続パッドが下部の回路パターンと電気的に接続される。
一形態において、前記接続パッドには、パッドめっき層が設けられる。
一形態において、前記パッドめっき層は、前記接続パッドの側面を除いた上面のみに形成される。
上記目的を解決するために、本発明の他の形態による回路基板製造方法は、最外郭絶縁層の上面にシード層とレジスト層とを形成した後、前記接続パッドの形成及び前記パッドめっき層の形成後に、該レジスト層を除去する。
従って、本発明によれば、外部デバイスとの接続のための接続パッドの集積度を向上させると共に接続パッドの幅を最大限確保することができるという効果を奏する。
また、本発明によれば、信号伝逹ノイズの低減された回路基板を効率よく製造することができるという効果を奏する。
本発明の一実施形態による回路基板及びそれを含む電子部品を概略的に示す図面である。 本発明の一実施形態による他の回路基板を概略的に示す斜視図である。 図2の部分Aの拡大斜視図である。 図2の部分Bの拡大斜視図である。 本発明の他の実施形態による回路基板製造方法の工程を説明するためのもので、第1の絶縁層に回路パターンが形成された状態を概略的に示す斜視図である。 同じく、第2の絶縁層が形成された状態を概略的に示す斜視図である。 同じく、シード層が形成された状態を概略的に示す斜視図である。 同じく、レジスト層が形成された状態を概略的に示す斜視図である。 同じく、レジスト層がパターニングされた状態を概略的に示す斜視図である。 同じく、接続パッドが形成された状態を概略的に示す斜視図である。 同じく、パッドめっき層が形成された状態を概略的に示す斜視図である。 同じく、レジスト層及びシード層が除去された状態を概略的に示す斜視図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下に示している各実施の形態に限定されることなく他の形態で具体化されうる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現される。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文中で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子が、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに留意されたい。
図1は、本発明の一実施形態による回路基板100及びそれを含む電子部品1000を概略的に示す図面で、図2は本発明の一実施形態による他の回路基板100を概略的に示す斜視図であり、図3は図2の部分Aの拡大斜視図で、図4は図2の部分Bの拡大斜視図である。
図1〜図4を参照して、本発明の一実施形態による回路基板100には、最外郭絶縁層の上面に突設される接続パッド130が設けられる。
最外郭絶縁層は、回路基板100の最外郭に設けられる絶縁層を示す。一実施形態によれば、その最外郭絶縁層はソルダーレジストから成る。
一実施形態において、最外郭絶縁層には、メモリチップなどのデバイス200が直接または間接的に結合される。
このようなデバイス200には接続端子が具備され、接続端子と接続パッド130とが電気的に接続される。一実施形態において、接続端子に一端が接続され、他端は接続パッド130に接続されるワイヤ210によって接続端子と接続パッド130とが接続される。また、接続パッド130にワイヤ210を固定するために、ソルダー220が使われてもよい。
一方、最外郭絶縁層の下方には、第1の絶縁層110及び回路パターンが設けられる。
図1では、回路パターン部111と接続パッド部112とが区分されて記号が表示されているが、これは回路パターンを説明するためのことで、回路パターン部111と接続パッド部112とが一体に形成されて回路パターンが具現されてもよい。
また、最外郭絶縁層が第1の絶縁層110の上部に設けられることから、最外郭絶縁層を第2の絶縁層120と称することもある。
一実施形態において、第2の絶縁層120は回路パターン及び第1の絶縁層110を覆う。
これによって、第2の絶縁層120は回路パターンと第1の絶縁層110とを保護する機能を行う。例えば、第1の絶縁層110上に形成された回路パターンが外部へ露出して汚染することを防止することができる。また、回路基板100にデバイス200が搭載されても、第1の絶縁層110上の回路パターンが損傷されるなどの影響を受けない。また、デバイス200と接続パッド130との電気的接続のために、ソルダー220などが使われる場合、ソルダー220などによって回路パターンが汚染するか、隣接された回路パターンがソルダー220によって接続されるような現象などが防止される
一実施形態において、第2の絶縁層120には開口部121が形成される。この開口部121は、接続パッド部112の上方に形成され、接続パッド部112を第2の絶縁層120の外部へ露出させる。そして、接続パッド130の一端が開口部121の内側に延長され、接続パッド部112と接触される。接続パッド130において、このように開口部121の内側に延長された部分を接続パターン部133と称する。図面では、接続パッド部112と接続パターン部133との間にシード層Sが設けられる例が示されている。ここで、シード層Sはめっき工程を行うためのシード役目を行い、銅などの導電性材料によって構成される。シード層Sが銅で構成され、接続パッド部112や接続パターン部133が銅材料で構成される場合、シード層Sとの境界が明確に区分されないこともある。このようなことから、図1に例示されたシード層Sは、接続パターン部133または接続パッド部112の一部として見なされることがある。また、図2〜図4では、シード層Sが別に区分されるように表示されていない。
一実施形態において、接続パッド部131は第2の絶縁層120の上面に具備され、導電パターン部132によって接続パターン部133と接続パッド部131とが接続される。図1では、接続パッド部131、導電パターン部132、接続パターン部133に区分して記号が表示されている。これは、接続パッド130を説明するためのもので、接続パッド部131、導電パターン部132及び接続パターン部133が一体に形成されて接続パッド130が具現されてもよい。
一方、接続パッド130の上面にはパッドめっき層140が設けられる。一実施形態において、接続パッド130は、銅などの導電性材料から成る。パッドめっき層140は、接続パッド130の表面の酸化や汚染などを防止し、ワイヤ210やソルダー220などが接続パッド130と緊密に結合されるようにする機能を行う。一実施形態において、パッドめっき層140は金めっきによって具現される。必要に応じて、パッドめっき層140がニッケルめっきによって具現されることもある。また、接続パッド130の表面で順にニッケルめっき層、金めっき層が形成され、パッドめっき層140を形成する。また、ニッケル及び金のうちの少なくともいずれか一つを含む合金によってパッドめっき層140を形成してもよい。
一実施形態において、パッドめっき層140は接続パッド130の上面のみに形成される。すなわち、接続パッド130の側面にはパッドめっき層140が形成されない。同じ広さを有する接続パッド130の側面に、めっき層が形成された場合とそうではない場合とを比べると、後者の場合が接続パッド130の集積度の向上に有利である。
したがって、パッドめっき層140が接続パッド130の側面を除いた上面のみに形成されることによって、接続パッド130の幅を最大化すると共に接続パッド130の集積度を向上することができる。
一方、パッドめっき層140が形成されない部分、例えば、接続パッド130の側面部分は有機物材料などによって表面処理される。ここで、表面処理には、有機系はんだ付け保護(OSP:Organic Solderbility Perservative)処理、ブラウンオキサイド(Brown Oxide)処理などが挙げられる
図面では、最外郭絶縁層、即ち、第2の絶縁層120の下方に第1の絶縁層110のみが設けられることとして例示されているが、必要によって、絶縁層が追加に設けられてもよく、これらの絶縁層の片面または内部などに配線パターンが形成されてもよい。
図5a〜図5hは、本発明の他の実施形態による回路基板100の製造方法の工程を説明するための斜視図である。
図5a〜図5hを参照して、本発明の他の実施形態による回路基板100の製造方法は、最外郭絶縁層、すなわち、第2の絶縁層120にシード層S及びレジスト層を形成した後、該レジスト層をパターニングして接続パッド130を形成する。一実施形態によれば、接続パッド130の上面にパッドめっき層140を形成した後に、レジスト層及びシード層Sを除去する。
まず、図5aに示すように、第1の絶縁層110に回路パターンを形成する。
続いて、図5bに示すように、第1の絶縁層110及び回路パターンを覆う第2の絶縁層120を形成する。第2の絶縁層120には開口部121が形成され、該開口部121によって接続パッドの少なくとも一部が露出する。
続いて、図5cに示すように、シード層Sを形成する。シード層Sは、第2の絶縁層120の表面及び開口部121の内側、また該開口部121によって露出した接続パッドの表面を覆う。
続いて、図5dに示すように、シード層Sを覆うようにレジスト層PRを形成する。ここで、液状レジストでレジスト層PRを形成することによって、開口部121の内側までレジストが充填されるようにできる。
続いて、図5eに示すように、レジスト層PRをパターニングする。このパターニングによって、接続パッド130が形成される領域のレジストが除去される。これによって、接続パッド130が形成される領域のシード層Sが露出する。一実施形態において、このようなパターニング過程は露光及び現像工程によって行われる。パターニング過程によってレジストが除去される領域の少なくとも一部が上記開口部121と重畳されることがある。これによって、後工程を行うと、接続パッド130の一部と上記接続パッド部112とが接触されることができるようになる。
続いて、図5fに示すように、接続パッド130を形成する。接続パッド130の形成過程は、めっき方式に示すように行われる。すなわち、レジスト層PRの内部の少なくとも一部に導電性材料が充填されることによって、接続パッド130が形成される
続いて、図5gに示すように、接続パッド130の上面にパッドめっき層140を形成する。その後、図5hに示すように、レジスト層PR及びシード層Sを除去する。一実施形態において、接続パッド130が形成された後、レジスト層PRを除去しない状態でパッドめっき層140の形成工程が行われる。これによって、接続パッド130の上面のみにパッドめっき層140が形成され、接続パッド130の側面にはパッドめっき層140が形成されない。一実施形態において、パッドめっき層140は電気めっき方式によって形成される。ここで、シード層Sに直接電源を印加することができるため、別途のめっき引入線を備える必要がない。また、めっき引入線の除去のための別途の工程を行う必要もない。信号伝逹速度が急増している状況で、めっき引入線はノイズを引き起こす一つの原因になる。そこで、製造過程でめっき引入線が必要な場合、最終製品ではめっき引入線を除去するための別途の工程が行わなければならないが、本発明の一実施形態によれば、別途のめっき引入線が必要ではなく、まためっき引入線を除去する別途の工程を行う必要がない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
1000 電子部品
100 回路基板
110 第1の絶縁層
111 回路パターン部
112 接続パッド部
120 第2の絶縁層
121 開口部
130 接続パッド
131 接続パッド部
132 導電パターン部
133 接続パターン部
140 パッドめっき層
200 デバイス
210 ワイヤ
220 ソルダー

Claims (14)

  1. 回路パターン部及び接続パッド部を含む回路パターンが上面に設けられた第1の絶縁層と、
    前記接続パッド部を露出させる開口部が設けられ、前記第1の絶縁層上に積層された最外郭絶縁層と、
    外部デバイスとの電気的接続のために、前記開口部の上側から前記最外郭絶縁層の上面に延長された接続パッドと、を含み、
    前記接続パッドは、前記開口部の内側壁のうちの一部にのみ接触され、
    前記接続パッドは、前記接続パッド部の前記開口部に露出された領域のうちの一部にのみ接触される、回路基板。
  2. 前記最外郭絶縁層は、ソルダーレジストから成ることを特徴とする請求項1に記載の回路基板。
  3. 前記接続パッドの表面に設けられ、前記接続パッドを成す材料と異なる導電性材料から成るパッドめっき層をさらに含むことを特徴とする請求項1に記載の回路基板。
  4. 前記パッドめっき層は、前記接続パッドの側面を除いた上面のみに設けられることを特徴とする請求項3に記載の回路基板。
  5. 前記パッドめっき層は、ニッケル及び金から選ばれる少なくとも一つで構成されるか、または、ニッケル及び金から選ばれる少なくとも一つを含む合金で構成されることを特徴とする請求項4に記載の回路基板。
  6. 前記接続パッドは、ワイヤボンディング用であることを特徴とする請求項1から5のいずれか1項に記載の回路基板。
  7. 前記接続パッドの側面は、有機物材料によって表面処理されたことを特徴とする請求項1から6のいずれか1項に記載の回路基板。
  8. 前記接続パッドの露出表面は、有機物材料によって表面処理されたことを特徴とする請求項3に記載の回路基板。
  9. 回路パターン部及び接続パッド部を含む回路パターンが上面に設けられた第1の絶縁層と、
    前記接続パッド部を露出させる開口部が設けられ、前記第1の絶縁層上に積層された最外郭絶縁層と、
    外部デバイスとの電気的接続のために、前記開口部の上側から前記最外郭絶縁層の上面に延長された接続パッドと、を含み、
    前記接続パッドの下部には、シード層が設けられ、
    前記シード層は、前記開口部の内側壁のうちの一部にのみ接触され、
    前記シード層は、前記接続パッド部の前記開口部に露出された領域のうちの一部にのみ接触される、回路基板。
  10. 前記接続パッドの表面に設けられ、前記接続パッドを成す材料とは異なる導電性材料から成るパッドめっき層をさらに含み、
    前記パッドめっき層は、前記接続パッドの側面を除いた領域のみに設けられることを特徴とする請求項9に記載の回路基板。
  11. 接続端子が設けられるデバイスが請求項1から10のいずれか1項の回路基板に搭載され、
    前記接続端子は、前記接続パッドとワイヤボンディングされることを特徴とする電子部品。
  12. 第1の絶縁層の上面に回路パターンを形成するステップと、
    前記第1の絶縁層の上面及び前記回路パターンを覆う第2の絶縁層を形成するステップと、
    前記回路パターンの少なくとも一部を露出させる開口部を前記第2の絶縁層に形成するステップと、
    前記開口部によって露出した前記回路パターンのうちの一部及び前記第2の絶縁層を覆うシード層を形成するステップと、
    前記シード層を覆うレジスト層を形成するステップと、
    前記レジスト層の中で、接続パッドが形成される領域のレジストを除去するステップと、
    導電性を有する第1の材料で前記接続パッドを形成するステップと、
    前記接続パッドの上面に、導電性を有し、前記第1の材料と異なる第2の材料から成るパッドめっき層を形成するステップと、
    前記レジスト層を除去するステップと、
    前記シード層の一部を除去するステップとを含み、
    前記接続パッドは、前記開口部の上側から前記第2の絶縁層の上面に延長され、
    前記シード層の一部を除去するステップにおいて、
    残留するシード層は、
    前記開口部の内側壁のうちの一部にのみ接触され、
    前記回路パターンの前記開口部に露出された領域のうちの一部にのみ接触される、回路基板製造方法。
  13. 前記レジスト層を除去するステップ及び前記シード層の一部を除去するステップは、
    前記接続パッドの上面に、導電性を有し、前記第1の材料と異なる第2の材料から成るパッドめっき層を形成するステップの後に行われることを特徴とする請求項12に記載の回路基板製造方法。
  14. 前記第2の絶縁層は、ソルダーレジスト層であることを特徴とする請求項12または13に記載の回路基板製造方法。
JP2015106137A 2014-05-26 2015-05-26 回路基板、電子部品及び回路基板製造方法 Active JP6601943B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140063045A KR102284123B1 (ko) 2014-05-26 2014-05-26 회로기판, 전자부품 및 회로기판 제조방법
KR10-2014-0063045 2014-05-26

Publications (2)

Publication Number Publication Date
JP2015226065A JP2015226065A (ja) 2015-12-14
JP6601943B2 true JP6601943B2 (ja) 2019-11-06

Family

ID=54557077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015106137A Active JP6601943B2 (ja) 2014-05-26 2015-05-26 回路基板、電子部品及び回路基板製造方法

Country Status (3)

Country Link
US (1) US9832885B2 (ja)
JP (1) JP6601943B2 (ja)
KR (1) KR102284123B1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215545B2 (ja) * 1993-05-27 2001-10-09 イビデン株式会社 薄膜多層配線板及びその製造方法
JP4207885B2 (ja) * 1997-03-13 2009-01-14 イビデン株式会社 プリント配線板
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
DE60109339T2 (de) 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
JP2002094241A (ja) * 2000-09-18 2002-03-29 Nippon Avionics Co Ltd ビルドアッププリント配線板
JP3730644B2 (ja) * 2003-09-11 2006-01-05 ローム株式会社 半導体装置
JP4587772B2 (ja) * 2004-10-22 2010-11-24 イビデン株式会社 多層プリント配線板
US20080093109A1 (en) * 2006-10-19 2008-04-24 Phoenix Precision Technology Corporation Substrate with surface finished structure and method for making the same
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP5188110B2 (ja) * 2007-06-27 2013-04-24 三洋電機株式会社 回路装置
JP2012049504A (ja) * 2010-07-30 2012-03-08 Toyota Industries Corp 配線基板
JP2012089657A (ja) * 2010-10-19 2012-05-10 Hitachi Cable Ltd 半導体装置用テープキャリア

Also Published As

Publication number Publication date
US9832885B2 (en) 2017-11-28
KR20150135896A (ko) 2015-12-04
JP2015226065A (ja) 2015-12-14
US20150342047A1 (en) 2015-11-26
KR102284123B1 (ko) 2021-07-30

Similar Documents

Publication Publication Date Title
JP6244147B2 (ja) 半導体装置の製造方法
US9330941B2 (en) Package carrier and manufacturing method thereof
TWI403236B (zh) 線路基板製程及線路基板
TW201703210A (zh) 半導體封裝及其製造方法
CN105762131B (zh) 封装结构及其制法
US9788427B2 (en) Circuit board structure with embedded fine-pitch wires and fabrication method thereof
CN105097758B (zh) 衬底、其半导体封装及其制造方法
CN104659000A (zh) 具有球焊盘的基板、半导体封装体以及制造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
TWI483655B (zh) 具有埋入式連接桿之電路板及其製造方法
JP2009076815A (ja) 半導体装置
US9491871B2 (en) Carrier substrate
JP5188289B2 (ja) プリント基板の製造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
JP6601943B2 (ja) 回路基板、電子部品及び回路基板製造方法
US20110056736A1 (en) Fabrication method of circuit board, circuit board, and chip package structure
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR102207274B1 (ko) 회로기판 및 회로기판 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US20150068793A1 (en) Printed circuit board and method of manufacturing the same
JP6210533B2 (ja) プリント基板およびその製造方法
TWI500369B (zh) 嵌埋有電子元件之封裝基板之製作方法
JP2015056657A (ja) 印刷回路基板及びその製造方法
JP5382889B2 (ja) パッケージ構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171031

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180820

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191007

R150 Certificate of patent or registration of utility model

Ref document number: 6601943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250