KR102207274B1

KR102207274B1 - 회로기판 및 회로기판 제조방법

Info

Publication number: KR102207274B1
Application number: KR1020140070914A
Authority: KR
Inventors: 이승은; 강명삼; 권광희; 국승엽; 임세랑
Original assignee: 삼성전기주식회사
Priority date: 2014-06-11
Filing date: 2014-06-11
Publication date: 2021-01-25
Also published as: KR20150142324A; US20150366059A1

Abstract

솔더레지스트층 상에 씨드층 및 레지스트층을 형성한 뒤, 레지스트층을 패터닝하여 접속패드 및 패드 도금층을 형성하며, 그 이후에, 레지스트층을 제거하고, 외부로 노출된 씨드층을 제거한다. 이 회로기판에는 디바이스가 탑재될 수 있으며, 디바이스의 접속단자와 회로기판의 접속패드가 와이어 등에 의하여 연결될 수 있다.

Description

회로기판 및 회로기판 제조방법{CIRCUIT BOARD AND METHOD OF MANUFACTURING CIRCUIT BOARD}

본 발명의 일실시예는 회로기판에 관련된다.

일반적으로, 회로기판에 연결되는 전자부품이나 외부 디바이스 등은, 와이어 본딩(Wire bonding) 방식 등을 통하여 회로기판에 형성된 접속패드와 전기적으로 연결된다.

최근 들어, 전자제품들이 소형화, 박형화, 고밀도화되고 있는 추세이며, 이러한 추세에 부응하기 위하여 접속패드의 피치 감소 또는 접속패드의 집적도 향상을 위한 노력이 계속되고 있다. 한편, 접속패드의 폭이 넓을 수록 와이어 본딩 등의 결합 신뢰성 향상에 유리하다.

다른 한편으로, 접속패드의 산화를 방지하고 결합 신뢰성을 향상시키기 위하여 니켈 또는 금 등으로 도금층을 형성하고 있는데, 이를 위해서는 별도의 도금 인입선이 필요했다. 그런데, 이러한 도금 인입선이 최종 제품에 잔류될 경우, 노이즈를 유발할 수 있으며, 회로설계를 제한하는 요인이 되고 있었다.

US 2001-0035452 A1

본 발명의 일 측면은, 도금 인입선 없이도 접속패드의 표면에 도금층을 형성할 수 있는 회로기판 제조방법을 제공할 수 있다.

본 발명의 일 측면은, 노이즈가 저감된 회로기판을 효율적으로 제조할 수 있는 회로기판 제조방법을 제공할 수 있다.

본 발명의 일 측면은, 외부 디바이스와의 연결을 위한 접속패드의 집적도를 향상시키면서도 접속패드의 폭을 최대한 확보할 수 있는 회로기판을 제공할 수 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 예시적인 실시예에 따른 회로기판 제조방법은, 솔더레지스트층 상에 씨드층 및 레지스트층을 형성한 뒤, 레지스트층을 패터닝하여 접속패드 및 패드 도금층을 형성한다. 그 이후에, 레지스트층을 제거하고, 외부로 노출된 씨드층을 제거한다.

본 발명의 예시적인 실시예에 따른 회로기판은, 솔더레지스트층의 개구부를 통해 노출된 접속패드의 상면에 패드 도금층이 구비된다.

본 발명의 일실시예에 따르면, 도금 인입선 없이도 접속패드의 표면에 도금층을 형성할 수 있다.

본 발명의 일실시예에 따르면, 노이즈가 저감된 회로기판을 효율적으로 제조할 수 있다.

본 발명의 일실시예에 따르면, 외부 디바이스와의 연결을 위한 접속패드의 집적도를 향상시키면서도 접속패드의 폭을 최대한 확보할 수 있다.

도 1은 본 발명의 일실시예에 따른 회로기판 및 그 회로기판을 포함하는 전자부품을 개략적으로 예시한 도면이다.
도 2는 본 발명의 일실시예에 다른 회로기판을 개략적으로 예시한 사시도이다.
도 3a 내지 도 3i는 본 발명의 일실시예에 따른 회로기판 제조방법을 설명하기 위한 공정 사시도로써,
도 3a는 절연층에 회로패턴이 형성된 상태를 개략적으로 예시하고,
도 3b는 솔더레지스트층이 형성된 상태를 개략적으로 예시하고,
도 3c는 씨드층이 형성된 상태를 개략적으로 예시하고,
도 3d는 레지스트층이 형성된 상태를 개략적으로 예시하고,
도 3e는 레지스트층이 패터닝된 상태를 개략적으로 예시하고,
도 3f는 접속패드가 형성된 상태를 개략적으로 예시하고,
도 3g는 패드 도금층이 형성된 상태를 개략적으로 예시하고,
도 3h는 레지스트층 및 씨드층이 제거된 상태를 개략적으로 예시하고,
도 3i는 접속패드의 표면 중 일부가 표면처리된 상태를 개략적으로 예시하고 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.

명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.

명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.

도 1은 본 발명의 일실시예에 따른 회로기판(100) 및 그 회로기판(100)을 포함하는 전자부품(1000)을 개략적으로 예시한 도면이고, 도 2는 본 발명의 일실시예에 다른 회로기판(100)을 개략적으로 예시한 사시도이다.

도 1 및 도 2를 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은, 솔더레지스트층(120) 및 접속패드(130)를 포함한다.

일실시예에서, 솔더레지스트층(120)은 회로패턴(111)이 형성된 절연층(110) 상에 구비되어, 회로패턴(111) 중 적어도 일부 및 절연층(110) 중 적어도 일부를 덮는다.

도면에서는 솔더레지스트층(120) 하방에 절연층(110)과 회로패턴(111)만 구비되는 것으로 예시되어 있지만, 필요에 따라 절연층이 추가로 구비될 수 있으며, 이들 절연층의 일면, 양면 또는 내부 등에 배선패턴이 형성될 수도 있다. 또한, 능동소자나 수동소자가 내장된 절연층이 구비될 수도 있다. 다만, 이 경우에도, 솔더레지스트층(120)은 회로기판(100)의 최외곽 층에 구현된다.

이에 따라, 솔더레지스트층(120)은 회로패턴(111)과 절연층(110)을 보호하는 기능을 수행할 수 있다. 예컨대, 절연층(110) 상에 형성된 회로패턴(111)이 외부로 노출되어 오염되는 현상을 방지할 수 있다. 또한, 회로기판(100)에 디바이스(200)가 탑재되더라도 절연층(110) 상의 회로패턴(111)이 손상되는 등의 영향을 받지 않는다. 또한, 디바이스(200)와 접속패드(130)의 전기적 연결을 위하여 솔더(220) 등이 사용될 경우, 솔더(220) 등에 의하여 회로패턴(111)이 오염되거나, 인접된 회로패턴(111)들이 솔더(220)에 의하여 의도하지 않게 접속되는 현상 등이 방지될 수 있다.

한편, 솔더레지스트층(120)에는 개구부(121)가 구비되며, 일실시예에서, 개구부(121)를 통해 회로패턴(111)의 적어도 일부가 노출된다. 이렇게 개구부(121)를 통해 노출된 회로패턴(111)의 적어도 일부에 후술할 접속패드(130)가 접촉되어 물리적 및 전기적 연결이 구현될 수 있다.

이때, 접속패드(130)는 솔더레지스트층(120)의 개구부(121)를 통해 솔더레지스트층(120)의 외부로 노출된다. 일실시예에서, 복수 개의 접속패드(130)들이 하나의 개구부(121)를 통해 외부로 노출될 수 있다. 또한, 일실시예에서, 접속패드(130)의 표면 중 절연층(110)과 접촉되는 면을 제외한 모든 면이 개구부(121)를 통해 노출될 수 있다.

도면에서는 회로패턴(111)과 접속패드(130) 사이에 씨드층(S)이 구비된 예가 도시되어 있다. 여기서, 씨드층(S)은 도금공정을 수행하기 위한 씨드 역할을 수행하며, 구리 등의 도전성 재질로 구현될 수 있다. 이렇게 씨드층(S)이 구리로 구현되고, 회로패턴(111)이나 접속패드(130)가 구리 재질로 구현될 경우 씨드층(S)과 회로패턴(111)이나 접속패드(130)는 그 경계가 명확하게 구분되지 않을 수 있다. 이런 점에서, 도 1에 예시된 씨드층(S)은 접속패드(130)의 일부 또는 회로패턴(111)의 일부로 볼 수 있는 것이다. 그리고, 도 2에는 씨드층(S)이 별도로 구분되도록 표시되지 않았다.

일실시예에서, 접속패드(130)의 상면에는 패드 도금층(140)이 구비된다. 패드 도금층(140)은 접속패드(130)의 측면을 제외한 상면에만 구비된다. 이때, 일실시예에서, 접속패드(130)는 구리 등의 도전성 재질로 이루어진다. 또한, 패드 도금층(140)은 접속패드(130) 표면의 산화나 오염 등을 방지하고, 와이어(210)나 솔더(220) 등이 접속패드(130)와 긴밀하게 결합될 수 있도록 하는 기능 등을 수행한다. 일실시예에서, 패드 도금층(140)은 금 도금으로 구현될 수 있다. 필요에 따라, 패드 도금층(140)이 니켈 도금으로 구현될 수도 있다. 더 나아가, 접속패드(130) 표면에서 순차적으로 니켈 도금층, 금 도금층이 형성되어 패드 도금층(140)을 이룰 수도 있다. 또한, 니켈이나 금 중 적어도 한 물질을 포함하는 합금으로 패드 도금층(140)이 구현될 수도 있다.

일실시예에서, 패드 도금층(140)은 접속패드(130)의 상면에만 형성된다. 즉, 접속패드(130)의 측면에는 패드 도금층(140)이 형성되지 않는다는 것이다. 동일한 넓이를 갖는 접속패드(130)의 측면에 도금층이 형성된 경우와 그렇지 않은 경우를 비교하면, 후자의 경우가 접속패드(130)의 집적도 향상에 유리하다.

따라서, 패드 도금층(140)이 접속패드(130)의 측면을 제외한 상면에만 형성됨에 따라, 접속패드(130)의 폭을 최대화 하면서도 접속패드(130)의 집적도가 향상될 수 있는 것이다.

한편, 패드 도금층(140)이 형성되지 않은 부분, 예컨대, 접속패드(130)의 측면 부분은 유기물 재질 등으로 표면처리될 수 있다. 여기서, 표면처리로는 OSP(Organic Solderbility Perservative) 처리 또는 Brown Oxide 처리 등이 적용될 수 있다.

일실시예에서, 솔더레지스트층(120)에는 메모리 칩 등의 디바이스(200)가 직접 또는 간접적으로 결합될 수 있다.

또한, 이러한 디바이스(200)에는 접속단자(도시되지 않음)가 구비되고, 접속단자와 접속패드(130)가 전기적으로 연결될 수 있다. 일실시예에서, 접속단자에 일단이 연결되고, 타단은 접속패드(130)에 연결되는 와이어(210)에 의하여 접속단자와 접속패드(130)가 연결될 수 있다. 또한, 접속패드(130)에 와이어(210)를 고정하기 위하여 솔더(220)가 사용될 수 있다.

도 3a 내지 도 3i는 본 발명의 일실시예에 따른 회로기판(100) 제조방법을 설명하기 위한 공정 사시도이다.

도 3a 내지 도 3i를 참조하면, 본 발명의 일실시예에 따른 회로기판(100) 제조방법은 솔더레지스트층(120)에 씨드층(S)을 형성하고, 씨드층(S)을 덮는 레지스트층(PR)을 형성한 뒤, 레지스트층(PR)을 패터닝하여 접속패드(130)를 형성한다. 일실시예에 따르면, 접속패드(130)의 상면에 패드 도금층(140)을 형성한 이후에 레지스트층(PR) 및 씨드층(S)을 제거할 수 있다.

먼저, 도 3a에 예시된 바와 같이, 절연층(110)에 회로패턴(111)을 형성한다.

다음으로, 도 3b에 예시된 바와 같이, 절연층(110) 및 회로패턴(111)을 덮는 솔더레지스트층(120)을 형성한다. 이때, 솔더레지스트층(120)에는 개구부(121)가 형성되며, 이 개구부(121)에 의하여 회로패턴(111)의 적어도 일부가 노출될 수 있다.

다음으로, 도 3c에 예시된 바와 같이, 씨드층(S)을 형성한다. 이때, 씨드층(S)은 솔더레지스트층(120)의 표면 및 개구부(121) 내측을 덮는다. 일실시예에서, 회로패턴(111)의 일부가 개구부(121)에 의하여 노출될 수 있는데, 이렇게 노출된 회로패턴(111) 또한 씨드층(S)이 덮을 수 있다.

다음으로, 도 3d에 예시된 바와 같이, 씨드층(S)을 덮도록 레지스트층(PR)을 형성한다. 여기서, 액상 레지스트를 사용하여 레지스트층(PR)을 형성함으로써, 개구부(121) 내측까지 레지스트가 충진되도록 할 수 있다.

다음으로, 도 3e에 예시된 바와 같이, 레지스트층(PR)이 패터닝된다. 이 패터닝을 통하여, 접속패드(130)가 형성될 영역의 레지스트가 제거된다. 이에 따라, 접속패드(130)가 형성될 영역의 씨드층(S)이 노출된다. 일실시예에서, 이러한 패터닝 과정은 노광 및 현상 공정에 의하여 수행될 수 있다. 또한, 패터닝 과정에 의하여 레지스트가 제거되는 영역은 전술한 개구부(121)와 중첩될 수 있다. 일실시예에서 회로패턴(111)의 일부가 개구부(121)를 통해 노출될 수 있는데, 이렇게 개구부(121)를 통해 노출된 회로패턴(111) 부분 중 적어도 일부가, 패터닝 과정에 의하여 레지스트가 제거되는 영역과 중첩될 수 있다. 이에 따라, 후속공정을 수행하게 되면 접속패드(130)의 일부와 전술한 회로패턴(111) 부분이 접촉될 수 있게 된다.

다음으로, 도 3f에 예시된 바와 같이, 접속패드(130)를 형성한다. 여기서, 접속패드(130)의 형성과정은 도금 방식으로 수행될 수 있다. 즉, 레지스트층(PR) 내부의 적어도 일부에 도전성 물질이 충진됨으로써 접속패드(130)가 형성될 수 있다.

다음으로, 도 3g에 예시된 바와 같이, 접속패드(130)의 상면에 패드 도금층(140)을 형성한 뒤, 도 3h에 예시된 바와 같이, 레지스트층(PR) 및 씨드층(S)을 제거한다. 일실시예에서, 접속패드(130)가 형성된 이후, 레지스트층(PR)을 제거하지 않은 상태로 패드 도금층(140) 형성과정이 수행된다. 이에 따라, 접속패드(130)의 상면에만 패드 도금층(140)이 형성되고, 접속패드(130)의 측면에는 패드 도금층(140)이 형성되지 않는다. 일실시예에서, 패드 도금층(140)은 전기도금 방식으로 형성될 수 있다. 여기서, 씨드층(S)에 직접 전원을 인가할 수 있으므로 별도의 도금 인입선을 구비할 필요가 없다. 또한, 도금 인입선 제거를 위한 별도의 공정을 수행할 필요가 없어진다. 신호전달 속도가 급격하게 증가되고 있는 상황에서, 도금 인입선은 노이즈를 유발하는 한 원인이 되고 있다. 따라서, 제조과정에서 도금 인입선이 필요한 경우, 최종 제품에서는 도금 인입선을 제거하기 위한 별도의 공정이 수행되어야만 하는데, 본 발명의 일실시예에 따르면 별도의 도금 인입선이 필요하지 않거나, 도금 인입선을 제거하는 별도의 공정을 수행할 필요가 없다. 뿐만 아니라, 회로설계 과정에서 도금 인입선을 고려할 필요가 없게 되므로, 설계의 자유도가 향상될 수 있다.

다음으로, 도 3i에 예시된 바와 같이, 접속패드(130)의 노출된 표면, 예컨대, 접속패드(130)의 측면 등이 전술한 바와 같이 유기물 재질 등으로 표면처리될 수 있다. 일실시예에서, 회로패턴(111)의 일부가 개구부(121)를 통해 노출된 경우에는 노출된 회로패턴(111) 부분들도 표면처리될 수 있다.

1000 : 전자부품 100 : 회로기판
110 : 절연층 111 : 회로패턴
120 : 솔더레지스트층 121 : 개구부
130 : 접속패드 140 : 패드 도금층
200 : 디바이스 210 : 와이어
220 : 솔더

Claims

솔더레지스트층의 상면에 씨드층이 구비되고, 상기 씨드층 상면에 레지스트층이 구비되며, 상기 씨드층의 일부가 노출되도록 상기 레지스트층이 패터닝된 상태에서, 제1 금속으로 접속패드를 형성하고, 패터닝된 상기 레지스트층으로부터 노출된 상기 접속패드의 상면에 상기 제1 금속과 다른 제2 금속으로 패드 도금층을 형성한 후, 상기 레지스트층 및 상기 씨드층을 제거하며, 상기 접속패드의 표면 중 상기 패드 도금층이 배치되지 않아 노출되는 영역은 유기물 재질로 표면처리하는 회로기판 제조방법.
삭제
상면의 적어도 일부에 회로패턴이 구비된 절연층의 상면 및 상기 회로패턴을 덮는 솔더레지스트층을 형성하는 단계;
상기 절연층의 상면 중에서 접속패드가 형성될 영역 및 상기 회로패턴의 적어도 일부를 노출시키는 개구부를 상기 솔더레지스트층에 형성하는 단계;
상기 솔더레지스트층의 상면 및 상기 개구부에 의하여 노출된 영역을 덮는 씨드층을 형성하는 단계;
상기 씨드층을 덮되, 접속패드가 형성될 영역에서는 상기 씨드층을 노출시키는 레지스트층을 형성하는 단계;
제1 금속으로 상기 접속패드를 형성하는 단계;
상기 제1 금속과 상이한 제2 물질로 이루어지는 패드 도금층을 형성하는 단계; 및
상기 접속패드 하방을 제외한 영역에 존재하는 상기 씨드층 및 상기 레지스트층을 제거하는 단계;
를 포함하며,
상기 씨드층 중 상기 씨드층을 제거하는 단계에서 제거되지 않은 영역은 단차를 가지며, 상기 개구부에 의하여 노출된 상기 회로패턴의 상면 및 측면 각각의 적어도 일부와 상기 절연층의 상면의 적어도 일부를 덮는 회로기판 제조방법.
청구항 3에 있어서,
상기 접속패드의 표면 중 상기 패드 도금층으로부터 노출된 표면은 유기물 재질로 표면처리하는 회로기판 제조방법.
절연층;
상기 절연층의 상면에 배치된 회로패턴;
상기 절연층의 상면에 배치되어 상기 절연층과 접촉하며, 단차를 가지고 상기 회로패턴의 상면의 적어도 일부 및 측면 각각의 적어도 일부를 덮는 씨드층;
상기 씨드층 상에 배치된 접속패드; 및
상기 회로패턴 중 적어도 일부 및 상기 접속패드를 노출시키는 개구부가 구비된 솔더레지스트층;
을 포함하되,
상기 접속패드를 이루는 재료와 다른 도전성 재료로 이루어진 패드 도금층이 상기 접속패드의 측면을 제외한 상면에만 구비된 회로기판.
청구항 5에 있어서,
상기 접속패드의 표면 중 상기 패드 도금층으로부터 노출된 표면은 유기물 재질로 표면처리된 회로기판.
청구항 6에 있어서,
상기 패드 도금층은 니켈 및 금 중에서 선택되는 적어도 한 물질로 이루어지거나, 니켈 및 금 중에서 선택되는 적어도 한 물질을 포함하는 합금으로 이루어지는 회로기판.