JP2006222232A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006222232A
JP2006222232A JP2005033548A JP2005033548A JP2006222232A JP 2006222232 A JP2006222232 A JP 2006222232A JP 2005033548 A JP2005033548 A JP 2005033548A JP 2005033548 A JP2005033548 A JP 2005033548A JP 2006222232 A JP2006222232 A JP 2006222232A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
film
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005033548A
Other languages
English (en)
Inventor
Koichi Murata
浩一 村田
Masamitsu Ikumo
雅光 生雲
Eiji Watanabe
英二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005033548A priority Critical patent/JP2006222232A/ja
Priority to TW094119484A priority patent/TWI263280B/zh
Priority to US11/150,252 priority patent/US20060175686A1/en
Priority to KR1020050052778A priority patent/KR100708282B1/ko
Priority to CNB2005100824568A priority patent/CN100440460C/zh
Publication of JP2006222232A publication Critical patent/JP2006222232A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 ポリイミド等の有機絶縁膜の表面荒れを抑制しつつ、効果的に有機絶縁膜上の変質層を除去して、半導体装置の表面リークを防止する。
【解決手段】 半導体装置に接続電極を形成する。前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成する。露出した接続電極の表面をドライエッチングで処理する。前記表面処理により有機皮膜の表層に形成された変質層を、酸素を用いないドライ工程により除去する。
【選択図】 図４

Description

本発明は、バンプ（突起）電極を有する半導体装置およびその製造方法に関し、特に、パッド等の金属表面の自然酸化膜を除去する際のドライエッチで有機絶縁膜表面に生じる変質層を除去して、表面リークを防止する手法に関する。
ＩＣチップなどの半導体装置にバンプと呼ばれる突起電極を設け、チップを直接基板上に実装する手法が主流になってきている。最近では、半導体装置の微細化とパッケージの小型化により、バンプの狭ピッチ化が進んでいる。
バンプは接続用の電極（パッド）上に形成されるが、半導体装置の表面は、デバイス保護のために、パッシベーション膜と、さらにその上に重ねられるポリイミドなどの有機絶縁膜（有機皮膜）で覆われている。パッシベーション膜と有機皮膜には、パッドを露出するための開口が設けられている。露出したパッド上にシード層を形成する際に、通常は前処理として、アルゴン（Ａｒ）によるドライエッチング（ＲＦエッチング）を行なって、パッド表面の自然酸化膜を除去する。
このときのドライエッチングで、有機皮膜の表層に変質層が発生し、絶縁性が損なわれてしまう。そこで、バンプ形成後に、マイクロ波（ＭＷ）アッシャーまたはＲＦアッシャーを用いて酸素アッシングを行うことにより変質層を除去する方法が提案されている（たとえば特許文献１および２参照。）。
図１は、従来のポリイミド変質層除去の手法を説明するための図である。半導体ウェーハ１１０上に絶縁膜１１１を介してアルミニウム（Ａｌ）またはアルミニウム合金の接続電極（パッド）１０１が形成されている。この接続電極１０１は、ゲート電極などの図示しない内部電極と接続されている。
接続電極１０１の中央部が露出するように、パッシベーション膜１０２とポリイミド膜１０３の所定の位置に開口１０８が設けられている。露出した接続電極１０１表面の自然酸化膜（不図示）を除去するために、Ａｒイオンによるドライエッチングを行なう。このときのドライエッチの影響で、ポリイミド膜１０３の表層に変質層１０４が形成される。
自然酸化膜を除去した接続電極１０１とポリイミド膜１０３（変質層１０４を含む）上に、チタニウム（Ｔｉ）膜１０５と銅（Ｃｕ）薄膜１０６を順次スパッタリングし、所定の位置にレジストマスク（不図示）を形成して、Ｃｕ薄膜１０６上にバンプ電極１０７を形成する。レジストマスクを除去し、バンプ電極１０７をマスクとしてＣｕ薄膜１０６とＴｉ膜１０５の不要な部分を除去する。次に、マイクロ波（ＭＷ）によるＯ2 ガスを使用したアッシングを行い、バンプ１０７間のポリイミド変質層１０４を除去する。
バンプ用の接続電極（パッド）以外にも、有機絶縁膜に囲まれた任意の導体の表面の自然酸化膜をドライ工程で除去する場合、有機絶縁膜に変質層が生じる。たとえば、再配線基板の接続電極上に銅（Ｃｕ）配線を形成するときや、下層配線と上層配線をコンタクトホールで接続する場合に、開口またはコンタクトホール内で、接続電極や下層配線の表面が露出する。このような導体表面の自然酸化膜を処理するプラズマエッチングの影響で、有機層間絶縁膜の表層が変質する。多層配線基板の有機層間絶縁膜に生じた変質層の除去方法として、酸素ガス、酸素ラジカル、あるいはオゾンによる光励起アッシングが提案されている（たとえば、特許文献３参照。）。
特開平１０−５６０２０号公報 特開平７−１３０７５０号公報 ＷＯ９９／３８２０８号公報
図１に示す従来の変質層の除去方法は、ＴＡＢ方式の金（Ａｕ）バンプを前提にしている。金（Ａｕ）は安定した金属であることから、酸素アッシングで変質層を処理してもバンプの表面が酸化されにくい。しかし、図１の手法では、ポリイミドのエッチングレートが小さく、変質層の除去を完全に行なうことができない結果、抵抗が１．０×１０6 Ω程度でリークが生じていた。これは、バンプが避雷針の役割を果たし、エッチングレートが落ちるためであると考えられる。特に、断面で見て、アンダーバンプメタル（ＵＢＭ）やバンプのように、ポリイミド層よりも高い位置に電極１０７が存在する場合、パッド間のポリイミド変質層を除去するのに困難が伴う。
さらに、図１の手法は、半田バンプや銅（Ｃｕ）配線を用いる製品には適切でないという問題がある。半田バンプ形成後に変質層を除去する酸素アッシングを行うと、バンプ表面に酸化膜が形成され、それがポリイミド等の有機絶縁膜の表面に飛散する。また、マイクロ波によるプラズマエッチングにより、ポリイミド表面が変色するなどの表面荒れが生じる。
そこで、図２に示すように、ポリイミド膜１０３にあらかじめスリット１０９を形成しておくことによって、電極間を分離することが考えられる。この構成では、接続電極１０１表面の自然酸化膜を除去するエッチング処理でポリイミド膜１０３の表層に変質層１０４が形成されても、スリット１０９の存在によりリークを防止することができる。
しかし、狭ピッチ化が進むと、スリット１０９のスペースを確保するのが困難となる。また、パッシベーション膜１０２と、スリット１０９が形成されたポリイミド膜１０３では、それぞれアンダーフィルとの密着性が異なり、組み立て時の均一性を保つのが困難になる。
そこで、本発明は、有機皮膜の表面荒れを抑制しつつ、効果的に有機絶縁膜上の変質層を除去する方法を提供することを課題とする。
また、表面リークが低減された信頼性の高い半導体装置を提供することを課題とする。
上記課題を解決するために、本発明では、酸素（Ｏ2 ）アッシングによらずに、半導体装置の有機絶縁膜に生じた変質層を除去する。
具体的には、本発明の第１の側面では、有機皮膜上の変質層が除去され、かつ有機皮膜表面に対するダメージが低減された半導体装置を提供する。この半導体装置は、
（ａ）半導体ウェーハの所定の箇所に位置する接続電極と、
（ｂ）接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜と、
（ｃ）有機皮膜の表面に形成される変質層と、
（ｄ）前記接続電極に連結される導体と
を備え、前記変質層は、導体間を隔てるために除去された除去領域を有し、除去領域に対応する位置にある有機皮膜が、１０〜１００ｎｍの深さに削れていることを特徴とする。
この構成では、絶縁劣化した変質層の除去領域で導体間が離隔されるので、接合リークを防止できる。また、有機皮膜の削れ量が１０〜１００ｎｍと極めて少ないので、組み立て性がよい。
前記接続電極に接続する導体は、たとえば、実装用の突起電極、あるいは、再配線層の銅（Ｃｕ）配線である。
いずれの場合も、変質層の除去により各導体が電気的に独立し、接合リークを低減して動作の信頼性を確保することができる。
本発明の第２の側面では、有機皮膜の変質層が除去された半導体装置の製造方法を提供する。半導体装置の製造方法は、
（ａ）半導体装置に接続電極を形成し、
（ｂ） 前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成し、
（ｃ）露出した接続電極の表面をドライエッチングで処理し、
（ｄ）前記表面処理により有機皮皮膜の表層に形成された変質層を、酸素を用いないドライ工程により除去する
ステップを含む。
酸素を用いないことで、変質層を除去する過程で導体部分の酸化を防止することができる。
良好な実施例では、酸素を用いないドライ工程は、高周波（ＲＦ）プラズマエッチングである。
高周波（ＲＦ）プラズマエッチングを採用することによって、変質層を効果的に除去するとともに、変質層の除去に伴う有機皮膜表面の黒色化などの表面荒れを低減することができる。
また別の良好な実施例では、変質層を、ウェット処理でライトエッチングした後に、酸素を含まない雰囲気中でドライエッチングまたはアッシングする。
ウェットエッチングと、酸素を用いないドライエッチングまたはアッシングを組み合わせることによって、有機皮膜やデバイスへのダメージを低減しつつ、絶縁劣化した変質層を効果的に除去することができる。
一実施形態では、上記の方法において、接続電極上に突起電極を形成するステップをさらに含む。変質層の除去は、たとえば突起電極の形成後に行う。
この場合、酸素を用いない高周波（ＲＦ）エッチングで変質層を処理することで、突起電極の酸化や有機皮膜の表面荒れを引き起こすことなく、変質層を除去できる。
また、隣接する突起電極の間隔が狭い場合でも、プラズマが変質層表面へ十分に行き渡り、短時間に変質層を除去することができる。
効果的に有機皮膜表層の変質層を除去し、半導体装置の接合リークを防止することができる。
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
図３および図４は、本発明の第１実施形態の半導体装置の製造工程を示す図である。
まず、図３（ａ）に示すように、図示しない回路が形成され絶縁膜で覆われた半導体ウェーハ２０の所定の位置に、接続電極としてアルミニウム（Ａｌ）パッド１１を形成し、全面をパッシベーション膜（カバー膜）１２で覆う。パッシベーション膜１２の所定の箇所を、Ａｌパッド１１の表面が露出するまで除去して開口を形成する。露出したＡｌパッド１１とパッシベーション膜１２の全体を覆って、感光性または非感光性のポリイミド保護膜（有機皮膜）１３を形成する。ポリイミド膜１３の厚さは、設計に応じて、１〜２０μｍである。このポリイミド膜１３の所定の箇所をエッチングして、Ａｌパッド１１の表面が露出するように、開口２３を形成する。さらに、スパッタリングの前処理として、アルゴン（Ａｒ）によるＲＦ（高周波）エッチングを行ない、露出したＡｌパッド１１の表面の自然酸化膜（不図示）を除去する。このときのドライエッチングで、ポリイミド膜１３の表面が変質して変質層１４が形成される。この変質層１４では、抵抗が１．０×１０4 Ω程度まで低下しており、リーク層となる。そこで、後の工程で、この変質層１４を除去することになる。
次に、図３（ｂ）に示すように、チタニウム（Ｔｉ）１５、銅（Ｃｕ）１６を連続スパッタしてシード層２５を形成する。
次に、図３（ｃ）に示すように、Ａｌ電極１１に対応する箇所が開口するパターンのレジスト１７を形成し、ニッケル（Ｎｉ）、半田を連続めっきする。半田の材料として、Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ、Ｐｂ／Ｓｎなど、接続に適した材料を用いる。
次に、図３（ｄ）に示すように、レジスト１７をたとえば有機溶剤で除去し、その後、ニッケル（Ｎｉ）めっき層１８をマスクとして、不要な部分のＣｕ膜１６とＴｉ膜１５をウェットエッチングにより除去する。
次に、図４（ｅ）に示すように、たとえば周波数１３．５６ＭＨｚのＲＦ電源を備えたエッチング・アッシング装置（不図示）を用い、窒素（Ｎ2 ）ガスをガス圧４０Ｐａ、流量５００ｓｃｃｍで供給し、パワー２００Ｗで６０秒間処理することによって、隣接する半田めっき層１９の間の変質層１４を除去する。処理温度は、半田の融点以下とする。変質層１４を除去した後の抵抗値は１．０×１０11Ω以上になり、ポリイミド膜１３の絶縁性が回復する。
最後に、図４（ｆ）に示すように、リフローを行なって、バンプ２２を形成し、半導体装置１０を完成する。ポリイミド膜１３上の変質層１４には、酸素を用いないＲＦエッチングにより除去された除去領域２１が形成されている。この除去領域２１により、バンプ２２間の電気的な分離が確実になされる。
このように、第１実施形態の半導体装置の製造方法では、高周波（ＲＦ）エッチングを用いるので、微小の隙間さえあれば、プラズマがポリイミド膜１３の表面に届く。したがって、突起電極となる半田めっき層１９を形成した後でも、変質層１４を除去できる。図４（ｅ）の例では、隣接する半田めっき層１９の間の間隔は１０〜２０μ程度と非常に狭いが、ＲＦエッチングにより、変質層１４は確実に除去される。半導体装置の微細化が進む中で、隣接する半田めっき層１９の間の隙間が１０μｍ以下となる場合もあるが、隙間の間隔が２μｍ〜１００μｍの範囲でも、変質層１４を除去することができる。
半導体装置１０がマザーボードやパッケージボードに実装された後に、熱応力などの影響を回避するために、最終的なバンプ（突起電極）２２は、ある程度の高さを確保する必要がある。この場合も、狭ピッチで形成される半田めっき層１９の高さが１００μｍあるいは１２０μｍ程度であっても、ＲＦエッチングにより変質層１４を確実に除去できる。
さらに、変質層１４の除去に酸素（Ｏ2 ）を用いないことで、半田めっき層１９の表面の酸化が抑制されるので、変質層１４の除去を、リフローの前後を問わずに行なえる。
変質層１４の除去にともなって、ポリイミド膜１３の表面が削れるが（不図示）、マイクロ波による酸素アッシングと異なり、削れ量は１０〜２０ｎｍ程度と極めて少ない。したがって、組み立て性がよい。ポリイミド膜１３の削れ量が１０〜１００ｎｍであれば、組み立て性を良好に維持できるので、この範囲内で半田めっき層１９の高さや間隔に応じて、エッチング条件を適宜調整することも可能である。
さらに、マイクロ波（ＭＷ）を用いた場合は、ポリイミド膜１３の表面が黒く変色するなどの表面荒れが起きるが、ＲＦエッチングにすることで、ポリイミド膜１３の表面荒れがほとんど発生しない。
なお、変質層１４を除去する際のガスは、Ｎ2 の他にＨ2、Ｎｅ、Ｈｅ、またはこれらの組み合わせ（たとえばＮ2−Ｈ2）を使用することができる。
図５は、第１実施形態の半導体装置の製造工程の変形例を示す図である。変形例では、リフロー後に変質層１４の除去を行なう。
図５（ｅ）は、図３（ｄ）のレジストおよび不要なシード層の除去に引き続く工程である。図３（ａ）〜図３（ｄ）までは上述したのと同じ工程であり、説明を省略する。図５（ｅ）において、リフローにより、半田バンプ（突起電極）２２を形成する。
次に、図５（ｆ）に示すように、たとえば周波数１３．５６ＭＨｚのＲＦ電源を備えたエッチング・アッシング装置（不図示）を用い、窒素（Ｎ2 ）ガスをガス圧４０Ｐａ、流量５００ｓｃｃｍで供給し、パワー２００Ｗで６０秒間処理することによって、隣接する半田バンプ２２の間の変質層１４を除去する。変質層１４を除去した後の抵抗値は１．０×１０11Ω以上となる。
次に、図５（ｇ）に示すように、再度リフローを行なって、バンプ２２の表面を清浄化する。図５（ｇ）の再リフローは任意であり、組み立て性に問題がなければ、図５（ｆ）で工程を終了してもよい。変質層１４の除去に酸素を用いないので、バンプ２２の表面は比較的良好に維持されているからである。
この変形例においても、図３および図４と関連して述べたのと同様の効果が得られる。
図６および図７は、本発明の第２実施形態に係る半導体装置の製造工程を示す図である。第２実施形態では、シード層２５の最下層のＴｉ膜１５をスパッタリングする際にポリイミドの表層（変質層１４を含む）に打ち込まれたＴｉ粒子が、アッシングの妨げとなるため、変質層１４の表面をウェット処理でライトエッチングして、Ｔｉ粒子を除去する。
図６（ａ）〜図６（ｄ）の工程は、第１実施形態の図３（ａ）〜図３（ｄ）と同様である。すなわち、開口２３内で露出するＡｌパッド１１上の自然酸化膜を、Ａｒガスを用いたＲＦエッチングで除去し、Ｔｉ膜１５およびＣｕ膜１６で構成されるシード層２５を形成し、レジスト１７をパターニングして、Ｎｉめっきおよび半田めっきを連続して行なう。レジスト１７および不要な部分のＣｕ膜１６およびＴｉ膜１５を除去する。
次に、図７（ｅ）に示すように、０．５％のフッ酸（ＨＦ）でライトエッチングを行い、ポリイミド表層（変質層１４を含む）に打ち込まれたＴｉ粒子を除去する。Ｔｉ粒子をあらかじめ除去することによって、ドライエッチングレートを確保することができる。
次に、図７（ｆ）に示すように、Ｎ2 ガスを用いたＲＦエッチングまたは既存のマイクロ波（ＭＷ）アッシング装置を用いてＮ2 ガスを供給するアッシングを行なう。なお、ここでは、既存のマイクロ波（ＭＷ）アッシング装置を利用して変質層１４を除去する場合のドライ工程を、便宜上「ＭＷアッシング」を称することとする。
ＲＦエッチングの場合は、第１実施形態と同様の条件、あるいは、あらかじめＴｉ粒子が除去されている分、ＲＦパワーを４００Ｗよりも低く設定することができる。既存のＭＷアッシング装置を用いる場合は、Ｎ2 をガス圧０．６ｔｏｒｒ、流量５００〜１０００ｓｃｃｍで供給し、パワーが１５００Ｗ、温度１５０℃で６０秒の処理を３セット繰り返す。これにより、ポリイミド膜１３の抵抗は、１．０×１０11Ω以上に回復する。
最後に、図７（ｇ）に示すように、リフローを行いバンプ（突起電極）２２を形成して半導体装置１０を完成する。半導体装置１０において、変質膜１４が除去された除去領域２１で、隣接するバンプ２２間が隔離されるので、接合リークを低減して動作の信頼性を向上することができる。なお、図示はしないが、変質膜１４の除去領域に対応する位置のポリイミド膜１３は、１０〜２０ｎｍ程度、削り取られている。
第２実施形態では、ウェットエッチングを組み合わせて、あらかじめ変質層１４に打ち込まれたＴｉ粒子を除去することによって、既存のマイクロ波（ＭＷ）アッシャーの利用を可能にした。しかし、ポリイミド膜１３の表面の削れ量や、表面変色を考えると、ウェットでのライトエッチングを組み合わせる場合でも、ドライ工程は、ＲＦエッチングを用いることが望ましい。
図８は、第２実施形態の半導体装置の製造工程の変形例１である。変形例１では、シード層除去後にリフローを行い、リフロー後に、ウェットでのライトエッチングと、酸素を用いないＲＦエッチングまたはＭＷアッシングを行なう。
図８（ｅ）は、図６（ｄ）に引き続く工程である。図８（ｅ）において、シード層を構成するＣｕ膜１６とＴｉ膜１５を除去した状態で、リフローを行ってバンプ（突起電極）２２を形成する。リフロー後に、０．５％のフッ酸（ＨＦ）で、変質層１４の表面を軽くエッチングしてＴｉ粒子を除去する。リフロー後にウェットでのライトエッチングを行なうことにより、半田がバンプ２２下部のＴｉ膜１５の周囲まで入り込み、サイドエッチを防止できるというメリットがある。
次に、図８（ｆ）に示すように、Ｎ2 ガスを供給してＲＦエッチング、または既存のマイクロ波（ＭＷ）アッシャーを用いる場合は、Ｎ2 でＭＷアッシングを行ない、変質層１４を除去する。
最後に、図８（ｇ）に示すように、再リフローを行なって、バンプ２２の表面を清浄化する。もっとも、図８（ｇ）の工程は任意であり、再リフローを行わなくても組み立て性に問題はない。
図９は、第２実施形態の半導体装置の製造工程の変形例２である。変形例２では、シード層除去後にウェットでのライトエッチングを行い、その後、リフローを行なって、Ｎ2 ガスによるＲＦエッチングまたはＭＷアッシングで変質層を除去する。
図９（ｅ）は、図６（ｄ）に引き続く工程である。シード層を構成するＣｕ膜１６とＴｉ膜１５をウェットエッチングで除去した後、続けてウェットにてライトエッチングを行うことにより、変質層１４の表面に打ち込まれたＴｉ粒子を除去する。この方法は、ウェット処理を連続して行なえる点と、Ｔｉのエッチング液によるＣｕの溶解を防止できるというメリットがある。
次に、図９（ｆ）に示すように、リフローを行なって、バンプ（突起電極）２２を形成する。
次に、図９（ｇ）に示すように、Ｎ2 ガスを供給してＲＦエッチング、または既存のマイクロ波（ＭＷ）アッシャーを用いる場合は、Ｎ2 でＭＷアッシングを行ない、変質層１４を除去する。
ここで処理を終了してもよいが、図９（ｈ）に示すように、任意で再リフローを行ない、バンプ２２の表面を清浄化する。
いずれの変形例においても、ウェット処理によるライトエッチングと、酸素を用いないドライ工程を組み合わせることにより、バンプ２２間の変質層１４を確実に除去することができる。
図１０および図１１は、本発明の第３実施形態に係る半導体装置の製造工程を示す図である。第３実施形態では、アンダーバンプメタル（ＵＢＭ）を形成した状態で、ドライ工程で変質層を除去する。
まず、図１０（ａ）に示すように、露出するＡｌパッド１１上の自然酸化膜を、Ａｒガスを用いたＲＦエッチングで除去する。なお、図において、Ａｌパッド１１が形成されている半導体ウェーハは省略する。
次に、図１０（ｂ）に示すように、Ｔｉ膜１５およびＣｕ膜１６を順次スパッタリングして、シード層２５を形成する。
次に、図１０（ｃ）に示すように、Ａｌパッド１１に対応する位置が開口するパターンにレジスト１７を加工し、ニッケル（Ｎｉ）めっきと、金（Ａｕ）めっきを連続して行ない、Ｎｉめっき層１８および金薄膜２４によるアンダーバンプメタル（ＵＢＭ）を形成する。
次に、レジスト１７を除去し、Ｎｉめっき層１８をマスクとして、不要な部分のＣｕ膜１６とＴｉ膜１５を、ウェットエッチングで除去する。
次に、図１１（ｅ）に示すように、Ｎ2、Ｎ2−Ｈ2、Ｈｅ、Ｈ2、Ｎｅなどの気体を用いて、ＲＦエッチングより変質層１４を除去する。変質層１４の除去を、アンダーバンプメタル（ＵＢＭ）を形成した時点で行なうので、プラズマをバンプ間の狭い空間に導入する必要がない。したがって、酸素を用いないＲＦエッチングに代えて、既存のマイクロ波（ＭＷ）アッシング装置を利用することもできる。ＭＷアッシャーを利用する場合は、Ｎ2、Ｎ2−Ｈ2、Ｈｅ、Ｈ2、Ｎｅの他、酸素混合ガスを用いることもできる。
酸素混合ガスとして、たとえばＣＨＦ3／Ｏ2 ガスを用いる。この場合の条件は、ＭＷパワーを１０００Ｗ、ステージ温度を１５０℃、ガス圧を０．６ｔｏｒｒ、ガス流量を１５／４８５ｓｃｃｍで３０秒の処理とする。供給ガスとして酸素（Ｏ2）、Ｏ2／ＣＦ4、Ｏ2／ＳＦ4 を用いた場合は、所定量のエッチングを行なう前に、ポリイミド膜１３が変色するなどの異常が発生し、適用は不可であった。
最後に、図１１（ｆ）に示すように、印刷法によりバンプ（突起電極）２２を形成して半導体装置１０を完成する。
第３実施形態では、アンダーバンプメタル（ＵＢＭ）を形成した時点で変質層１４を除去するので、既存のＭＷアッシング装置の利用が可能になる。また、ＵＢＭの最上層を金（Ａｕ）薄膜２４とすることで、酸素混合気体の使用も可能になる。しかし、Ｎｉめっき層１８の側壁の酸化防止の観点から、酸素を含まない気体を用いることが望ましい。また、ポリイミド膜１３の表面荒れを防止する観点から、ＲＦエッチングによることが望ましい。
図１２は、本発明の第４実施形態に係る半導体装置の製造工程を説明するための図である。第４実施形態では、変質層の除去方法を、再配線層（ＲＤＬ）への銅（Ｃｕ）配線の形成に適用する。
図１２（ａ）は、銅（Ｃｕ）配線３１を形成後に、変質層１４がウェーハ上に残っている状態を示す断面図および平面図である。
まず、銅（Ｃｕ）配線を形成するに先立って、所定の回路（不図示）が形成され絶縁膜で覆われた半導体ウェーハ２０上に、図示しない内部電極と接続されるＡｌパッド（接続電極）１１を形成する。Ａｌパッド１１および半導体ウェーハ２０の全面を覆って、パッシベーション膜（カバー膜）１２を形成する。パッシベーション膜１２の所定の箇所を、Ａｌパッド１１の表面が露出するまで除去して開口を形成する。露出したＡｌパッド１１とパッシベーション膜１２の全体を覆って、ポリイミド保護膜（有機皮膜）１３を形成する。このポリイミド膜１３の所定の箇所をエッチングして、Ａｌパッド１１の表面が露出するように開口２３を形成し、スパッタリングの前処理として、アルゴン（Ａｒ）によるＲＦ（高周波）エッチングを行なう。これにより、露出したＡｌパッド１１表面の自然酸化膜（不図示）を除去する。このときのドライエッチングで、ポリイミド膜１３の表面が変質して変質層１４が形成される。この変質層１４では、抵抗が１．０×１０4 Ω程度まで低下しており、リーク層となる。
次に、チタニウム（Ｔｉ）１５、銅（Ｃｕ）１６を連続スパッタしてシード層を形成し、レジストパターン（不図示）を形成して、Ｃｕめっきを行い、銅（Ｃｕ）配線３１を形成する。レジストを除去し、不要な部分のＣｕ膜１６およびＴｉ膜１５を除去する。
次に、図１２（ｂ）に示すように、Ｎ2、Ｎ2−Ｈ2、Ｈｅ、Ｈ2、Ｎｅなどの気体を用いて、ＲＦエッチングより変質層１４を除去する。第４実施形態では、銅（Ｃｕ）配線３１間の比較的広い領域で変質層１４を除去するので、ＲＦエッチングに代えて、既存のマイクロ波（ＭＷ）アッシング装置を利用することもできる。ＭＷアッシャーを利用する場合は、Ｎ2、Ｎ2−Ｈ2、Ｈｅ、Ｈ2、Ｎｅの他、酸素混合ガスを用いることもできる。
酸素混合ガスとして、たとえばＣＦ4／Ｏ2 ガスを用いる。この場合の条件は、ＭＷパワーを１０００Ｗ、ステージ温度を１５０℃、ガス圧を０．６ｔｏｒｒ、ガス流量を４／１９６ｓｃｃｍで３０秒の処理を２セット行なう。もっとも、銅（Ｃｕ）配線３１の表面酸化防止と、ポリイミド膜１３の過剰な表面削れや表面荒れを抑制する観点から、酸素を用いないＲＦエッチングで変質層１４を除去することが望ましい。
以上述べたように、第１〜第４のいずれの実施形態においても、酸素を用いないＲＦエッチングにより、ポリイミド表層に発生した変質層を効果的に除去することができる。
状況に応じて、既存のマイクロ波（ＭＷ）アッシング装置を利用することもできるが、ポリイミド膜の表面の状態を良好に維持し、組立て性を確保するためには、ＲＦエッチングが望ましい。
なお、有機皮膜はポリイミドに限定されず、たとえば、フェノール系樹脂を用いてもよい。この場合も酸素を用いないドライ工程により、有機皮膜表面の変質層を効果的に除去することができる。
最後に、以上の説明に関して、以下の付記を開示する。
（付記１） 半導体ウェーハの所定の箇所に位置する接続電極と、
前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜と、
前記有機皮膜の表面に形成される変質層と、
前記接続電極に連結される導体と
を備え、前記変質層は、前記導体間を隔てるために除去された除去領域を有し、前記除去領域に対応する位置にある有機皮膜が、１０〜１００ｎｍの深さに削れていることを特徴とする半導体装置。
（付記２） 前記導体は実装用の突起電極であり、隣接する突起電極間の間隔は、２μｍ〜１００μｍであることを特徴とする付記１に記載の半導体装置。
（付記３） 前記導体は実装用の突起電極であり、突起電極の高さは５μｍ〜１２０μｍであることを特徴とする付記１または２に記載の半導体装置。
（付記４） 前記導体は、再配線層の配線であることを特徴とする付記１に記載の半導体装置。
（付記５） 半導体装置に接続電極を形成し、
前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成し、
前記露出した接続電極の表面をドライ工程で処理し、
前記表面処理により前記有機皮膜の表層に形成された変質層を、酸素を用いないドライ工程により除去する
ステップを含むことを特徴とする半導体装置の製造方法。
（付記６） 前記酸素を用いないドライ工程は、高周波（ＲＦ）プラズマエッチングであることを特徴とする付記５に記載の半導体装置の製造方法。
（付記７） 前記高周波（ＲＦ）プラズマエッチングは、パワーが４００Ｗ以下、半田融点以下の温度で行なわれることを特徴とする付記６に記載の半導体装置の製造方法。
（付記８） 前記変質層を、ウェット処理でライトエッチングした後に、酸素を含まない雰囲気中でドライエッチングまたはアッシングすることを特徴とする付記５に記載の半導体装置の製造方法。
（付記９） 前記接続電極上にシード層を形成するステップをさらに含み、前記ライトエッチングは、前記変質層中に打ち込まれたシード層の金属粒子を除去できるエッチャントを用いることを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０） 前記変質層の除去は、Ｎ2 、Ｈ2 、Ｎｅ、Ｈｅ、またはこれらの組み合わせから成る気体を用いて行なうことを特徴とする付記５に記載の半導体装置の製造方法。
（付記１１） 前記接続電極上に突起電極を形成するステップをさらに含み、前記変質層の除去は、前記突起電極の形成後に行うことを特徴とする付記５に記載の半導体装置の製造方法。
（付記１２） 前記変質層の除去は、リフロー前に行なうことを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３） 前記変質層の除去は、リフロー後に行なうことを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４） 前記変質層の除去後に、再度リフローを行なうことを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５） 前記接続電極上に突起電極を形成するステップをさらに含み、前記変質層の除去は、前記突起電極形成前に行うことを特徴とする付記５に記載の半導体装置の製造方法。
（付記１６） 前記接続電極上に再配線用の銅（Ｃｕ）配線を形成するステップをさらに含み、前記変質層の除去は、前記銅（Ｃｕ）配線の形成後に行うことを特徴とする付記５に記載の半導体装置の製造方法。
（付記１７） 前記変質層を、ウェット処理でライトエッチングした後に、酸素を含まない雰囲気中で高周波（ＲＦ）またはマイクロ波（ＭＷ）により除去することを特徴とする付記５に記載の半導体装置の製造方法。
（付記１８） 半導体装置に接続電極を形成し、
前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成し、
前記露出した接続電極の表面をドライエッチングにより表面処理し、
前記表面処理により前記有機皮皮膜の表層に形成された変質層を、酸素を含む混合気体で除去し、
前記接続電極上に導体を形成する
ステップを含むことを特徴とする半導体装置の製造方法。
（付記１９） 前記混合気体はＣＨＦ3／Ｏ2 であり、前記変質層の除去後に、前記接続電極上に突起電極を形成するステップをさらに含むことを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０） 前記混合気体はＣＦ4 ／Ｏ2 であり、変質層の除去前に、前記接続電極上に再配線用の銅（Ｃｕ）配線を形成するステップをさらに含むことを特徴とする付記１８に記載の半導体装置の製造方法。
従来のポリイミド変質層の除去方法を説明するための図である。 従来のポリイミド変質層の分離方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造工程図（その１）である。 本発明の第１実施形態に係る半導体装置の製造工程図（その２）である。 第１実施形態に係る半導体装置の製造方法の変形例であり、図３（ｄ）に引き続く工程を示す図である。 本発明の第２実施形態に係る半導体装置の製造工程図（その１）である。 本発明の第２実施形態に係る半導体装置の製造工程図（その２）である。 第２実施形態に係る半導体装置の製造方法の変形例１であり、図６（ｄ）に引き続く工程を示す図である。 第２実施形態に係る半導体装置の製造方法の変形例２であり、図６（ｄ）に引き続く工程を示す図である。 本発明の第３実施形態に係る半導体装置の製造工程図（その１）である。 本発明の第３実施形態に係る半導体装置の製造工程図（その２）である。 本発明の第４実施形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
１０ 半導体装置
１１ 接続電極（パッド）
１２ パッシベーション膜（カバー）
１３ ポリイミド保護膜（有機皮膜）
１４ 変質層
１５ Ｔｉ膜
１６ Ｃｕ層
１７ レジスト
１８ Ｎｉめっき層（ＵＢＭ）
１９ 半田めっき層
２０ 半導体ウェーハ
２１ 変質層除去領域
２２ 半田バンプ（突起電極）
２５ シード層
３１ 再配線用Ｃｕ配線

Claims (10)

  1. 半導体ウェーハの所定の箇所に位置する接続電極と、
    前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜と、
    前記有機皮膜の表面に形成される変質層と、
    前記接続電極に連結される導体と
    を備え、前記変質層は、前記導体間を隔てるために除去された除去領域を有し、前記除去領域に対応する位置にある有機皮膜が、１０〜１００ｎｍの深さに削れていることを特徴とする半導体装置。
  2. 前記導体は実装用の突起電極であり、隣接する突起電極の間隔は、２μｍ〜１００μｍであることを特徴とする請求項１に記載の半導体装置。
  3. 前記導体は、再配線用の銅（Ｃｕ）配線であることを特徴とする請求項１に記載の半導体装置。
  4. 半導体装置に接続電極を形成し、
    前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成し、
    前記露出した接続電極の表面をドライエッチングで処理し、
    前記表面処理により前記有機皮膜の表層に形成された変質層を、酸素を用いないドライ工程により除去する
    ステップを含むことを特徴とする半導体装置の製造方法。
  5. 前記酸素を用いないドライ工程は、高周波（ＲＦ）プラズマエッチングであることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記高周波（ＲＦ）プラズマエッチングは、パワーが４００Ｗ以下、温度が半田融点以下の条件で行なわれることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記変質層を、ウェット処理でライトエッチングした後に、酸素を含まない雰囲気中でドライエッチングまたはアッシングすることを特徴とする請求項４に記載の半導体装置の製造方法。
  8. 前記接続電極上に突起電極を形成するステップをさらに含み、前記変質層の除去は、前記突起電極の形成後に行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  9. 前記接続電極上に突起電極を形成するステップをさらに含み、前記変質層の除去は、前記突起電極形成前に行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  10. 半導体装置に接続電極を形成し、
    前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成し、
    前記露出した接続電極の表面をドライエッチングにより表面処理し、
    前記表面処理により前記有機皮皮膜の表層に形成された変質層を、酸素を含む混合気体で除去し、
    前記接続電極上に導体を形成する
    ステップを含むことを特徴とする半導体装置の製造方法。
JP2005033548A 2005-02-09 2005-02-09 半導体装置およびその製造方法 Withdrawn JP2006222232A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005033548A JP2006222232A (ja) 2005-02-09 2005-02-09 半導体装置およびその製造方法
TW094119484A TWI263280B (en) 2005-02-09 2005-06-13 Semiconductor device and fabrication method thereof
US11/150,252 US20060175686A1 (en) 2005-02-09 2005-06-13 Semiconductor device and fabrication method thereof
KR1020050052778A KR100708282B1 (ko) 2005-02-09 2005-06-20 반도체 장치 및 그 제조 방법
CNB2005100824568A CN100440460C (zh) 2005-02-09 2005-07-05 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033548A JP2006222232A (ja) 2005-02-09 2005-02-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006222232A true JP2006222232A (ja) 2006-08-24

Family

ID=36779112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033548A Withdrawn JP2006222232A (ja) 2005-02-09 2005-02-09 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20060175686A1 (ja)
JP (1) JP2006222232A (ja)
KR (1) KR100708282B1 (ja)
CN (1) CN100440460C (ja)
TW (1) TWI263280B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187969A (ja) * 2005-02-25 2011-09-22 Casio Computer Co Ltd 半導体装置の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7553732B1 (en) * 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US20070085224A1 (en) * 2005-09-22 2007-04-19 Casio Computer Co., Ltd. Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
US7323780B2 (en) * 2005-11-10 2008-01-29 International Business Machines Corporation Electrical interconnection structure formation
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
US20070238283A1 (en) * 2006-04-05 2007-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Novel under-bump metallization for bond pad soldering
KR20090101435A (ko) 2006-12-25 2009-09-28 로무 가부시키가이샤 반도체 장치
US8629053B2 (en) * 2010-06-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma treatment for semiconductor devices
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN102479923B (zh) * 2010-11-30 2014-04-02 中芯国际集成电路制造(北京)有限公司 相变存储器的制作方法
CN102420148B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
CN103137469B (zh) * 2011-11-22 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法
TWI490992B (zh) * 2011-12-09 2015-07-01 Chipmos Technologies Inc 半導體結構
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US9257647B2 (en) * 2013-03-14 2016-02-09 Northrop Grumman Systems Corporation Phase change material switch and method of making the same
WO2015146999A1 (ja) * 2014-03-25 2015-10-01 住友金属鉱山株式会社 被覆はんだ材料およびその製造方法
CN105826183B (zh) * 2015-01-06 2019-10-25 中芯国际集成电路制造(上海)有限公司 减少焊盘结构结晶缺陷的方法
WO2016194431A1 (ja) * 2015-05-29 2016-12-08 リンテック株式会社 半導体装置の製造方法
US10700270B2 (en) 2016-06-21 2020-06-30 Northrop Grumman Systems Corporation PCM switch and method of making the same
TWI683407B (zh) * 2017-05-23 2020-01-21 矽品精密工業股份有限公司 基板結構及其製法
US11546010B2 (en) 2021-02-16 2023-01-03 Northrop Grumman Systems Corporation Hybrid high-speed and high-performance switch system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529860A (en) * 1982-08-02 1985-07-16 Motorola, Inc. Plasma etching of organic materials
US4572759A (en) * 1984-12-26 1986-02-25 Benzing Technology, Inc. Troide plasma reactor with magnetic enhancement
JPH0679570B2 (ja) * 1987-08-27 1994-10-12 松下電器産業株式会社 給湯装置
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法
US6087006A (en) * 1994-08-31 2000-07-11 Hitachi, Ltd. Surface-protecting film and resin-sealed semiconductor device having said film
WO1999038208A1 (fr) * 1998-01-22 1999-07-29 Citizen Watch Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6524963B1 (en) * 1999-10-20 2003-02-25 Chartered Semiconductor Manufacturing Ltd. Method to improve etching of organic-based, low dielectric constant materials
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6458683B1 (en) * 2001-03-30 2002-10-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming aluminum bumps by CVD and wet etch
US6630406B2 (en) * 2001-05-14 2003-10-07 Axcelis Technologies Plasma ashing process
US6905968B2 (en) * 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187969A (ja) * 2005-02-25 2011-09-22 Casio Computer Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1819124A (zh) 2006-08-16
KR100708282B1 (ko) 2007-04-17
US20060175686A1 (en) 2006-08-10
TW200629416A (en) 2006-08-16
CN100440460C (zh) 2008-12-03
KR20060090552A (ko) 2006-08-14
TWI263280B (en) 2006-10-01

Similar Documents

Publication Publication Date Title
JP2006222232A (ja) 半導体装置およびその製造方法
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JP2010093284A (ja) 半導体装置の製造方法
JP4493516B2 (ja) 半導体装置の製造方法
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP6955864B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008141170A (ja) 半導体装置およびその製造方法
JP2005116632A (ja) 半導体装置の製造方法および半導体装置
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
JP4284544B2 (ja) 半導体装置及びその製造方法
JP2019083250A (ja) 半導体装置及び半導体装置の製造方法
JP3321351B2 (ja) 半導体装置およびその製造方法
JP2005109171A (ja) 半導体装置およびその製造方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4937623B2 (ja) 半導体装置の製造方法
JP2008218494A (ja) 半導体装置およびその製造方法
JP2006270031A (ja) 半導体装置およびその製造方法
KR100639703B1 (ko) 금속기저층의 언더컷 보상 방법 및 그를 이용한 웨이퍼레벨 칩 스케일 패키지 제조 방법
JP2009302340A (ja) 半導体装置の製造方法
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
CN117542733B (zh) 半导体结构的制作方法、电路及芯片
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2011187969A (ja) 半導体装置の製造方法
CN110911287B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090311