JP2008141170A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008141170A
JP2008141170A JP2007261479A JP2007261479A JP2008141170A JP 2008141170 A JP2008141170 A JP 2008141170A JP 2007261479 A JP2007261479 A JP 2007261479A JP 2007261479 A JP2007261479 A JP 2007261479A JP 2008141170 A JP2008141170 A JP 2008141170A
Authority
JP
Japan
Prior art keywords
columnar electrode
forming
semiconductor device
opening
overcoat film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007261479A
Other languages
English (en)
Other versions
JP4922891B2 (ja
Inventor
Norihiko Kaneko
紀彦 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007261479A priority Critical patent/JP4922891B2/ja
Publication of JP2008141170A publication Critical patent/JP2008141170A/ja
Application granted granted Critical
Publication of JP4922891B2 publication Critical patent/JP4922891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 柱状電極を備えたＣＳＰと呼ばれる半導体装置の製造方法において、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにする。
【解決手段】 配線８を含む保護膜５の上面に、配線８の接続パッド部に対応する部分に開口部１０を有するポリイミド系樹脂等からなるオーバーコート膜９を形成する。次に、下地金属層１１および開口部２６を有するメッキレジスト膜２５を形成する。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、オーバーコート膜９の開口部内１０における配線８の接続パッド部上に下部柱状電極１２ａおよび上部柱状電極部１２ｂからなる柱状電極を形成する。この場合、配線８間にメッキレジスト膜２５が入り込む余地がなく、ひいてはメッキレジスト膜２５を剥離した際にレジスト残渣が発生しにくいようにすることができる。
【選択図】 図６

Description

この発明は、電解メッキで形成された柱状電極を有する半導体装置およびその製造方法に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるものがある（例えば、特許文献１参照）。この半導体装置では、半導体基板上に設けられた絶縁膜の上面に配線が設けられている。配線の接続パッド部上面には柱状電極が設けられている。配線を含む絶縁膜の上面には封止膜がその上面が柱状電極の上面と面一となるように設けられている。柱状電極の上面には半田ボールが設けられている。
特開２００６−２２９１１３号公報
上記従来の半導体装置の製造方法において柱状電極を形成するとき、まず、絶縁膜の上面全体に形成された下地金属層の上面に配線を形成し、配線を含む下地金属層の上面に、配線の接続パッド部に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する。次に、下地金属層をメッキ電流路とした電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜の開口部内の配線の接続パッド部上面に柱状電極を形成する。この後、柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、配線をマスクとして配線下以外の領域における下地金属層をエッチングして除去している。
しかしながら、上記従来の半導体装置の製造方法において、柱状電極形成用メッキレジスト膜としてドライフィメムレジストを用いた場合、柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離するとき、配線間の間隔が狭くなると、完全に除去することは難しく、配線間にレジスト残渣として残りやすい。このレジスト残渣は、配線をマスクとして下地金属層をエッチングするとき、マスクとなってエッチング不良を引き起こし、配線間の短絡の原因となってしまう。
そこで、この発明は、柱状電極を形成するとき、レジスト残渣が発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板上に設けられた複数の配線と、前記配線を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜と、前記オーバーコート膜の開口部内に設けられた有底筒状の下地金属層と、前記下地金属層内に設けられた柱状電極とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下地金属層は前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上にも設けられ、前記柱状電極は前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上に設けられた前記下地金属層上にも設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記柱状電極は、前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極の上部柱状電極部の表面に半田ボールが設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極の上部柱状電極部の上面に表面処理層が設けられていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成する工程と、前記オーバーコート膜の開口部内に有底筒状の下地金属層を形成する工程と、前記下地金属層内に電解メッキにより柱状電極を形成する工程と、を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記下地金属層を形成する工程は、前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上にも下地金属層を形成する工程であり、前記柱状電極を形成する工程は、前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上に形成された前記下地金属層上にも形成する工程であることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記下地金属層の上面に、オーバーコート膜の開口部よりも大きい開口部を有するメッキレジスト膜を形成した後、前記柱状電極を形成することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記柱状電極を形成する工程は、電解メッキにより、前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記柱状電極の上部柱状電極部の表面に半田ボールを形成する工程を有することを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記柱状電極の上部柱状電極部を形成した後に、当該上部柱状電極部の上面に電解メッキにより半田層を形成する工程を有することを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記半田層を形成した後に、リフローにより、前記柱状電極の上部柱状電極部の表面に前記半田層からなる半田ボールを形成する工程を有することを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記柱状電極の上部柱状電極部を形成した後に、当該上部柱状電極部の上面に電解メッキにより表面処理層を形成する工程を有することを特徴とするものである。
この発明によれば、配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成し、オーバーコート膜の開口部内に有底筒状の下地金属層を形成し、下地金属層内に電解メッキにより柱状電極を形成することにより、配線間に柱状電極形成用メッキレジスト膜が入り込む余地がなく、ひいては柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しないようにすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ＣＳＰと呼ばれるもので、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面には銅等からなる下地金属層７が設けられている。下地金属層７の上面全体には銅からなる配線８が設けられている。下地金属層７を含む配線８の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。配線８を含む保護膜５の上面にはポリイミド系樹脂等からなるオーバーコート膜９が設けられている。配線８の接続パッド部に対応する部分におけるオーバーコート膜９には開口部１０が設けられている。
オーバーコート膜９の開口部１０を介して露出された配線８の接続パッド部上面、オーバーコート膜９の開口部１０の内壁面およびその周囲におけるオーバーコート膜９の上面には銅等からなる下地金属層１１が設けられている。この場合、下地金属層１１は、有底円筒状で上部にフランジ部を有する形状となっている。
下地金属層１１内を含むその上面全体には銅からなる柱状電極１２が設けられている。この場合、柱状電極１２は、オーバーコート膜９の開口部１０内に設けられた下部柱状電極部１２ａと、下部柱状電極部１２ａの上面およびその周囲におけるオーバーコート膜９上に設けられた上部柱状電極部１２ｂとからなっている。オーバーコート膜９の上面に設けられた下地金属層１１の端面を含む柱状電極１２の上部柱状電極部１２ｂの上面には半田ボール１３が設けられている。
（製造方法の一例）
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを用意する。
この場合、半導体ウエハ２１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド２はそれぞれ対応する部分に形成された集積回路に電気的に接続されている。なお、図２において、符号２２で示す領域はダイシングラインに対応する領域である。
次に、図３に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層７を形成する。この場合、下地金属層７は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層７の上面にメッキレジスト膜２３をパターン形成する。この場合、配線８形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の下地金属層７の上面に配線８を形成する。次に、メッキレジスト膜２３を剥離し、次いで、配線８をマスクとして配線８下以外の領域における下地金属層７をエッチングして除去すると、図４に示すように、配線８下にのみ下地金属層７が残存される。
次に、図５に示すように、配線８を含む保護膜５の上面に、スピンコート法、トランスファモールド法等により、ポリイミド系樹脂等からなるオーバーコート膜９を形成する。次に、配線８の接続パッド部に対応する部分におけるオーバーコート膜９に、フォトリソグラフィ法により、開口部１０を形成する。
次に、図６に示すように、オーバーコート膜９の開口部１０を介して露出された配線８の接続パッド部上面を含むオーバーコート膜９の上面全体に、銅のスパッタ等により、下地金属層１１を形成する。この状態では、オーバーコート膜９の開口部１０内には下地金属層１１が有底円筒状に形成されている。
次に、下地金属層１１の上面にメッキレジスト膜２５をパターン形成する。この場合、柱状電極１２の上部柱状電極部１２ｂ形成領域に対応する部分におけるメッキレジスト膜２５には、オーバーコート膜９の開口部１０よりもやや大きめの開口部２６が形成されている。メッキレジスト膜２５の開口部２６をオーバーコート膜９の開口部１０よりもやや大きくするのは、各開口部１０、２６を形成する際の合わせ精度を考慮したからである。
次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、オーバーコート膜９の開口部１０内の下地金属層１１内に下部柱状電極部１２ａを形成し、続いて、メッキレジスト膜２５の開口部２６内の下部柱状電極部１２ａおよび下地金属層１１の上面に上部柱状電極部１２ｂを形成する。
この場合、メッキレジスト膜２５の開口部２６はオーバーコート膜９の開口部１０よりもやや大きいので、メッキレジスト膜２５の開口部２６内においてはメッキが等方的に堆積される。このため、メッキレジスト膜２５の開口部２６内に形成される上部柱状電極部１２ｂは盛り上がった形状となる。かくして、下部柱状電極部１２ａおよび上部柱状電極部１２ｂからなる柱状電極１２が形成される。
次に、メッキレジスト膜２５を剥離し、次いで、柱状電極１２をマスクとして柱状電極１２下以外の領域における下地金属層１１をエッチングして除去すると、図７に示すように、柱状電極１２下にのみ下地金属層１１が残存される。次に、柱状電極１２の上部柱状電極部１２ｂの上面に、スクリーン印刷法により、フラックス（図示せず）を塗布し、次いで、フラックスの上面に半田ボール（図示せず）を搭載する。
次に、リフロー工程を経ると、フラックスの上面に搭載された半田ボールが溶融した後に表面張力により丸まって固化し、図８に示すように、オーバーコート膜９の上面に形成された下地金属層１１の端面を含む柱状電極１２の上部柱状電極部１２ｂの上面に半田ボール１３が形成される。次に、図９に示すように、半導体ウエハ２１、絶縁膜３、保護膜５およびオーバーコート膜９をダイシングライン２２に沿って切断すると、図１に示す半導体装置が複数個得られる。
以上のように、この半導体装置の製造方法では、図６に示すように、配線８を含む保護膜５の上面にオーバーコート膜９を形成し、オーバーコート膜９の上面全体に形成された下地金属層１１の上面にメッキレジスト膜２５を形成しているので、配線８間にメッキレジスト膜２５が入り込む余地がなく、ひいてはメッキレジスト膜２５を剥離した際にレジスト残渣が発生しにくいようにすることができる。
（製造方法の他の例）
次に、図１に示す半導体装置の製造方法の他の例について説明する。まず、図６に示すような工程において、図１０に示すように、下地金属層１１の上面にメッキレジスト膜３１をパターン形成する。この場合、メッキレジスト膜３１の厚さは、図６に示すメッキレジスト膜２５の厚さよりもある程度厚くなっている。また、柱状電極１２の上部柱状電極部１２ｂ形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。
次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、オーバーコート膜９の開口部１０内の下地金属層１１内に下部柱状電極部１２ａを形成し、続いて、メッキレジスト膜３１の開口部３２内の下部柱状電極部１２ａおよび下地金属層１１の上面に上部柱状電極部１２ｂを形成する。かくして、下部柱状電極部１２ａおよび上部柱状電極部１２ｂからなる柱状電極１２が形成される。
次に、下地金属層１１をメッキ電流路とした半田の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の柱状電極１２の上部柱状電極部１２ｂの上面に半田ボール形成用半田層１３ａを形成する。したがって、この場合、上記半導体装置の製造方法の一例におけるフラックス塗布工程および半田ボール搭載工程を省略することができる。
次に、メッキレジスト膜３１を剥離し、次いで、半田ボール形成用半田層１３ａをマスクとして半田ボール形成用半田層１３ａ下以外の領域における下地金属層１１をエッチングして除去すると、図１１に示すように、半田ボール形成用半田層１３ａ下の柱状電極１２下にのみ下地金属層１１が残存される。
次に、リフロー工程を経ると、半田ボール形成用半田層１３ａが溶融した後に表面張力により丸まって固化し、図８に示すように、オーバーコート膜９の上面に形成された下地金属層１１の端面を含む柱状電極１２の上部柱状電極部１２ｂの上面に半田ボール１３が形成される。以下の工程は、上記半導体装置の製造方法の一例の場合と同じであるので、その説明を省略する。
以上のように、この半導体装置の製造方法では、図１０に示すように、配線８を含む保護膜５の上面にオーバーコート膜９を形成し、オーバーコート膜９の上面全体に形成された下地金属層１１の上面にメッキレジスト膜３１を形成しているので、配線８間にメッキレジスト膜３１が入り込む余地がなく、ひいてはメッキレジスト膜３１を剥離した際にレジスト残渣が発生しにくいようにすることができる。
ここで、図１に示す半導体装置の一部の寸法の一例について説明する。保護膜５の厚さは２〜１０μｍである。下地金属層７、１１の銅層の厚さは０．３〜１μｍである。配線８の厚さは１〜２０μｍ、好ましくは３〜８μｍである。オーバーコート膜９の厚さは２０〜１２０μｍ、好ましくは３０〜８０μｍであるが、１００〜１２０μｍと比較的厚くしてもよい。オーバーコート膜９の開口部の直径は８０〜３００μｍであるが、配線８の微細化等に伴い、柱状電極１２の下部柱状電極部１２ａの直径を小さくする場合には、２０〜２００μｍとしてもよい。柱状電極１２の上部柱状電極部１２ｂの高さは、オーバーコート膜９の上面を基準にして、１０μｍ以下である。
ところで、図１に示す半導体装置では、柱状電極１２を下部柱状電極部１２ａ上に上部柱状電極部１２ｂを有する構造とし、上部柱状電極部１２ｂの高さをオーバーコート膜９の上面を基準にして１０μｍ以下とした場合について説明したが、これに限定されるものではない。すなわち、柱状電極１２は、上面がオーバーコート膜９の上面と面一である下部柱状電極部１２ａのみからなる構造であってもよい。ただし、このような面一とすることはプロセス的に困難であるため、どちらかと言えば、上述の如く、柱状電極１２はオーバーコート膜９の上面側にやや例えば１０μｍ以下突出するようにしてもよい。
（第２実施形態）
図１２はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、柱状電極１２において、上部柱状電極部１２ｂの直径は同じであるが、下部柱状電極部１２ａ（オーバーコート膜９の開口部１０）の直径をある程度小さくした点である。
このようにした場合には、図１に示す半導体装置と比較して、柱状電極１２のピッチが一定であるとき、半田ボール１３の支持部となる上部柱状電極部１２ｂの直径が同じであっても、下部柱状電極部１２ａ（オーバーコート膜９の開口部１０）の直径をある程度小さくして、下部柱状電極部１２ａの支持部となる配線８（下地金属層７を含む）の接続パッド部の直径をある程度小さくすることができるので、配線８の接続パッド部間の間隔を大きくすることができ、ひいては配線８の接続パッド部間に配置し得る配線８の引き回し線部の本数を増加することが可能となり、あるいは配線８の引き回し線部の幅等に余裕を持たせた設計が可能となる。
（第３実施形態）
図１３はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１２に示す半導体装置と異なる点は、半田ボール１３の実質的な直径が同じであっても、柱状電極１２の上部柱状電極部１２ｂの高さを高くし、上部柱状電極部１２ｂのの表面に形成された半田ボール１３と上部柱状電極部１２ｂとの接合面積を大きくした点である。このようにした場合には、半田ボール１３と上部柱状電極部１２ｂとの接合面積を大きくすることができるので、半田ボール１３の上部電極部１２ｂに対する接合強度を大きくすることができる。
次に、この半導体装置の製造方法の一例について説明する。この場合、図１０に示すような工程において、図１４に示すように、メッキレジスト膜３１の開口部３２内に上部柱状電極部１２ｂをその高さが２０〜２００μｍ、好ましくは３０〜８０μｍとなるように形成し、その上に半田ボール形成用半田層１３ａをその高さが１０〜１００μｍ、好ましくは２０〜５０μｍとなるように形成する。
次に、メッキレジスト膜３１を剥離し、次いで、半田ボール形成用半田層１３ａをマスクとして半田ボール形成用半田層１３ａ下以外の領域における下地金属層１１をエッチングして除去すると、図１５に示すように、半田ボール形成用半田層１３ａ下の柱状電極１２下にのみ下地金属層１１が残存される。次に、リフロー工程およびダイシング工程を経ると、図１３に示す半導体装置が複数個得られる。
（第４実施形態）
図１６はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、半田ボール１３を省略し、柱状電極１２の上部柱状電極部１２ｂの上面に表面処理層１４を形成した点である。この場合、例えば、図１４に示すような工程において、下地金属層１１をメッキ電流路としたニッケルおよび金の電解メッキを連続して行なうと、メッキレジスト膜３１の開口部３２内の上部柱状電極部１２ｂの上面にニッケルおよび金からなる２層構造の表面処理層１４が形成される。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図１に示す半導体装置の製造方法の他の例において、所定の工程の断面図。 図１２に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。 図１３に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図１４に続く工程の断面図。 この発明の第４実施形態としての半導体装置の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 配線
９ オーバーコート膜
１０ 開口部
１１ 下地金属層
１２ 柱状電極
１２ａ 下部柱状電極部
１２ｂ 上部柱状電極部
１３ 半田ボール
１４ 表面処理層

Claims (15)

  1. 半導体基板上に設けられた複数の配線と、前記配線を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜と、前記オーバーコート膜の開口部内に設けられた有底筒状の下地金属層と、前記下地金属層内に設けられた柱状電極とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記下地金属層は前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上にも設けられ、前記柱状電極は前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上に設けられた前記下地金属層上にも設けられていることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記柱状電極は、前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記柱状電極の上部柱状電極部の表面に半田ボールが設けられていることを特徴とする半導体装置。
  6. 請求項４に記載の発明において、前記柱状電極の上部柱状電極部の上面に表面処理層が設けられていることを特徴とする半導体装置。
  7. 半導体基板上に複数の配線を形成する工程と、
    前記配線を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成する工程と、
    前記オーバーコート膜の開口部内に有底筒状の下地金属層を形成する工程と、
    前記下地金属層内に電解メッキにより柱状電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  9. 請求項７に記載の発明において、前記下地金属層を形成する工程は、前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上にも下地金属層を形成する工程であり、前記柱状電極を形成する工程は、前記オーバーコート膜の開口部の周囲における前記オーバーコート膜上に形成された前記下地金属層上にも形成する工程であることを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、前記下地金属層の上面に、オーバーコート膜の開口部よりも大きい開口部を有するメッキレジスト膜を形成した後、前記柱状電極を形成することを特徴とする半導体装置の製造方法。
  11. 請求項９に記載の発明において、前記柱状電極を形成する工程は、電解メッキにより、前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の発明において、前記柱状電極の上部柱状電極部の表面に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  13. 請求項１１に記載の発明において、前記柱状電極の上部柱状電極部を形成した後に、当該上部柱状電極部の上面に電解メッキにより半田層を形成する工程を有することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記半田層を形成した後に、リフローにより、前記柱状電極の上部柱状電極部の表面に前記半田層からなる半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１１に記載の発明において、前記柱状電極の上部柱状電極部を形成した後に、当該上部柱状電極部の上面に電解メッキにより表面処理層を形成する工程を有することを特徴とする半導体装置の製造方法。
JP2007261479A 2006-11-08 2007-10-05 半導体装置およびその製造方法 Active JP4922891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007261479A JP4922891B2 (ja) 2006-11-08 2007-10-05 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006302633 2006-11-08
JP2006302633 2006-11-08
JP2007261479A JP4922891B2 (ja) 2006-11-08 2007-10-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008141170A true JP2008141170A (ja) 2008-06-19
JP4922891B2 JP4922891B2 (ja) 2012-04-25

Family

ID=39359037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261479A Active JP4922891B2 (ja) 2006-11-08 2007-10-05 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7619306B2 (ja)
JP (1) JP4922891B2 (ja)
KR (1) KR100956229B1 (ja)
CN (1) CN101183668B (ja)
TW (1) TW200832641A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062176A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2012049279A (ja) * 2010-08-26 2012-03-08 Teramikros Inc 半導体装置及び半導体装置の製造方法
JP2012074581A (ja) * 2010-09-29 2012-04-12 Teramikros Inc 半導体装置及びその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
KR101701380B1 (ko) * 2010-08-17 2017-02-01 해성디에스 주식회사 소자 내장형 연성회로기판 및 이의 제조방법
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
CN111509116A (zh) * 2011-12-08 2020-08-07 亮锐控股有限公司 具有厚金属层的半导体发光器件
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
DE102015214228A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
US11296030B2 (en) * 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064163A (ja) * 2000-08-21 2002-02-28 Ibiden Co Ltd 半導体チップ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144228A (ja) 1999-11-12 2001-05-25 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP3886712B2 (ja) 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
TW577160B (en) 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CN1568546B (zh) 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
TWI244129B (en) * 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
JP2004335915A (ja) 2003-05-12 2004-11-25 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2005175128A (ja) 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP4381191B2 (ja) * 2004-03-19 2009-12-09 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及び半導体装置の製造方法
JP4119866B2 (ja) 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4042749B2 (ja) 2005-02-21 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP4755486B2 (ja) * 2005-11-17 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064163A (ja) * 2000-08-21 2002-02-28 Ibiden Co Ltd 半導体チップ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062176A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2012049279A (ja) * 2010-08-26 2012-03-08 Teramikros Inc 半導体装置及び半導体装置の製造方法
JP2012074581A (ja) * 2010-09-29 2012-04-12 Teramikros Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080105981A1 (en) 2008-05-08
US8097941B2 (en) 2012-01-17
KR100956229B1 (ko) 2010-05-04
CN101183668A (zh) 2008-05-21
CN101183668B (zh) 2012-01-11
US20100015795A1 (en) 2010-01-21
JP4922891B2 (ja) 2012-04-25
KR20080042010A (ko) 2008-05-14
TW200832641A (en) 2008-08-01
US7619306B2 (en) 2009-11-17

Similar Documents

Publication Publication Date Title
JP4922891B2 (ja) 半導体装置およびその製造方法
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
TWI413210B (zh) 電子裝置封裝及製造方法
US10129980B2 (en) Circuit board and electronic component device
JP5385452B2 (ja) 半導体装置の製造方法
JP2007208209A (ja) 半導体装置及びその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2006278417A (ja) 半導体装置及び半導体装置の製造方法
JP2007294558A (ja) 半導体装置およびその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2008153696A (ja) 半導体パッケージ及びその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2010062170A (ja) 半導体装置およびその製造方法
JP5432543B2 (ja) 半導体装置の製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP2007250849A (ja) 半導体装置の製造方法
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
JP2010062176A (ja) 半導体装置およびその製造方法
JP5068830B2 (ja) 半導体装置
JP2007035875A (ja) 半導体装置およびその製造方法
JP2011035353A (ja) 半導体装置およびその製造方法
JP2011014843A (ja) 半導体装置およびその製造方法
JP2007115984A (ja) 半導体装置およびその製造方法
JPH11135529A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R150 Certificate of patent or registration of utility model

Ref document number: 4922891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250