JP3321351B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置とその製
造方法に関わり、特にバンプ電極を有する半導体装置の
構造とその製造方法に関する。

【０００２】

【従来の技術】ＴＡＢ等に接続される半導体チップに
は、電極パッドの上に突起状の金属電極（以下バンプ電
極という）が設けられている。電極パッドはＡｌもしく
はその合金により形成されている。バンプ電極を、Ａｌ
もしくはその合金により形成された電極パッドの上に直
接形成すると、Ａｌとバンプ電極とが反応し、金属間化
合物を形成することがある。Ａｌとバンプ電極とが反応
してできた金属間化合物は、一般にもろいため、チップ
の信頼性を損ないかねない。金属間化合物の形成を防止
するために、通常、複数層の金属薄膜（以下バリヤメタ
ルという）を、電極パッドとバンプ電極との間に形成し
ている。同時に、バリヤメタルは、バンプ電極と電極パ
ッドとの密着強度を向上させる役目も果たしている。

【０００３】図１６は、従来の半導体装置の断面図であ
る。図１６の断面には、バンプ電極、バリアメタルおよ
び電極パッドがそれぞれ示されている。図１６に示すよ
うに、半導体基板１には、この基板１内に形成された図
示せぬ集積回路に接続されている電極パッド３が形成さ
れている。電極パッド３の表面を含む半導体基板１の表
面上には、絶縁物でなるパッシベーション膜５が形成さ
れている。パッシベーション膜５は、外部から集積回路
へ、あるいは集積回路から外部へと信号を導くための開
口部７を、電極パッド３の上に有している。バリヤメタ
ル９は、上記開口部７を覆うようにして形成されてい
る。バリヤメタル９は、第１のバリヤメタル９ａと第２
のバリヤメタル９ｂとの２層構造を有している。第１の
バリヤメタル９ａは電極パッド３に接続されている。第
１のバリヤメタル９ａの上には第２のバリヤメタル９ｂ
が形成されている。バンプ電極１１は第２のバリヤメタ
ル９ｂの上に形成されている。

【０００４】図１７は、図１６に示す断面を有する半導
体装置の製造方法を説明するための図で、（ａ）図〜
（ｉ）図はそれぞれ、工程順に示した断面図である。ま
ず、図１７（ａ）に示すように、半導体基板１の上に、
電極パッド３となる金属層、例えばＡｌ−Ｃｕ−Ｓｉ合
金層３´を形成する。

【０００５】次いで、図１７（ｂ）に示すように、Ａｌ
−Ｃｕ−Ｓｉ合金層３´を、図示せぬレジスト層をマス
クに用いてエッチングし、電極パッド３を形成する。次
いで、図１７（ｃ）に示すように、電極パッド３の表面
を含む半導体基板１の表面上にパッシベーション膜５を
形成する。

【０００６】次いで、図１７（ｄ）に示すように、パッ
シベーション膜５を、図示せぬレジスト層をマスクに用
いてエッチングし、電極パッド３の所定の表面を露出さ
せる開孔部７を形成する。

【０００７】次いで、図１７（ｅ）に示すように、開孔
部７から露出した電極パッド３の表面上、および開孔部
７の側壁を含むパッシベーション膜５の表面上に、第１
のバリヤメタル９ａおよび第２のバリヤメタル９ｂを順
次スパッタ法により形成する。２層構造のバリヤメタル
９の材質の一例は、後に形成されるバンプ電極の材質を
Ａｕとしたとき、第１のバリヤメタル９ａは膜厚が１０
０ｎｍのＴｉのスパッタリング薄膜、第２のバリアメタ
ル９ｂは膜厚が３００ｎｍのＮｉのスパッタリング薄膜
である。

【０００８】次いで、図１７（ｆ）に示すように、第２
のバリヤメタル９ｂの上にレジストを塗布してレジスト
層２０を形成する。次いで、電極パッド３の上部に位置
するレジスト層２０の部分を写真蝕刻により除去して、
第２のバリヤメタル９ｂの表面が露出する開口部２２を
形成する。

【０００９】次いで、図１７（ｇ）に示すように、開口
部２２内に、Ａｕでなるバンプ電極１１を、バリヤメタ
ル９をメッキ電極に用いた電解メッキにより形成する。
バンプ電極５の高さの一例は１０〜２０ｎｍである。

【００１０】次いで、図１７（ｈ）に示すように、レジ
スト層２０を除去し、バンプ電極１１を第２のバリヤメ
タル９ｂの上に残す。次いで、図１７（ｉ）に示すよう
に、電極パッド３どうしの短絡を防ぐために、バリヤメ
タル９をバンプ電極１１の下の部分のみを残し、他の部
分はウェットエッチングにより除去する。ウェットエッ
チングに用いられるエッチング液の一つの例は、Ｎｉ
（第２のバリアメタル９ｂ）のエッチングためにＨＮＯ
₃ 、ＨＣｌ、ＣＨ₃ ＣＯＯＨ混合液、Ｔｉ（第１のバリ
アメタル９ａ）のエッチングのためにＨＦ水溶液であ
る。以上が、従来の半導体装置とその製造方法の概要で
ある。

【００１１】

【発明が解決しようとする課題】従来の製造方法では、
特に図１７（ｉ）に示すバリヤメタル９のウェットエッ
チング工程において、バンプ電極１１とパッシベーショ
ン膜５との間に、大きなサイドエッチングが発生するこ
とがある。この明細書で述べるサイドエッチングとは、
図１７（ｉ）に示すように、バリヤメタル９のエッチン
グが、バンプ電極１１のフリンジ２４からバンプ電極１
１の下に進行することをいう。サイドエッチングの原因
はバリヤメタル９を除去するためのエッチングが、腐食
液を用いた等方性のエッチングであること、およびバン
プ電極１１のエッチングレートと、バリヤメタル９のエ
ッチングレートとが互いに異なることである。もし、サ
イドエッチングがパッシベーション開口部７に到達して
しまうと、電極パッド３が露出してしまう。電極パッド
３が露出すると、電極パッド３の腐食（コロージョン）
が発生する可能性がでてくる。電極パッド３の腐食が進
行するに連れて、電気的特性は不安定になってくる。最
悪のときには電極パッド３とバンプ電極１１との電気的
接続が断たれてしまう。

【００１２】このように開口部７に達するサイドエッチ
ングの発生は、半導体装置の電気的特性に関する信頼性
を損なったり、半導体装置の寿命を著しく低下させたり
する要因の一つである。

【００１３】このような開口部７に達するサイドエッチ
ングの発生を防止するために、バンプ電極１１の横幅
は、サイドエッチングの量を見込み（以下、サイドエッ
チングマージンという）、パッシベーション開口部７の
開口径よりも充分に大きくしている。

【００１４】しかし、現在、サイドエッチングマージン
は、バンプ電極１１の微細化に対して、大きな障害とな
りつつある。サイドエッチングの発生を防ぐために、従
来の製造方法の図１７（ｈ）以降の工程を次のように改
善した製造方法がある。

【００１５】図１８は、改善された従来の半導体装置の
製造方法を説明するための図で、（ａ）図〜（ｄ）図は
それぞれ、工程順に示した断面図である。図１７（ａ）
〜図１７（ｈ）により説明した製造方法に従って半導体
装置を製造してきた後、図１８（ａ）に示すように、バ
ンプ電極１１の表面を含む第２のバリヤメタル９ｂの上
にレジストを塗布し、レジスト層３０を形成する。

【００１６】次いで、図１８（ｂ）に示すように、電極
パッド３どうしを短絡させないために、第２のバリヤメ
タル９の除去すべき部分の上部に位置するレジスト層３
０の部分を写真蝕刻により除去し、バリヤメタル９の除
去したくない部分をレジスト層３０によりマスクする。

【００１７】次いで、図１８（ｃ）に示すように、レジ
スト層３０をマスクに用いて、バリヤメタル９をウェッ
トエッチングにより除去する。次いで、図１８（ｄ）に
示すように、レジスト層３０を除去し、バンプ電極１１
を第２のバリヤメタル９ｂの上に残す。

【００１８】以上が、改善された従来の半導体装置の製
造方法の概要である。しかし、改善された従来の製造方
法では、バンプ電極１１を形成した後に行われるレジス
トの塗布、および塗布されたレジストの除去がそれぞれ
難しい。また、バンプ電極１１の周囲にバリヤメタル９
が残存し、これがバンプ電極１１の微細化や、配置ピッ
チのファイン化を阻害する。

【００１９】サイドエッチングの発生を防ぐためのさら
に他の製造方法として、次のような製造方法も考えられ
ている。つまり、バリヤメタル９を、ウェットエッチン
グではなく、プラズマなどを用いたドライエッチングに
より除去する製法である。プラズマなどを用いたドライ
エッチングは、異方性が強く、ウェットエッチングに比
べて、発生するサイドエッチングの量は格段に少なくな
る。この製法は、工程数も図１７（ａ）〜図１７（ｉ）
に示した製法と変わらない、という利点もある。

【００２０】しかし、ドライエッチング装置は高価であ
る。さらに、ドライエッチング装置では、ワークを搬入
した後、チャンバを一旦、真空引き（減圧）する必要が
あり、スループットを悪くしてしまう。結果として、バ
リヤメタル９をドライエッチングにより除去する製法
は、製造コストを上昇させる。

【００２１】この発明は、上記の事情に鑑みて為された
もので、その第１の目的は、微細化されたバンプ電極を
有することが可能でありながらも、電気的特性に関する
信頼性を長い期間に及んで保つことができる半導体装置
およびその製造方法を提供することにある。

【００２２】また、第２の目的は、上記第１の目的を達
成すると同時に、バンプ電極の異常な成長を、簡単に防
止できる構造を有する半導体装置およびその製造方法を
提供することにある。

【００２３】

【課題を解決するための手段】上記第１の目的を達成す
るために、この発明に係る半導体装置では、半導体基板
と、前記半導体基板上に形成された電極パッドと、前記
半導体基板および前記電極パッド上に形成され、前記電
極パッドの少なくとも一部を露出させる開口部を有する
絶縁層と、前記開口部を介して前記電極パッドに接続さ
れ、第１、第２の導体層の少なくとも２層を含む積層構
造層と、前記積層構造層に接続され、この積層構造層が
少なくとも含む第１、第２の導体層のうち、少なくとも
いずれか１つの導体層の側壁を隠すと同時に、前記積層
構造層を平面から見て隠す突起状電極とを具備すること
を特徴としている。

【００２４】さらに、前記第２の導体層が積層構造を有
していることを特徴としている。さらに、前記絶縁層と
前記突起状電極との間に存在する前記積層構造層の厚み
は、前記積層構造層の全体の厚みよりも薄いことを特徴
としている。

【００２５】上記第１の目的を達成するために、この発
明に係る半導体装置の製造方法では、半導体基板上に電
極パッドを形成し、前記半導体基板および前記電極パッ
ド上に、前記電極パッドの少なくとも一部を露出させる
開口部を有する絶縁層を形成し、前記開口部を介して前
記電極パッドに接続される、第１、第２の導体層の少な
くとも２層を含む積層構造層を形成し、前記積層構造層
が少なくとも含む第１、第２の導体層のうち、少なくと
も最上層の導体層を、その一部を残して除去し、前記積
層構造層に接続され、前記積層構造層が少なくとも含む
第１、第２の導体層のうち、前記残されている最上層の
導体層の側壁を隠す突起状電極を形成し、少なくとも平
面から見て前記突起状電極からはみだしている前記積層
構造層の部分を除去することを特徴としている。

【００２６】さらに、前記突起状電極を、前記積層構造
層をメッキ電極に用いた電解メッキにより形成すること
を特徴としている。上記第２の目的を達成するために、
この発明に係る半導体装置では、半導体基板と、前記半
導体基板上に形成された電極パッドと、前記半導体基板
および前記電極パッド上に形成され、前記電極パッドの
少なくとも一部を露出させる開口部を有する絶縁層と、
前記開口部を介して前記電極パッドに接続され、第１、
第２の導体層の少なくとも２層を含む積層構造層と、前
記積層構造層に接続され、この積層構造層が少なくとも
含む第１、第２の導体層のうち、少なくともいずれか１
つの導体層の側壁を隠すと同時に、前記積層構造層を平
面から見て隠す突起状電極とを備える。そして、前記積
層構造層と前記突起状電極との間に形成された、金属薄
膜をさらに具備することを特徴としている。

【００２７】さらに、前記金属薄膜が、前記突起状電極
と同一組成を有していることを特徴としている。さら
に、前記絶縁層と前記突起状電極との間に存在する少な
くとも前記金属薄膜を含む積層構造部分の厚みは、前記
積層構造層の全体の厚みよりも薄いことを特徴としてい
る。

【００２８】上記第２の目的を達成するために、この発
明に係る半導体装置の製造方法の第１の態様では、半導
体基板上に電極パッドを形成し、前記半導体基板および
前記電極パッド上に、前記電極パッドの少なくとも一部
を露出させる開口部を有する絶縁層を形成し、前記開口
部を介して前記電極パッドに接続される、第１、第２の
導体層の少なくとも２層を含む積層構造層を形成し、前
記積層構造層が少なくとも含む第１、第２の導体層のう
ち、少なくとも最上層の導体層を、その一部を残して除
去し、前記積層構造層上に金属薄膜を形成し、前記金属
薄膜を介して前記積層構造層に接続され、前記積層構造
層が少なくとも含む第１、第２の導体層のうち、少なく
とも前記残されている最上層の導体層の側壁を隠す突起
状電極を形成し、少なくとも平面から見て前記突起状電
極からはみだしている前記金属薄膜の部分を除去し、少
なくとも平面から見て前記突起状電極からはみだしてい
る前記積層構造層の部分を除去することを特徴としてい
る。

【００２９】さらに、前記突起状電極は、少なくとも前
記金属薄膜をメッキ電極に用いた電解メッキにより形成
することを特徴としている。さらに、前記少なくとも平
面から見て前記突起状電極からはみだしている前記金属
薄膜の部分を除去するとき、前記金属薄膜のエッチング
レートが、前記突起状電極のエッチングレートほぼ同等
のエッチャントを用いることを特徴としている。

【００３０】さらに、前記少なくとも平面から見て前記
突起状電極からはみだしている前記積層構造層の部分を
除去するとき、前記積層構造層のエッチングレートが、
前記金属薄膜のエッチングレートよりも速いエッチャン
トを用いることを特徴としている。

【００３１】上記第２の目的を達成するために、この発
明に係る半導体装置の製造方法の第２の態様では、半導
体基板上に電極パッドを形成し、前記半導体基板および
前記電極パッド上に、前記電極パッドの少なくとも一部
を露出させる開口部を有する絶縁層を形成し、前記開口
部を介して前記電極パッドに接続される、第１、第２の
導体層の少なくとも２層を含む積層構造層を形成し、前
記積層構造層を、少なくとも前記電極パッドに接続され
る部分を残して除去し、前記積層構造層上に金属薄膜を
形成し、前記金属薄膜を介して前記積層構造層に接続さ
れ、前記積層構造層の側壁を隠す突起状電極を形成し、
少なくとも平面から見て前記突起状電極からはみだして
いる前記金属薄膜の部分を除去することを特徴としてい
る。

【００３２】さらに、前記突起状電極は、前記金属薄膜
をメッキ電極に用いた電解メッキにより形成することを
特徴としている。さらに、前記少なくとも平面から見て
前記突起状電極からはみだしている前記金属薄膜の部分
を除去するとき、前記金属薄膜のエッチングレートが、
前記突起状電極のエッチングレートほぼ同等のエッチャ
ントを用いることを特徴としている。

【００３３】

【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。図１は、この発明の第１の実施の形態に
係る半導体装置の断面図である。図１の断面には、バン
プ電極、バリアメタルおよび電極パッドがそれぞれ示さ
れている。

【００３４】図１に示すように、シリコン基板１には、
この基板１内に形成された図示せぬ集積回路に接続され
ている電極パッド３が形成されている。電極パッド３の
表面を含むシリコン基板１の表面上には、絶縁物でなる
パッシベーション膜５が形成されている。パッシベーシ
ョン膜５は、外部から集積回路へ、あるいは集積回路か
ら外部へと信号を導くための開口部７を、電極パッド３
の上の部分に有している。バリヤメタル９は、上記開口
部７を覆うようにして形成されている。バリヤメタル９
は、第１のバリヤメタル９ａと第２のバリヤメタル９ｂ
との２層構造を有している。第１のバリヤメタル９ａは
電極パッド３に接続されている。第１のバリヤメタル９
ａの上には第２のバリヤメタル９ｂが形成されている。
第２のバリヤメタル９ｂの底面積は、第１のバリヤメタ
ル９ａのそれよりも小さく形成されている。バンプ電極
１１は、第２のバリヤメタル９ｂの側壁を含む表面上
と、第１のバリヤメタル９ａの第２のバリヤメタル９ｂ
からパッシベーション膜５に沿ってはみ出した部分の上
との双方に跨がって形成されている。バンプ電極１１の
材質の例としては、ＴＡＢ型半導体装置に用いる場合に
はＡｕが、また、フリップチップ型半導体装置に用いる
場合には、Ｐｂ−Ｓｎ合金に代表されるハンダが用いら
れる。

【００３５】図２は、この発明の第１の実施の形態に係
る半導体装置の製造方法を説明するための図で、（ａ）
図〜（ｊ）図はそれぞれ、工程順に示した断面図であ
る。まず、図２（ａ）に示すように、シリコン基板１の
上に、図示せぬ集積回路に接続される電極パッド３とな
る金属層、例えばＡｌ−Ｃｕ−Ｓｉ合金層３´を形成す
る。

【００３６】次いで、図２（ｂ）に示すように、Ａｌ−
Ｃｕ−Ｓｉ合金層３´を、図示せぬレジスト層をマスク
に用いてエッチングし、電極パッド３を形成する。次い
で、図２（ｃ）に示すように、電極パッド３の表面を含
む半導体基板１の表面上にパッシベーション膜５を形成
する。

【００３７】次いで、図２（ｄ）に示すように、パッシ
ベーション膜５を、図示せぬレジスト層をマスクに用い
てエッチングし、電極パッド３の所定の表面を露出させ
る開孔部７を形成する。

【００３８】次いで、図２（ｅ）に示すように、開孔部
７から露出した電極パッド３の表面上、および開孔部７
の側壁を含むパッシベーション膜５の表面上に、第１の
バリヤメタル９ａおよび第２のバリヤメタル９ｂを順次
スパッタ法により形成する。２層構造のバリヤメタル９
の材質の一例は、後に形成されるバンプ電極の材質をＡ
ｕとしたとき、第１のバリヤメタル９ａは膜厚が１００
ｎｍのＴｉのスパッタリング薄膜、第２のバリアメタル
９ｂは膜厚が３００ｎｍのＮｉのスパッタリング薄膜で
ある。

【００３９】次いで、図２（ｆ）に示すように、第２の
バリヤメタル９ｂの開口部７の上方および開口部７の周
囲の上を、図示せぬレジスト層によりマスクし、ウェッ
トエッチングにより第２のバリヤメタル９ｂを除去す
る。これにより、第２のバリヤメタル９ｂは、開口部７
および開口部７の周囲の上に、第１のバリヤメタル９ａ
を介して残る。この実施の形態では、Ｎｉ（第２のバリ
ヤメタル９ｂ）を、ＨＮＯ₃ 、ＨＣｌ、ＣＨ₃ ＣＯＯＨ
混合液を用いてエッチングしている。この混合液は、Ｔ
ｉ（第１のバリヤメタル９ａ）を侵蝕しないため、第２
のバリヤメタル９ｂのみを選んでエッチングすることが
できる。

【００４０】次いで、図２（ｇ）に示すように、第１の
バリヤメタル９ａおよび第２のバリヤメタル９ｂの上に
レジストを塗布してレジスト層２０を形成する。次い
で、電極パッド３の上部に位置するレジスト層２０の部
分を写真蝕刻により除去して、第２のバリヤメタル９ｂ
が完全に露出する開口部２２を形成する。

【００４１】次いで、図２（ｈ）に示すように、開口部
２２内に、Ａｕでなるバンプ電極１１を、第１のバリヤ
メタル９ａをメッキ電極に用いた電解メッキにより形成
する。バンプ電極５の高さの一例は１０〜２０ｎｍであ
る。

【００４２】次いで、図２（ｉ）に示すように、レジス
ト層２０を除去し、バンプ電極１１を、第２のバリヤメ
タル９ｂの周囲の第１のバリヤメタル９ａの上から、第
２のバリヤメタル９ｂの上に跨がって残す。

【００４３】次いで、図２（ｊ）に示すように、電極パ
ッド３どうしの短絡を防ぐために、第１のバリヤメタル
９ａをバンプ電極１１の下の部分のみを残し、他の部分
はウェットエッチングにより除去する。この実施の形態
では、Ｔｉ（第１のバリヤメタル９ａ）を、ＨＦ水溶液
を用いてエッチングしている。この水溶液は、Ｎｉ（第
２のバリヤメタル９ｂ）を侵蝕しないため、第１のバリ
ヤメタル９ａのみを選んでエッチングすることができ
る。

【００４４】なお、ウェットエッチングは、腐食液を用
いた等方性エッチングであり、従来と同様にバンプ電極
１１のフリンジ２４からバンプ電極１１の下にサイドエ
ッチングが発生する。

【００４５】しかし、この実施の形態に係る半導体装置
では、ウェットエッチングされるのは第１のバリヤメタ
ル９ａのみである。ウェットエッチングされる層の厚み
は、従来の第１のバリヤメタル９ａと第２のバリヤメタ
ル９ｂとの２層に比べ薄い。このため、電極パッド３ど
うしの短絡を防ぐためのウェットエッチングは、従来に
比べて短時間で済む。したがって、発生するサイドエッ
チングの量を確実に減らすことができる。

【００４６】また、この実施の形態に係る半導体装置
は、バンプ電極１１のフリンジ２４に沿った部分とパッ
シベーション膜５との間に、２層構造のバリヤメタルの
うち、電極パッド３に接続される第１のバリヤメタル９
ａのみを挟む構造を有している。このような構造では、
バンプ電極１１が、パッシベーション膜５の上にオーバ
ーハングする部分の高さは、第１のバリヤメタル９ａの
厚さにほぼ等しくなる。つまり、従来の生じていた高さ
に比べて低いのである。高さの低いオーバーハング部分
には水溶液（エッチング液）が侵入しにくい。したがっ
て、サイドエッチングが進行する速度を、従来の構造に
比べて抑制することができる。

【００４７】図３は、この発明の第２の実施の形態に係
る半導体装置の断面図である。図３に示すように、第２
の実施の形態に係る装置は、第１の実施の形態に係る装
置の第２のバリヤメタル９ｂを、バリヤメタル９ｂ１と
９ｂ２との２層にしたものである。バリヤメタル９は、
バリヤメタル９ａ、バリヤメタル９ｂ１およびバリヤメ
タル９ｂ２との３層構造になっている。

【００４８】バンプ電極１１の材質の一つの例は、第１
の実施の形態と同様に、ＴＡＢ型半導体装置のときには
Ａｕ、フリップチップ型半導体装置のときにはＰｂ−Ｓ
ｎ合金である。また、バリヤメタル９の材質の一つの例
は、第１のバリヤメタル９ａは膜厚１００ｎｍのＴｉ、
第２のバリヤメタルの第１層目９ｂ１は膜厚３００ｎｍ
のＮｉ、第２のバリヤメタルの第２層目９ｂ２は膜厚５
０ｎｍのＰｄである。

【００４９】第２の実施の形態に係る装置は、第２のバ
リヤメタル９ｂを２層構造としているので、第２のバリ
ヤメタル９ｂが１層のときに比べ、バンプ電極１１とバ
リヤメタル９との密着強度が、さらに向上する。したが
って、バリヤメタル９とバンプ電極１１との良好な接触
を、より長い期間に及んで保つことができる。

【００５０】図４は、この発明の第２の実施の形態に係
る半導体装置の製造方法を説明するための図で、（ａ）
図〜（ｆ）図はそれぞれ、工程順に示した断面図であ
る。まず、図２（ａ）〜（ｅ）に従って、第１のバリヤ
メタル９ａまで形成した後、図４（ａ）に示すように、
第１のバリヤメタル９ａの上に、第２のバリヤメタルの
第１層目９ｂ１および第２層目９ｂ２を順次スパッタ法
により形成する。３層構造のバリヤメタル９の材質の一
例は、後に形成されるバンプ電極の材質をＡｕとしたと
き、第１のバリヤメタル９ａは膜厚が１００ｎｍのＴｉ
のスパッタリング薄膜、第２のバリアメタルの第１層目
９ｂ１は膜厚が３００ｎｍのＮｉのスパッタリング薄
膜、第１層目９ｂ２は膜厚が５０ｎｍのＰｄのスパッタ
リング薄膜である。

【００５１】次いで、図４（ｂ）に示すように、２層構
造の第２のバリヤメタル９ｂの開口部７の上方および開
口部７の周囲の上を、図示せぬレジスト層によりマスク
し、ウェットエッチングにより除去する。これにより、
第２のバリヤメタル９ｂは、開口部７および開口部７の
周囲の上に、第１のバリヤメタル９ａを介して残る。こ
の実施の形態では、Ｐｄ（第２層目９ｂ２）、Ｎｉ（第
１層目９ｂ１）を、ＨＮＯ₃ 、ＨＣｌ、ＣＨ₃ ＣＯＯＨ
混合液を用いてエッチングする。この混合液は、第１の
実施の形態においても説明されたように、Ｔｉ（第１の
バリヤメタル９ａ）を侵蝕しない。このため、２層構造
の第２のバリヤメタル９ｂのみを選んでエッチングする
ことができる。

【００５２】次いで、図４（ｃ）に示すように、第１の
バリヤメタル９ａおよび２層構造の第２のバリヤメタル
９ｂの上にレジストを塗布してレジスト層２０を形成す
る。次いで、電極パッド３の上部に位置するレジスト層
２０の部分を写真蝕刻により除去して、２層構造の第２
のバリヤメタル９ｂが完全に露出する開口部２２を形成
する。

【００５３】次いで、図４（ｄ）に示すように、開口部
２２内に、Ａｕでなるバンプ電極１１を、第１のバリヤ
メタル９ａをメッキ電極に用いた電解メッキにより形成
する。バンプ電極５の高さの一例は１０〜２０ｎｍであ
る。

【００５４】次いで、図４（ｅ）に示すように、レジス
ト層２０を除去し、バンプ電極１１を、２層構造の第２
のバリヤメタル９ｂの周囲の第１のバリヤメタル９ａの
上から、２層構造の第２のバリヤメタル９ｂの上に跨が
って残す。

【００５５】次いで、図４（ｆ）に示すように、電極パ
ッド３どうしの短絡を防ぐために、第１のバリヤメタル
９ａをバンプ電極１１の下の部分のみを残し、他の部分
はウェットエッチングにより除去する。この実施の形態
では、Ｔｉ（第１のバリヤメタル９ａ）を、ＨＦ水溶液
を用いてエッチングする。この水溶液は、Ｐｄ（第２層
目９ｂ２）、およびＮｉ（第２層目９ｂ１）をそれぞれ
侵蝕しないため、第１のバリヤメタル９ａのみを選んで
エッチングすることができる。

【００５６】このような第２の実施の形態に係る装置で
も、第１の実施の形態に係る装置と同様な効果を得るこ
とができる。なお、第１の実施の形態に係る半導体装置
は、第２の実施の形態に係る半導体装置のように変形が
可能な他、次のように変形することもできる。

【００５７】まず、第２の実施の形態に係る半導体装置
では、同一のエッチング液を用いて、第１層目９ｂ１と
第２層目９ｂ２とを一度に除去している。これを、異な
るエッチング液を用いて、第１層目９ｂ１と第２層目９
ｂ２とを別々に除去するようにしてもよい。

【００５８】また、第２の実施の形態に係る半導体装置
では、第２のバリヤメタル９ｂを２層構造にしている。
これを、３層以上の構造としてもよい。また、第１、第
２の実施の形態に係る半導体装置ではそれぞれ、第１の
バリヤメタル９ａを１層にしている。これを、２層以上
の構造としてもよい。

【００５９】上記の変形に係るいずれの装置において
も、第１の実施の形態に係る装置と同様の効果を得るこ
とができる。上記第１、第２の実施の形態に係る半導体
装置では、バンプ電極１１を、エッチング前の第１のバ
リヤメタル９ａをメッキ電極に用いた電解メッキにより
形成している。

【００６０】このとき、露出した第１のバリヤメタル９
ａの表面が酸化、あるいは汚染したりすると、第１のバ
リヤメタル９ａの表面の導電性が低下することがある。
第１のバリヤメタル９ａの表面の導電性が低下すると、
第２のバリヤメタル９ｂの表面の導電性との差が大きく
なる。このため、第２のバリヤメタル９ｂを中心に電界
が発生するようになり、バンプ電極１１は、第２のバリ
ヤメタル９ｂを中心に成長するようになる。このように
成長されたバンプ電極１１の形状は、図５に示すよう
に、異常なものになる。

【００６１】このようなバンプ電極１１の異常な成長を
防ぐ一つの例は、図２（ｆ）、あるいは図４（ｃ）に示
す第２のバリヤメタル９ｂをエッチングする工程のと
き、並びに図２（ｇ）、あるいは図４（ｄ）に示すレジ
スト層２０にバンプ電極１１を選択成長させるための開
口部２２を形成する工程のときに、露出した第１のバリ
ヤメタル９ａの表面を清浄に保つことである。特に第２
のバリヤメタル９ｂをエッチングしたときのエッチング
液が、露出した第１のバリヤメタル９ａの表面に残らな
いようにする。また、ワーク周囲の雰囲気を不活性にし
ておくと良い。このように露出した第１のバリヤメタル
９ａの表面を清浄に保つことで、第１のバリヤメタル９
ａの表面の汚染、あるいはこの汚染物からの酸化が防止
される。また、同時にワーク周囲の雰囲気を不活性にす
ることで第１のバリヤメタル９ａの表面の酸化が防止さ
れる。例えばこのように配慮し、第１のバリヤメタル９
ａの表面の導電性の低下を抑制することで、バンプ電極
１１の異常な成長を防ぐことができる。

【００６２】次に、この発明の第３の実施の形態に係る
半導体装置について説明する。この第３の実施の形態に
係る半導体装置は、図５に示したバンプ電極１１の異常
な成長を、簡単に防止できる構造を有する半導体装置を
提供しようとするものである。

【００６３】図６は、この発明の第３の実施の形態に係
る半導体装置の断面図である。図６の断面には、バンプ
電極、バリアメタルおよび電極パッドがそれぞれ示され
ている。

【００６４】図６に示すように、シリコン基板１には、
この基板１内に形成された図示せぬ集積回路に接続され
ている電極パッド３が形成されている。電極パッド３の
表面を含むシリコン基板１の表面上には、絶縁物でなる
パッシベーション膜５が形成されている。パッシベーシ
ョン膜５は、外部から集積回路へ、あるいは集積回路か
ら外部へと信号を導くための開口部７を、電極パッド３
の上の部分に有している。バリヤメタル９は、上記開口
部７を覆うようにして形成されている。バリヤメタル９
は、第１のバリヤメタル９ａと第２のバリヤメタル９ｂ
との２層構造を有している。第１のバリヤメタル９ａは
電極パッド３に接続されている。第１のバリヤメタル９
ａの上には第２のバリヤメタル９ｂが形成されている。
第２のバリヤメタル９ｂの底面積は、第１のバリヤメタ
ル９ａのそれよりも小さく形成されている。第１のバリ
ヤメタル９ａおよび第２のバリヤメタル９ｂの上には、
金属薄膜１５が形成されている。バンプ電極１１は、金
属薄膜１５の上に形成されている。バンプ電極１１の材
質の例としては、ＴＡＢ型半導体装置に用いる場合には
Ａｕが、また、フリップチップ型半導体装置に用いる場
合には、Ｐｂ−Ｓｎ合金に代表されるハンダが用いられ
る。また、金属薄膜１５の材質には、特に第２のバリヤ
メタル９ｂおよびバンプ電極１１との密着性に優れ、か
つ第１のバリヤメタル９ａとエッチングレートを取るこ
とが可能な導電物が選ばれる。そして、酸化されにくい
ものであれば、なお良い。このような金属薄膜１５の一
つの具体例は、バンプ電極１１の材質と同一のものであ
る。

【００６５】図７は、この発明の第３の実施の形態に係
る半導体装置の製造方法を説明するための図で、（ａ）
図〜（ｆ）図はそれぞれ、工程順に示した断面図であ
る。まず、図２（ａ）〜（ｆ）に従って、第２のバリヤ
メタル９ｂの選ばれた部分を除去した後、図７（ａ）に
示すように、第２のバリヤメタル９ｂおよび第１のバリ
ヤメタル９ａを覆う、金属薄膜１５をスパッタ法、また
は蒸着法により形成する。

【００６６】次いで、図７（ｂ）に示すように、金属薄
膜１５の上にレジストを塗布してレジスト層２０を形成
する。次いで、電極パッド３の上部に位置するレジスト
層２０の部分を写真蝕刻により除去して、金属薄膜１５
によって覆われている第２のバリヤメタル９ｂが底に露
呈する開口部２２を形成する。

【００６７】次いで、図７（ｃ）に示すように、開口部
２２内に、Ａｕでなるバンプ電極１１を、第１のバリヤ
メタル９ａおよび金属薄膜１５をメッキ電極に用いた電
解メッキにより形成する。バンプ電極１１の高さの一例
は１０〜２０ｎｍである。このとき、第１のバリヤメタ
ル９ａの表面が酸化あるいは汚染により導電性が低下し
ていたとしても、金属薄膜１５の表面が導電性が低下し
ていなければ、バンプ電極１１の異常な成長は防がれ
る。

【００６８】次いで、図７（ｄ）に示すように、レジス
ト層２０を除去し、バンプ電極１１を、金属薄膜１５に
よって覆われている第２のバリヤメタル９ｂの上方か
ら、この第２のバリヤメタル９ｂの周囲の第１のバリヤ
メタル９ａの上方に跨がって残す。

【００６９】次いで、図７（ｅ）に示すように、電極パ
ッド３どうしの短絡を防ぐために、まず、金属薄膜１５
を、バンプ電極１１の下の部分のみを残し、他の部分は
ウェットエッチングにより除去する。

【００７０】ここで、金属薄膜１５の材質が、バンプ電
極１１の材質と異なっているとき、バンプ電極１１の下
の金属薄膜１５にサイドエッチングが生ずる。しかし、
金属薄膜１５をバリヤメタル９の厚さよりも薄くしてお
くことで、第１の実施の形態により説明したように、発
生するサイドエッチングの量は確実に減らすことができ
る。

【００７１】また、金属薄膜１５の材質が単体金属で、
バンプ電極１１が上記単体金属を含む合金のときには、
金属薄膜１５のエッチングレートとバンプ電極１１のエ
ッチングレートとを似通ったものにできるので、バンプ
電極１１下の金属薄膜１５に発生するサイドエッチング
の量は、さらに減らせる。

【００７２】さらに金属薄膜１５がバンプ電極１１と同
一組成のときには、金属薄膜１５のエッチングレートと
バンプ電極１１のエッチングレートとが互いに等しくな
るので、バンプ電極１１下の金属薄膜１５にサイドエッ
チングを発生させずに済む。

【００７３】次いで、図７（ｆ）に示すように、電極パ
ッド３どうしの短絡を防ぐために、さらに第１のバリヤ
メタル９ａをバンプ電極１１の下の部分のみを残し、他
の部分はウェットエッチングにより除去する。

【００７４】なお、ウェットエッチングは、腐食液が用
いられた等方性エッチングであるために、従来と同様
に、バンプ電極１１のフリンジ２４からバンプ電極１１
の下にサイドエッチングが発生する。

【００７５】しかし、第３の実施の形態に係る装置にお
いても、第１、第２の実施の形態に係る装置と同様に、
ウェットエッチングされるのは第１のバリヤメタル９ａ
のみである。金属薄膜１５の下の第１のバリヤメタル９
ａに発生するサイドエッチングの量は、第１、第２の実
施の形態に係る装置と同様に、確実に減らすことができ
る。

【００７６】図８は、この発明の第４の実施の形態に係
る半導体装置の断面図である。図８の断面には、バンプ
電極、バリアメタルおよび電極パッドがそれぞれ示され
ている。

【００７７】第４の実施の形態に係る装置は、第３の実
施の形態に係る装置に準じたものである。異なるところ
は、図８に示すように、第１のバリヤメタル９ａと第２
のバリヤメタル９ｂとを同時にエッチングして、２層構
造のバリヤメタル９を、開口部７の上とその周囲に、あ
らかじめ形成していることである。そして、金属薄膜１
５は、２層構造のバリヤメタル９を覆うように形成され
ている。バンプ電極１１は、金属薄膜１５の上に形成さ
れている。

【００７８】図９は、この発明の第４の実施の形態に係
る半導体装置の製造方法を説明するための図で、（ａ）
図〜（ｇ）図はそれぞれ、工程順に示した断面図であ
る。まず、図２（ａ）〜（ｅ）に従って、図９（ａ）に
示すように、第１のバリヤメタル９ａおよび第２のバリ
ヤメタル９ｂを順次形成する。

【００７９】次いで、図９（ｂ）に示すように、バリヤ
メタル９の開口部７の上方および開口部７の周囲の上
を、図示せぬレジスト層によりマスクし、ウェットエッ
チングにより第２のバリヤメタル９ｂ、第１のバリヤメ
タル９ａを順次除去する。これにより、バリヤメタル９
は、開口部７および開口部７の周囲の上に残る。この実
施の形態では、Ｎｉ（第２のバリヤメタル９ｂ）を、Ｈ
ＮＯ₃ 、ＨＣｌ、ＣＨ₃ＣＯＯＨ混合液を用いてエッチ
ングし、Ｔｉ（第１のバリヤメタル９ａ）を、ＨＦ水溶
液を用いてエッチングする。

【００８０】次いで、図９（ｃ）に示すように、バリヤ
メタル９を覆う、金属薄膜１５をスパッタ法、または蒸
着法により形成する。次いで、図９（ｄ）に示すよう
に、金属薄膜１５の上にレジストを塗布してレジスト層
２０を形成する。次いで、電極パッド３の上部に位置す
るレジスト層２０の部分を写真蝕刻により除去して、金
属薄膜１５によって覆われているバリヤメタル９が底に
露呈する開口部２２を形成する。

【００８１】次いで、図９（ｅ）に示すように、開口部
２２内に、Ａｕでなるバンプ電極１１を、金属薄膜１５
をメッキ電極に用いた電解メッキにより形成する。バン
プ電極１１の高さの一例は１０〜２０ｎｍである。

【００８２】次いで、図９（ｆ）に示すように、レジス
ト層２０を除去し、バンプ電極１１を、金属薄膜１５に
よって覆われているバリヤメタル９の上方に残す。次い
で、図９（ｇ）に示すように、電極パッド３どうしの短
絡を防ぐために、まず、金属薄膜１５を、バンプ電極１
１の下の部分のみを残し、他の部分はウェットエッチン
グにより除去する。

【００８３】ここで、金属薄膜１５の材質が、バンプ電
極１１の材質と異なっているとき、バンプ電極１１の下
の金属薄膜１５にサイドエッチングが生ずるが、金属薄
膜１５をバリヤメタル９の厚さよりも薄くしておくこと
で、第１の実施の形態により説明したように、発生する
サイドエッチングの量は確実に減らすことができる。

【００８４】また、金属薄膜１５の材質が単体金属で、
バンプ電極１１が上記単体金属を含む合金のときには、
金属薄膜１５のエッチングレートとバンプ電極１１のエ
ッチングレートとを似通ったものにできるので、バンプ
電極１１下の金属薄膜１５に発生するサイドエッチング
の量は、さらに減らせる。

【００８５】さらに金属薄膜１５がバンプ電極１１と同
一組成のときには、金属薄膜１５のエッチングレートと
バンプ電極１１のエッチングレートとが互いに等しくな
るので、バンプ電極１１下の金属薄膜１５にサイドエッ
チングを発生させずに済む。

【００８６】図１０は、この発明の第５の実施の形態に
係る半導体装置の断面図である。第１、第２の実施の形
態に係る装置はそれぞれ、第２のバリヤメタル９ｂの底
面積が第１のバリヤメタル９ａのそれよりも小さく形成
され、バンプ電極１１が、第１のバリヤメタル９ａと直
接に接している。また、第３、第４の実施の形態に係る
装置はそれぞれ、金属薄膜１５を介して間接的に接して
いる。

【００８７】しかし、図１０に示すように、第１のバリ
ヤメタル９ａを除去した後に得られるバンプ電極１１の
形状は、第１のバリヤメタル９ａと直接、あるいは間接
的に接していなくてもよい。

【００８８】図１０に示す形状となる一つの例は、第
１、第２の実施の形態に係る装置を製造しているとき、
プロセスのゆらぎにより、サイドエッチングが、やや過
剰に進行したときにみることができる。あるいは、第１
のバリヤメタル９ａを除去した後に得られる形状を、図
１０に示す形に設定しても良い。

【００８９】図１、図３、図６、図８、および図１０に
示された半導体装置はそれぞれ、バンプ電極１１を、Ａ
ｕで構成している。バンプ電極１１をＡｕに代えて、Ｐ
ｂ−Ｓｎ合金に代表されるハンダで構成し、かつハンダ
をリフローした後にはそれぞれ、図１１〜図１５に示す
ようにバンプ電極１１´は、ボール型となる。

【００９０】図１１は図１に示す半導体装置のバンプ電
極１１を、ボール型のバンプ電極１１´としたときの断
面図、図１２は図３に示す半導体装置のバンプ電極１１
を、ボール型のバンプ電極１１´としたときの断面図、
図１３は図６に示す半導体装置のバンプ電極１１を、ボ
ール型のバンプ電極１１´としたときの断面図、図１４
は図８に示す半導体装置のバンプ電極１１を、ボール型
のバンプ電極１１´としたときの断面図、図１５は図１
０に示す半導体装置のバンプ電極１１を、ボール型のバ
ンプ電極１１´としたときの断面図である。

【００９１】このように、バンプ電極１１は、ボール型
のバンプ電極１１´とされても良い。以上、第１乃至第
５の実施の形態に装置それぞれで、共通する構造は、バ
リヤメタル９を構成する複数の層うちの少なくとも１つ
の側壁が、バンプ電極１１、あるいはボール型のバンプ
電極１１によって隠されていることである。

【００９２】このように、この発明に係る装置では、バ
リヤメタル９を構成する複数の層うちの少なくとも１つ
の側壁を隠すバンプ電極１１、あるいはボール型のバン
プ電極１１´を有していることにより、バリヤメタル９
を、電極パッド３どうしの短絡を防ぐために除去する工
程において、特に隠された側壁を持つバリヤメタルのサ
イドエッチングを防止することができる。そして、上述
したようにバリヤメタル９に発生するサイドエッチング
の量を減らすことができる。したがって、開口部７に達
するサイドエッチングの発生を防止するためのサイドエ
ッチングマージンを、従来よりも小さくできる。

【００９３】このように、サイドエッチングマージンを
小さくできるこの発明に係る半導体装置によれば、バン
プ電極１１、あるいはボール型のバンプ電極１１´の微
細化を促進させることができる。

【００９４】また、バリヤメタル９は、バンプ電極１１
をマスクに用いて除去するので、バリヤメタル９を全て
バンプ電極１１の下に隠すことが可能である。したがっ
て、バンプ電極１１の周囲にバリヤメタル９が残存する
ことがなく、バリヤメタル９がバンプ電極１１の微細化
や、配置ピッチのファイン化を阻害することもない。

【００９５】さらに、バリヤメタル９は、ウェットエッ
チングにより除去することが可能であるので、ドライエ
ッチング装置を使わずに済ませることもできる。ドライ
エッチング装置を使わなければ、スループットも良好と
なる。よって、製造コストの上昇を抑制することも可能
である。

【００９６】

【発明の効果】以上説明したように、この発明によれ
ば、微細化されたバンプ電極を有することが可能であり
ながらも、電気的特性に関する信頼性を長い期間に及ん
で保つことができる半導体装置およびその製造方法を提
供することができる。さらに、上記の効果を得ると同時
に、バンプ電極の異常な成長を、簡単に防止できる構造
を有する半導体装置およびその製造方法を提供すること
ができる。

【図面の簡単な説明】

【図１】図１はこの発明の第１の実施の形態に係る半導
体装置の断面図。

【図２】図２はこの発明の第１の実施の形態に係る半導
体装置の製造方法を説明するための図で、（ａ）図〜
（ｊ）図はそれぞれ工程順に示した断面図。

【図３】図３はこの発明の第２の実施の形態に係る半導
体装置の断面図。

【図４】図４はこの発明の第２の実施の形態に係る半導
体装置の製造方法を説明するための図で、（ａ）図〜
（ｆ）図はそれぞれ工程順に示した断面図。

【図５】図５は異常に成長したバンプ電極の断面図。

【図６】図６はこの発明の第３の実施の形態に係る半導
体装置の断面図。

【図７】図７はこの発明の第３の実施の形態に係る半導
体装置の製造方法を説明するための図で、（ａ）図〜
（ｆ）図はそれぞれ工程順に示した断面図。

【図８】図８はこの発明の第４の実施の形態に係る半導
体装置の断面図。

【図９】図９はこの発明の第４の実施の形態に係る半導
体装置の製造方法を説明するための図で、（ａ）図〜
（ｇ）図はそれぞれ工程順に示した断面図。

【図１０】図１０はこの発明の第５の実施の形態に係る
半導体装置の断面図。

【図１１】図１１は図１に示す半導体装置のバンプ電極
をボール型のバンプ電極としたときの断面図。

【図１２】図１２は図３に示す半導体装置のバンプ電極
をボール型のバンプ電極としたときの断面図。

【図１３】図１３は図６に示す半導体装置のバンプ電極
をボール型のバンプ電極としたときの断面図。

【図１４】図１４は図８に示す半導体装置のバンプ電極
をボール型のバンプ電極としたときの断面図。

【図１５】図１５は図１０に示す半導体装置のバンプ電
極をボール型のバンプ電極としたときの断面図。

【図１６】図１６は従来の半導体装置の断面図。

【図１７】図１７は従来の半導体装置の製造方法を説明
するための図で、（ａ）図〜（ｉ）図はそれぞれ工程順
に示した断面図。

【図１８】図１８は従来の半導体装置の他の製造方法を
説明するための図で、（ａ）図〜（ｄ）図はそれぞれ工
程順に示した断面図。

【符号の説明】

１…シリコン基板。 ３…電極パッド。 ５…パッシベーション膜。 ７…開口部。 ９，９ａ，９ｂ，９ｂ１，９ｂ２…バリヤメタル。 １１…バンプ電極。 １１´…ボール型のバンプ電極。 １５…金属薄膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田窪 知章 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平７−297149（ＪＰ，Ａ) 特開 昭57−139944（ＪＰ，Ａ) 特開 平３−190240（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/60

Claims (22)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板上に形成された電極パッドと、 前記半導体基板および前記電極パッド上に形成され、前
   記電極パッドの少なくとも一部を露出させる開口部を有
   する絶縁層と、 前記開口部を介して前記電極パッドに接続され、第１、
   第２の導体層の少なくとも２層を含む積層構造層と、 前記積層構造層に接続され、この積層構造層が少なくと
   も含む第１、第２の導体層のうち、少なくともいずれか
   １つの導体層の側壁を隠すと同時に、前記積層構造層を
   平面から見て隠す突起状電極と、 前記積層構造層と前記突起状電極との間に形成された金
   属薄膜と を具備することを特徴とする半導体装置。
2. 【請求項２】 前記第２の導体層が積層構造を有してい
   ることを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記突起状電極は前記絶縁層の上にオー
   バーハングし、前記突起状電極が前記絶縁層の上にオー
   バーハングする部分の高さは、前記積層構造膜のうち、
   前記第１、第２の導体層の少なくとも２層を含んだ部分
   の厚みよりも低いことを特徴とする請求項１および請求
   項２いずれかに記載の半導体装置。
4. 【請求項４】 前記金属薄膜が単体金属であり、前記突
   起状電極が前記単体金属を含む合金であることを特徴と
   する請求項３に記載の半導体装置。
5. 【請求項５】 前記金属薄膜が、前記突起状電極と同一
   組成を有していることを特徴とする請求項３に記載の半
   導体装置。
6. 【請求項６】 前記絶縁層と前記突起状電極との間に存
   在する少なくとも前記金属薄膜を含む積層構造部分の厚
   みは、前記積層構造層の全体の厚みよりも薄いことを特
   徴とする請求項３乃至請求項５いずれか一項に記載の半
   導体装置。
7. 【請求項７】 半導体基板上に電極パッドを形成する工
   程と、 前記半導体基板および前記電極パッド上に、前記電極パ
   ッドの少なくとも一部を露出させる開口部を有する絶縁
   層を形成する工程と、 前記開口部を介して前記電極パッドに接続される、第
   １、第２の導体層の少なくとも２層を含む積層構造層を
   形成する工程と、 前記積層構造層が少なくとも含む第１、第２の導体層の
   うち、少なくとも最上層の導体層を、その一部を残して
   除去する工程と、 前記積層構造層に接続され、前記積層構造層が少なくと
   も含む第１、第２の導体層のうち、前記残されている最
   上層の導体層の側壁を隠す突起状電極を形成する工程
   と、 少なくとも平面から見て前記突起状電極からはみだして
   いる前記積層構造層の部分を除去する工程とを具備する
   ことを特徴とする半導体装置の製造方法。
8. 【請求項８】 前記突起状電極を、前記積層構造層をメ
   ッキ電極に用いた電解メッキにより形成することを特徴
   とする請求項７に記載の半導体装置の製造方法。
9. 【請求項９】 半導体基板上に電極パッドを形成する工
   程と、 前記半導体基板および前記電極パッド上に、前記電極パ
   ッドの少なくとも一部を露出させる開口部を有する絶縁
   層を形成する工程と、 前記開口部を介して前記電極パッドに接続される、第
   １、第２の導体層の少なくとも２層を含む積層構造層を
   形成する工程と、 前記積層構造層が少なくとも含む第１、第２の導体層の
   うち、少なくとも最上層の導体層を、その一部を残して
   除去する工程と、 前記積層構造層上に金属薄膜を形成する工程と、 前記金属薄膜を介して前記積層構造層に接続され、前記
   積層構造層が少なくとも含む第１、第２の導体層のう
   ち、少なくとも前記残されている最上層の導体層の側壁
   を隠す突起状電極を形成する工程と、 少なくとも平面から見て前記突起状電極からはみだして
   いる前記金属薄膜の部分を除去する工程と、 少なくとも平面から見て前記突起状電極からはみだして
   いる前記積層構造層の部分を除去する工程とを具備する
   ことを特徴とする半導体装置の製造方法。
10. 【請求項１０】 前記突起状電極は、少なくとも前記金
    属薄膜をメッキ電極に用いた電解メッキにより形成する
    ことを特徴とする請求項９に記載の半導体装置の製造方
    法。
11. 【請求項１１】 前記少なくとも平面から見て前記突起
    状電極からはみだしている前記金属薄膜の部分を除去す
    るとき、前記金属薄膜のエッチングレートが、前記突起
    状電極のエッチングレートほぼ同等のエッチャントを用
    いることを特徴とする請求項９および請求項１０いずれ
    かに記載の半導体装置の製造方法。
12. 【請求項１２】 前記少なくとも平面から見て前記突起
    状電極からはみだしている前記積層構造層の部分を除去
    するとき、前記積層構造層のエッチングレートが、前記
    金属薄膜のエッチングレートよりも速いエッチャントを
    用いることを特徴とする請求項９乃至請求項１１いずれ
    か一項に記載の半導体装置の製造方法。
13. 【請求項１３】 半導体基板上に電極パッドを形成する
    工程と、 前記半導体基板および前記電極パッド上に、前記電極パ
    ッドの少なくとも一部を露出させる開口部を有する絶縁
    層を形成する工程と、 前記開口部を介して前記電極パッドに接続される、第
    １、第２の導体層の少なくとも２層を含む積層構造層を
    形成する工程と、 前記積層構造層を、少なくとも前記電極パッドに接続さ
    れる部分を残して除去する工程と、 前記積層構造層上に金属薄膜を形成する工程と、 前記金属薄膜を介して前記積層構造層に接続され、前記
    積層構造層の側壁を隠す突起状電極を形成する工程と、 少なくとも平面から見て前記突起状電極からはみだして
    いる前記金属薄膜の部分を除去する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
14. 【請求項１４】 前記突起状電極は、前記金属薄膜をメ
    ッキ電極に用いた電解メッキにより形成することを特徴
    とする請求項１３に記載の半導体装置の製造方法。
15. 【請求項１５】 前記少なくとも平面から見て前記突起
    状電極からはみだしている前記金属薄膜の部分を除去す
    るとき、前記金属薄膜のエッチングレートが、前記突起
    状電極のエッチングレートとほぼ同等のエッチャントを
    用いることを特徴とする請求項１３および請求項１４い
    ずれかに記載の半導体装置の製造方法。
16. 【請求項１６】 半導体基板と、 前記半導体基板上に形成された電極パッドと、 前記半導体基板および前記電極パッド上に形成され、前
    記電極パッドの少なくとも一部を露出させる開口部を有
    する絶縁層と、 前記開口部を介して前記電極パッドに接続された第１の
    導体層、及び前記第１の導体層上に形成された第２の導
    体層の少なくとも２層を含む積層構造層と、 前記積層構造層に接続され、前記積層構造層を平面から
    見て隠す突起状電極とを具備し、 前記第１の導体層は前記第２の導体層よりも外側に延在
    し、前記第２の導体層の側壁は前記突起状電極により覆
    われていることを特徴とする半導体装置。
17. 【請求項１７】 前記第２の導体層が積層構造を有して
    いることを特徴とする請求項１６に記載の半導体装置。
18. 【請求項１８】 前記突起状電極は前記絶縁層の上にオ
    ーバーハングし、前記突起状電極が前記絶縁層の上にオ
    ーバーハングする部分の高さは、前記積層構造膜のう
    ち、前記第１、第２の導体層の少なくとも２層を含んだ
    部分の厚みよりも低いことを特徴とする請求項１６およ
    び請求項１７いずれかに記載の半導体装置。
19. 【請求項１９】 前記積層構造層と前記突起状電極との
    間に形成された、金属薄膜をさらに具備することを特徴
    とする請求項１６および請求項１７いずれかに記載の半
    導体装置。
20. 【請求項２０】 前記金属薄膜が単体金属であり、前記
    突起状電極が前記単体金属を含む合金であることを特徴
    とする請求項１９に記載の半導体装置。
21. 【請求項２１】 前記金属薄膜が、前記突起状電極と同
    一組成を有していることを特徴とする請求項１９に記載
    の半導体装置。
22. 【請求項２２】 前記絶縁層と前記突起状電極との間に
    存在する少なくとも前記金属薄膜を含む積層構造部分の
    厚みは、前記積層構造層の全体の厚みよりも 薄いことを
    特徴とする請求項１９乃至請求項２１いずれか一項に記
    載の半導体装置。