JP4725626B2

JP4725626B2 - 電子装置の製造方法

Info

Publication number: JP4725626B2
Application number: JP2008257111A
Authority: JP
Inventors: 市治近藤; 学富坂; 新美　　彰浩
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2008-10-02
Filing date: 2008-10-02
Publication date: 2011-07-13
Anticipated expiration: 2022-08-07
Also published as: JP2009016869A

Description

本発明は、基板の上にシード層を介して電気めっきにより形成された配線層を有する電子装置の製造方法に関する。

この種の電子装置としては、例えば、ウェハレベルＣＳＰ（チップサイズパッケージ）があり、この場合、電気めっきにより形成された配線層は半導体ウェハ上の電極とバンプとを導通させる再配線層となる。このような電子装置における一般的な配線層の形成方法を図４に概略断面図として示す。

図４において、下地２０は、例えばウェハレベルＣＳＰを構成する半導体ウェハとして構成される基板の上に形成されたポリイミドなどからなる層間膜である。図４（ａ）に示すように、この下地２０の上に、まずシード層４０を下地２０の略全域に形成する。

シード層４０は、下地２０すなわち基板側から第１のシード層４１、第２のシード層４２の少なくとも２層からなる導電性の層であり、スパッタやＣＶＤ法などにより形成されるものである。このシード層４０を電極として配線層３０が電気めっきされる。

第１のシード層４１は、ＴｉやＣｒなどからなるものであって基板すなわち下地２０と第２のシード層４２との密着性を確保するものである。また、第２のシード層４２は、Ｃｕなどからなるものであって配線層３０を電気めっきする際にシード層４２の導電性を確保するものである。

そして、図４（ａ）に示すように、シード層４０の上にレジスト７０をパターニング形成し、レジスト７０の開口部においてシード層４０を電極として電気めっきを行い、Ｃｕなどからなる配線層３０を形成する。

次に、図４（ｂ）に示すように、剥離液などを用いてレジスト７０を除去し、続いて、図４（ｃ）に示すように、レジスト７０が除去された部分におけるシード層４０をウェットエッチングにより除去する。このとき第２のシード層４２、第１のシード層４１の順にエッチング液を変えてエッチングする。こうして、配線層３０間のシード層４０を除去することで配線層３０間の絶縁性を確保する。

しかしながら、上記電子装置においては、配線層３０間の絶縁性を確保するために、シード層４０を除去すべき領域においてシード層４０が残らないように、下地２０すなわち上記基板の面内において均一にシード層４０をエッチングする必要がある。そのため、シード層４０のエッチングは若干オーバーエッチング気味に行う。

このため、シード層４０をウェットエッチングする際に、特に第１のシード層４１においてサイドエッチングが進みすぎる場合がある。下地２０側の第１のシード層４１においてサイドエッチングが進みすぎると、アンダーカットすなわち第１のシード層４１が無くなった状態となり、その状態の部分では配線層３０の剥離が生じることになる。

このような配線層３０の剥離は、電子装置の小型化、高機能化などによる配線層３０の微細化に伴い、いっそう顕著になってくると考えられる。

そこで本発明は上記問題に鑑み、基板の上にシード層を介して電気めっきにより形成された配線層を有する電子装置の製造方法において、シード層のアンダーカットを適切に防止できるようにすることを目的とする。

上記目的を達成するため、請求項１に記載の発明では、基板（１０）と、前記基板（１０）の上に電気めっきにより形成された配線層（３０）と、前記配線層（３０）の下地層として前記基板（１０）と前記配線層（３０）との間に形成され、前記基板（１０）側から第１のシード層（４１）、第２のシード層（４２）の少なくとも２層からなる導電性のシード層（４０）とを備え、前記第１のシード層（４１）は下地となる前記基板側の部位（２０）と前記第２のシード層（４２）との密着性を確保するものであり、前記第２のシード層（４２）は導電性を確保するものである電子装置を製造する方法において、前記基板側の部位（２０）の上に前記第１のシード層（４１）、前記第２のシード層（４２）の少なくとも２層からなる前記導電性のシード層（４０）を形成する工程と、この後、前記導電性のシード層（４０）の上にレジスト（７０）をパターニング形成し、前記レジスト（７０）の開口部から露出する前記導電性のシード層（４０）の表面に、電気めっき法により前記配線層（３０）を形成する工程と、この後、前記レジスト（７０）を除去し、前記レジスト（７０）が除去された部分における前記導電性のシード層（４０）を、前記第２のシード層（４２）、前記第１のシード層（４１）という順でウェットエッチングを行い除去する工程とを有し、前記導電性のシード層（４０）を形成する工程では、前記第１のシード層（４１）を、島状構造であって、その島の存在しない部分において前記基板側の部位（２０）が露出する不連続な島状に形成し、前記第２のシード層（４２）の形成によって前記島の存在しない部分が前記第２のシード層（４２）によって埋められた形にし、前記シード層（４０）をウェットエッチングするときに、前記第１のシード層（４１）のサイドエッチングが生じて一部の島がエッチングされても、島が存在しない部分においてサイドエッチングが停止し、残りの島はエッチングされずに残ることを特徴とする。

それによれば、第１のシード層が不連続な島状であり、その島の存在しない部分は第２のシード層で埋められた形にすることができる。そのため、シード層をウェットエッチングするときに、第１のシード層のサイドエッチングが生じて一部の島がエッチングされても、島が存在しない部分においてサイドエッチングが停止し、残りの島はエッチングされずに残る。

そのため、第１のシード層はアンダーカットされた状態にならない。このように、本発明の電子装置の製造方法によれば、シード層のアンダーカットを適切に防止することができる。

ここで、請求項２に記載の発明のように、前記導電性のシード層（４０）を前記第１のシード層（４１）と前記第２のシード層（４２）の２層で形成し、前記第１のシード層（４１）をＴｉ、Ｃｒ、Ｔｉ−Ｗ合金およびＶのうちから選択された１種の材料を用いて形成し、前記第２のシード層（４２）をＣｕを用いて形成し、前記配線層（３０）をＣｕの電気めっきにより形成し、前記ウェットエッチングを行うことにより前記導電性のシード層（４０）と前記配線層（３０）の端面にＣｕのみ１種類の材料を露出させた構成とすることができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明を図に示す実施形態について説明する。本実施形態では、電解めっきで形成される配線としてＣＳＰの再配線に適用した例を説明する。図１は本実施形態に係る電子装置としてのＣＳＰの概略断面構成を示す図である。

本実施形態のＣＳＰはウェハレベルＣＳＰとして構成することができ、ウェハレベルＣＳＰは、はんだバンプ５０までをウェハ状態で形成した後、ダイシングしてチップ化するものである。

基板１０は、シリコン基板などの半導体基板から構成されており、この基板１０には、図示しないトランジスタなどの半導体素子が形成されている。また、基板１０の一面側には上記半導体素子と導通するアルミなどからなる配線１１や取出電極（パッド）１２が形成されている。

基板１０の一面上には、半導体素子や配線１１を被覆して保護するシリコン窒化膜などからなるパッシベーション膜１３が形成されている。ここで、パッシベーション膜１３は取出電極１２上には開口している。なお、これら半導体素子、配線１１、取出電極１２、パッシベーション膜１３は周知の半導体プロセスにより形成することができる。

このパッシベーション膜１３の上には、絶縁性の膜材料からなる層間膜２０が形成されている。この層間膜２０は上部の再配線３０と半導体基板１０との応力緩和などの役割をなすもので、例えば、ポリイミドなどの高分子を塗布して硬化させることで形成できる。また、取出電極１２の上部にて層間膜２０はエッチングなどにより除去されて開口部２１が形成されている。

そして、層間膜２０の上には配線層としての再配線３０が所定のパターンにて形成されている。この再配線３０は、ＣＳＰにおいて所定のピッチで整列配置されるはんだバンプ５０と取出電極１２とを電気的に接続するために必要なものである。

再配線３０は、層間膜２０の開口部２１を介して取出電極１２と電気的に導通しており、層間膜２０の開口部２１からはんだバンプ５０の配置部分まで所定の配線パターンを有して延びている。

このように基板１０の上に配線層としての再配線３０は電気めっきにより形成されたものであり、具体的にはＣｕなどの電気めっきにより形成されためっき膜である。

ここで、再配線３０の下地層として基板１０と再配線３０との間、すなわち層間膜２０と再配線３０との間には、シード層４０が形成されている。このシード層４０は、基板１０側すなわちシード層４０の下地である層間膜２０側から第１のシード層４１、第２のシード層４２の２層からなる導電性の積層膜である。なお、シード層４０は３層以上でも良い。

第１のシード層４１は基板１０側の部位すなわち層間膜２０と第２のシード層４２との密着性を確保するものである。この第１のシード層４１は、Ｔｉ、Ｃｒ、Ｔｉ−Ｗ合金およびＶのうちから選択された１種の材料からなり、スパッタやＣＶＤ法などを用いて成膜される。

第２のシード層４２は、再配線３０を電気めっきで形成する際にシード層４０の導電性を確保するものである。この第２のシード層４２は、Ｃｕなどからなり第１のシード層４１と同様、スパッタやＣＶＤ法などを用いて成膜される。また、第２のシード層４２は再配線３０と同じ材料（例えばＣｕ）を用いて形成されるのが通常である。

また、図示しないが、再配線３０は単層でも積層構造でも良い。例えば、再配線３０は、基板１０側から順に再配線３０の導電性確保のためのＣｕ層、このＣｕ層の上に形成されはんだバンプ５０のはんだが再配線３０に拡散するのを防止するためのＮｉ層、このＮｉ層の酸化防止のためのＡｕ層が積層されてなる積層構造であっても良い。

そして、このように構成された再配線３０および層間膜２０の上には、ポリイミドなどの絶縁性膜からなる保護膜６０が形成されている。この保護膜６０のうち再配線３０上の所定部位には、開口部６１が形成されており、この開口部６１を介して再配線３０とはんだバンプ５０とが電気的・機械的に接続されている。

このようなＣＳＰは、例えば、プリント基板やセラミック基板などの配線基板上にはんだバンプ５０側にて搭載され、はんだバンプ５０をリフローさせることにより上記配線基板に実装される。

ここで、本実施形態では、シード層４０において次に述べるような独自の構成を採用している。図２は、図１中のシード層４０の拡大断面図である。

図２に示すように、第１のシード層４１は、島状構造をなしている。具体的には、例えば第１のシード層４１としてＴｉを用いた場合には、その膜厚を１０ｎｍ以下と薄く形成することで島状構造を形成することができる。これは、スパッタやＣＶＤの成膜において成膜の初期には下地から島状に膜が形成され、やがて各々の島が成長して連続した膜となる、という成膜プロセスを利用したものである。

なお、Ｃｒ、Ｔｉ−Ｗ合金およびＶを用いた場合も、もちろん、スパッタやＣＶＤなどの成膜装置において成膜時間や成膜時のパワーを制御して膜厚をある程度薄くすることで島状構造を形成することができる。

次に、本実施形態のＣＳＰの製造方法について述べる。まず、基板１０に、半導体プロセスにてトランジスタなどの半導体素子やアルミニウムなどからなる配線１１や取出電極１２などを形成し、この基板１０の上に、半導体素子や配線１１を保護するパッシベーション膜１３を形成する。

このパッシベーション膜１３の上にポリイミドなどの高分子からなる層間膜２０を形成し、続いて、基板１０上の取出電極１２の上部にて層間膜２０をエッチングなどにより除去して開口部２１を形成する。

次に、本ＣＳＰにおける特にシード層４０および配線層としての再配線３０の形成方法について、当該形成方法を示す図３を参照して述べる。

図３（ａ）、（ｂ）に示すように、上記開口部２１から露出する取出電極１２を含む層間膜２０の全面を下地として、シード層４０を形成する。このシード層４０の形成は、上述したように、スパッタやＣＶＤなどの成膜装置を用いて、順次、第１のシード層４１、第２のシード層４２を成膜することで実現できる。

ここで、第１のシード層４１の形成においては、上述したように、Ｔｉ、Ｃｒ、Ｔｉ−Ｗ合金およびＶを用い、スパッタやＣＶＤなどの成膜装置において成膜時間や成膜時のパワーを制御して膜厚をある程度薄くすることで島状構造を形成することができる。

次に、図３（ｃ）に示すように、シード層４０の表面のうち再配線３０を形成する予定の部位以外の部位に開口部を有するレジスト７０をパターニング形成する。すなわち、再配線３０を形成しない部位にレジスト７０を形成し、当該部位をレジスト７０にて被覆する。

そして、レジスト７０の開口部から露出するシード層４０の表面に、電気めっき法により再配線３０を形成する。このとき、シード層４０における第１のシード層４１は島状ではあるが、その上の第２のシード層４２によって電気めっきを行うに十分なシード層４０の導電性を確保することができる。次に、図３（ｄ）に示すように、剥離液などを用いてレジスト７０を除去する。

次に、レジスト７０が除去された部分におけるシード層４０を、まず表面側の第２のシード層４２、次に第１のシード層４１という順にウェットエッチングを行い除去する。第２のシード層４２は再配線３０と同じ材料であるのが通常であるが、例えば第２のシード層４２はＣｕ、第１のシード層４１がＴｉの場合、第２のシード層４２は酸系のエッチング液、第１のシード層４１は過酸化水素系のエッチング液でそれぞれエッチングする。

こうして、配線層３０間のシード層４０を除去することで配線層３０間の絶縁性が確保され、上記図２に示す構造ができあがる。その後、基板１０の上に、ポリイミドなどの高分子からなる保護膜６０を塗布、硬化するなどにより形成する。この保護膜６０は、マスクなどを用いて再配線３０におけるはんだバンプ５０との接続部を開口させた状態で形成する。

そして、印刷、はんだボールなどの手法を用いてはんだバンプ５０を形成し、保護膜６０の開口部６１を介して再配線３０とはんだバンプ５０とを電気的・機械的に接続する。こうして、図１に示すＣＳＰ構造ができあがる。

ところで、本実施形態によれば、図２に示すように、第１のシード層４１が不連続な島状であり、その島の存在しない部分は第２のシード層４２で埋められた形にすることができる。そのため、シード層４０をウェットエッチングするときに、第１のシード層４１のサイドエッチングが生じて一部の島がエッチングされても、島が存在しない部分においてサイドエッチングが停止し、残りの島はエッチングされずに残る。

例えば、上記図２において、第１のシード層４１における両端部の島４１ａがサイドエッチングされたとしても、この島４１ａとその隣の島４１との間は不連続であるため、当該隣の島４１はエッチングされない。そのため、第１のシード層４１はアンダーカットされた状態にならず、再配線３０が基板１０すなわち層間膜２０から剥離することはない。

このことは、例えば、図２中に示すように、再配線３０の幅Ｌ１を１０μｍ以下と微細化した場合でも十分に実現できることを確認している。例えば再配線３０の幅Ｌ１が５μｍ程度の場合、両端部の島４１ａがサイドエッチングされたときにおける第１のシード層４１の端部と第２のシード層４２の端部との距離Ｌ２を１μｍ以下に抑えることができる。

このように、第１のシード層４１の目的は、その下地２０と第２のシード層４２との密着性の確保であり、この密着性の確保に関しては、第１のシード層４１が連続的に存在する必要はなく、第１のシード層４１が島状構造であっても十分に満足させることが可能である。

よって、本実施形態によれば、シード層のアンダーカットを適切に防止することのできる電子装置としてのＣＳＰを提供することができる。

なお、本発明は、基板の上にシード層を介して電気めっきにより形成された配線層を有する電子装置であれば、適用できるものであり、上記ＣＳＰに限定されるものではない。

本実施形態に係る電子装置としてのＣＳＰの概略断面構成を示す図である。図１中のシード層の拡大断面図である。図１に示すＣＳＰにおけるシード層および再配線の形成方法を示す工程図である。従来の電子装置における一般的な配線層の形成方法を示す工程図である。

符号の説明

１０基板
２０層間膜
３０再配線
４０シード層
４１第１のシード層
４２第２のシード層

Claims

基板（１０）と、前記基板（１０）の上に電気めっきにより形成された配線層（３０）と、前記配線層（３０）の下地層として前記基板（１０）と前記配線層（３０）との間に形成され、前記基板（１０）側から第１のシード層（４１）、第２のシード層（４２）の少なくとも２層からなる導電性のシード層（４０）とを備え、前記第１のシード層（４１）は下地となる前記基板側の部位（２０）と前記第２のシード層（４２）との密着性を確保するものであり、前記第２のシード層（４２）は導電性を確保するものである電子装置を製造する方法において、
前記基板側の部位（２０）の上に前記第１のシード層（４１）、前記第２のシード層（４２）の少なくとも２層からなる前記導電性のシード層（４０）を形成する工程と、
この後、前記導電性のシード層（４０）の上にレジスト（７０）をパターニング形成し、前記レジスト（７０）の開口部から露出する前記導電性のシード層（４０）の表面に、電気めっき法により前記配線層（３０）を形成する工程と、
この後、前記レジスト（７０）を除去し、前記レジスト（７０）が除去された部分における前記導電性のシード層（４０）を、前記第２のシード層（４２）、前記第１のシード層（４１）という順にウェットエッチングを行い除去する工程とを有し、
前記導電性のシード層（４０）を形成する工程では、前記第１のシード層（４１）を、島状構造であって、その島の存在しない部分において前記基板側の部位（２０）が露出する不連続な島状に形成し、前記第２のシード層（４２）の形成によって前記島の存在しない部分が前記第２のシード層（４２）によって埋められた形にし、
前記シード層（４０）をウェットエッチングするときに、前記第１のシード層（４１）のサイドエッチングが生じて一部の島がエッチングされても、島が存在しない部分においてサイドエッチングが停止し、残りの島はエッチングされずに残ることを特徴とする電子装置の製造方法。
前記導電性のシード層（４０）を前記第１のシード層（４１）と前記第２のシード層（４２）の２層で形成し、前記第１のシード層（４１）をＴｉ、Ｃｒ、Ｔｉ−Ｗ合金およびＶのうちから選択された１種の材料を用いて形成し、前記第２のシード層（４２）をＣｕを用いて形成し、前記配線層（３０）をＣｕの電気めっきにより形成し、前記ウェットエッチングを行うことにより前記導電性のシード層（４０）と前記配線層（３０）の端面にＣｕのみ１種類の材料を露出させた構成とすることを特徴とする請求項１に記載の電子装置の製造方法。