JP2002064098A - 金属配線構造、半導体装置及び半導体装置の製造方法 - Google Patents

金属配線構造、半導体装置及び半導体装置の製造方法

Info

Publication number
JP2002064098A
JP2002064098A JP2000236744A JP2000236744A JP2002064098A JP 2002064098 A JP2002064098 A JP 2002064098A JP 2000236744 A JP2000236744 A JP 2000236744A JP 2000236744 A JP2000236744 A JP 2000236744A JP 2002064098 A JP2002064098 A JP 2002064098A
Authority
JP
Japan
Prior art keywords
film
layer
barrier layer
wiring
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000236744A
Other languages
English (en)
Other versions
JP4428832B2 (ja
Inventor
Chihiro Uchibori
千尋 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000236744A priority Critical patent/JP4428832B2/ja
Priority to DE10041565A priority patent/DE10041565B4/de
Priority to KR1020000049913A priority patent/KR100613154B1/ko
Priority to US09/648,750 priority patent/US6841477B1/en
Priority to TW089117375A priority patent/TW536743B/zh
Publication of JP2002064098A publication Critical patent/JP2002064098A/ja
Application granted granted Critical
Publication of JP4428832B2 publication Critical patent/JP4428832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 銅配線層とバリア層、或いは、バリア層と層
間絶縁膜との密着性を高めうる金属配線構造、半導体装
置、金属配線の形成方法及び半導体装置の製造方法半導
体装置の構造及びその製造方法を提供する。 【解決手段】 半導体基板１０上の絶縁膜２２，２６に
形成された開口部を埋め込むようにして金属配線４２が
形成され、金属配線４２が半導体基板１０上の半導体素
子と電気的に接続されている半導体装置において、金属
配線４２は、開口部３０，３２の内壁面を覆うように形
成されたバリア層３４と、バリア層３４上を覆うように
形成されたジルコニウムを含む密着層３６と、バリア層
３４及び密着層３６を介して開口部に埋め込まれた銅を
主成分とする配線材３８，４０とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置等に適
用される配線に関し、特にＣｕ（銅）を用いて比抵抗を
低減させた金属配線構造、半導体装置、金属配線の形成
方法及び半導体装置の製造方法に適用して好適なもので
ある。
【０００２】
【従来の技術】近時における半導体集積回路の高集積化
に伴い、半導体基板上に形成した素子、及びこれらの素
子間を相互に接続するための配線の微細化が進展してい
る。このため、配線に要求される特性や信頼性は一層厳
しくなってきており、より比抵抗が低く且つエレクトロ
マイグレーション、ストレスマイグレーション耐性など
の信頼性の高い配線材料が求められている。
【０００３】このような背景において、従来より配線材
料として広く用いられていたＡｌ（アルミニウム）に代
わって、より比抵抗が低くエレクトロマイグレーション
特性にも優れたＣｕ（銅）が配線材料として注目されて
おり、実用化が進められている。このような銅配線を半
導体基板上に形成する場合、ダマシン法と呼ばれる製造
プロセスによって絶縁膜中に銅配線を埋め込むように形
成している。
【０００４】図２４を参照しながら、ダマシン法による
銅配線の形成方法について説明する。図２４は、半導体
基板の上層に形成された層間絶縁膜１０１に、ダマシン
法により銅配線をする方法を工程順に示す概略断面図で
ある。
【０００５】まず、図２４（ａ）に示すように、フォト
リソグラフィー及びこれに続くドライエッチングによ
り、半導体基板上に形成された層間絶縁膜１０１に配線
溝１０２を形成する。
【０００６】次に、図２４（ｂ）に示すように、ＣＶＤ
法等により層間絶縁膜１０１上及び配線溝１０２の内壁
面を覆うように高融点金属膜１０３を形成する。高融点
金属膜１０３は、配線材料としてのＣｕがシリコン酸化
膜等からなる層間絶縁膜１０１と反応して拡散すること
を防ぎ、デバイス特性の劣化を抑止するためのバリア膜
である。その後、ＣＶＤ法等により、高融点金属膜１０
３上を覆うように、メッキによる成膜を効率良く行うた
めに、シード層としてのＣｕ膜１０４を形成する。
【０００７】次に、図２４（ｃ）に示すように、スパッ
タ法により配線溝１０２を埋め込むようにＣｕ膜１０５
を形成する。これにより、配線溝１０２がＣｕ膜１０５
によって埋め込まれるとともに、配線溝１０２上以外の
領域にもＣｕ膜１０５が厚く形成される。
【０００８】次に、図２４（ｄ）に示すように、ＣＭＰ
（Chemical Mechanical Polishing：化学的機械的研
磨）法により、配線溝１０２上以外の領域に形成された
Ｃｕ膜１０４，１０５、高融点金属膜１０３を研磨して
除去する。これにより、配線溝１０２に高融点金属膜１
０３、Ｃｕ膜１０４，１０５が埋め込まれてなる配線膜
が完成する。
【０００９】このように、Ｃｕを配線材として用いる場
合には、Ｃｕは蒸気圧の高いハロゲン化物を形成しない
ため、パターニングの際にドライエッチング技術を用い
ることができず、ＣＭＰ法による研磨工程を含むダマシ
ン法による配線形成が必要とされていた。
【００１０】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜１０１上のＣｕ膜１０４，１０５を除去する際に行
うＣＭＰ法は、機械的な研磨方法であるため、研磨中に
Ｃｕ膜１０４，１０５が配線溝１０２から剥がれてしま
うことがあった。
【００１１】特に、高融点金属膜１０３は、バリア膜と
して機能させるためにＣｕ膜１０４，１０５と反応性の
低いＴａＮ（窒化タンタル）等の材料を用いており、Ｃ
ｕの層間絶縁膜１０１中への拡散を防止するができる反
面、Ｃｕ膜１０４との密着強度を十分に確保することが
できなかった。このため、ＣＭＰ法によって機械的研磨
を行うと、Ｃｕ膜１０４，１０５に加わる力によってＣ
ｕ膜１０４，１０５と高融点金属膜１０３との界面に応
力がかかり、Ｃｕ膜１０４，１０５が高融点金属膜１０
３から剥離してしまうことがあった。また、高融点金属
膜１０３とＣｕ膜１０４との密着性が不十分であると、
ストレスマイグレーションに対する耐性を十分に確保す
ることができなかった。
【００１２】また、Ｃｕ膜１０４，１０５に大電流を流
した場合、配線膜の内部よりもＣｕ膜１０４と高融点金
属膜１０３との界面近傍において原子の移動が発生し易
くなるが、高融点金属膜１０３とＣｕ膜１０４との密着
性が低いため、界面近傍におけるエレクトロマイグレー
ション耐性を向上させることにも限界があった。
【００１３】このように、Ｃｕを用いた配線材は、比抵
抗を下げることができ、エレクトロマイグレーション耐
性を向上させるという優れた利点があるにも関わらず、
バリア層の形成が不可欠であり、Ｃｕと反応性の低いバ
リア層との界面近傍において十分な密着性を確保するこ
とができず、ＣＭＰ法による機械的研磨を行った場合に
Ｃｕ膜１０４，１０５が剥離してしまうことがあった。
また、高融点金属膜１０３との密着性を高めることがで
きないため、エレクトロマイグレーション耐性、ストレ
スマイグレーション耐性の更なる向上にも限界が生じて
いた。
【００１４】本発明の目的は、配線膜の材料としてＣｕ
を用いた場合に、製造プロセスにおいて銅配線が剥離し
てしまうことを抑止するとともに、エレクトロマイグレ
ーション耐性、ストレスマイグレーション耐性を向上さ
せて信頼性を向上させた金属配線構造、半導体装置、金
属配線の形成方法及び半導体装置の製造方法を提供する
ことにある。
【００１５】
【課題を解決するための手段】銅配線とバリア層との間
の密着性を高めるには、銅配線及びバリア層の双方に対
して密着性に優れた材料からなる密着層を各層の間に挿
入することが考えられる。同様に、バリア層と層間絶縁
膜との間の密着性を高めるためには、バリア層と層間絶
縁膜の双方に対して密着性に優れた材料からなる密着層
を各層の間に挿入することが考えられる。
【００１６】ここで、銅配線とバリア層との間に設ける
密着層について考えると、密着層に要求される特性は、
銅配線及びバリア層の双方に対して密着性に優れている
ことのみならず、銅配線中に密着層を構成する元素が拡
散して銅配線のメリットである低い比抵抗の増大をもた
らさないことも重要である。
【００１７】係る観点から本願発明者らが鋭意検討を行
った結果、Ｚｒ（ジルコニウム）が銅配線及び一般に用
いられているバリア層に対して良好な密着性を有すると
ともに、銅配線の比抵抗を増加させる作用が小さい材料
であり密着層として好適であることが初めて明らかとな
った。
【００１８】以下、Ｚｒが密着層の材料として好適な理
由について説明する。
【００１９】銅配線層と密着層、及び、密着層とバリア
層との間の密着性を向上するためには、密着層を構成す
る材料が銅配線及びバリア層中に拡散し、両層間の界面
状態をなじませる必要がある。
【００２０】その一方、密着層を構成するすべての構成
元素が銅配線中或いはバリア層中に拡散したのでは、実
質的にバリア層上に銅配線層を設けた場合と変わるとこ
ろはなく、密着性の向上は図れない。
【００２１】また、一般に、Ｃｕ中に他の元素が固溶す
ると比抵抗を増加する。したがって、密着層を構成する
元素が多量にＣｕ中に拡散すると、比抵抗が低いという
銅配線のメリットを十分に生かすことができなくなる。
【００２２】したがって、密着層を構成する材料を選択
するにあたっては、上記の点を十分考慮する必要があ
る。
【００２３】Ｃｕ中に導入された場合に比抵抗を増加さ
せる作用が小さい元素としては、Ｚｒ（ジルコニウ
ム）、Ｃｄ（カドミウム）、Ｚｎ（亜鉛）、Ａｇ
（銀）、Ｐｂ（鉛）、Ｓｎ（錫）、Ａｌ（アルミニウ
ム）などの元素がある。なお、これら材料は、列記した
順に比抵抗を増大させる作用が小さい。
【００２４】一方、密着層として機能させるためには、
上述のように、熱処理等を行って界面をなじませた後に
おいても密着層が銅配線とバリア層との間に残存してお
り、双方の密着性を維持する必要がある。したがって、
密着層を構成する材料としては、Ｃｕ中への固溶度が低
くすべての構成元素が銅配線中に拡散しないとともに、
Ｃｕの比抵抗の増加を十分低く抑えることができる材料
であることが望ましい。
【００２５】Ｃｕ中への固溶度が低い元素としては、例
えば、Ａｇ、Ｂ（ホウ素）、Ｂａ（バリウム）、Ｂｉ
（ビスマス）、Ｃａ（カルシウム）、Ｃｄ、Ｃｅ（セリ
ウム）、Ｄｙ（ジスプロニウム）、Ｅｒ（エルビウ
ム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、
Ｈｆ（ハフニウム）、Ｉｎ（インジウム）、Ｌａ（ラン
タン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｎｄ
（ネオジム）、Ｐｂ、Ｐｒ（プラセオジム）、Ｓｅ（セ
レン）、Ｓｍ（サマリウム）、Ｓｒ（ストロンチウ
ム）、Ｔｅ（テルル）、Ｔｈ（トリウム）、Ｔｌ（タリ
ウム）、Ｖ（バナジウム）、Ｙ（イットリウム）、Ｙｂ
（イッテルビウム）、Ｚｒ等がある。
【００２６】Ｃｕ中に導入された場合に比抵抗を増加さ
せる作用が小さい上記元素についての固溶度を列記する
と、Ｚｒは０．１５ｗｔ％、Ｃｄは０．５ｗｔ％、Ｚｎ
は３９ｗｔ％、Ａｇは０．８ｗｔ％、Ｐｂは０．０９ｗ
ｔ％、Ｎｉは全率固溶、Ｓｎは１１〜１５ｗｔ％、Ａｌ
は９ｗｔ％である。
【００２７】したがって、上記の材料から最適な材料を
選択すると、密着層としては、Ｃｕ中における固溶度が
低く、Ｃｕの比抵抗を増大させる作用が小さいＺｒ膜を
適用することが望ましい。また、Ｚｒを含む膜、例え
ば、ＺｒＮ（窒化ジルコニウム）膜を適用しても同様の
効果を期待できる。窒化物を用いることにより、バリア
膜としての機能を持たせることができる。
【００２８】Ｚｒを密着層として使用した場合、バリア
層と密着層との界面では、熱処理過程において構成元素
が相互拡散し、両層間の密着性が向上される。また、Ｚ
ｒはシリコン酸化膜などの層間絶縁膜材料に対しても密
着性に優れており、層間絶縁膜とバリア層との間に設け
ることによっても密着層として機能する。
【００２９】密着層として適用するには、膜構造やその
後の熱処理工程によって変化するため一概に画定するこ
とはできないが、代表的な膜構造及びプロセスを考慮す
ると、Ｃｕ中における固溶度は２０ｗｔ％以下であるこ
とが望ましい。そして、Ｃｕの低い抵抗値を活かしつつ
配線層に適用するためには、Ｃｕ中に導入された不純物
による比抵抗の増加は１９．８％以下に抑える必要があ
る。
【００３０】かかる観点から考慮すると、本願発明者ら
は詳細な検討を行っていないが、Ｃｕ中における固溶度
が低くＣｕの比抵抗を増大させる作用が小さい他の材
料、例えば、Ｃｄ、Ａｇ、Ｐｂ等も、密着層として採用
しうる可能性がある。
【００３１】密着層と銅配線との界面をなじませて密着
性を高めるための処理としては、例えば、Ｚｒよりなる
密着層をアモルファス状に堆積した後、シード層を例え
ばスパッタリング法などの成膜成分が大きなエネルギー
をもつ成膜方法により堆積する方法を適用することがで
きる。このような成膜方法によってシード層を形成する
と、シード層を構成するＣｕの一部が密着層にくい込
み、シード層と密着層との密着力が向上される。
【００３２】また、シード層を形成した後、密着層を構
成するＺｒの一部をシード層方向に拡散するようにして
もよい。例えば、シード層形成後に２００℃程度の低温
熱処理を、或いは、５００℃数秒間程度の短時間熱処理
を行うことにより、密着層を構成するＺｒの一部がシー
ド層内に拡散し、密着層とシード層との密着性が向上さ
れる。
【００３３】或いは、密着層を構成するＺｒの一部がシ
ード層中に固溶限界に達するまで熱処理を行うようにし
てもよい。例えば、３００℃３０分の熱処理を適用する
ことができる。ＺｒはＣｕ膜中における固溶度が低いた
め、固溶限界に達するまで熱処理を行ってもＣｕの比抵
抗を増加する作用は小さい。また、固溶限界のＺｒが固
溶している場合、それ以上のＺｒがＣｕ方向に拡散する
ことはないので、後工程の熱処理やプロセスの違いによ
る銅配線の比抵抗の変化を小さくできるという効果もあ
る。なお、この場合には、熱処理後においてもシード層
とバリア層との界面にＺｒ膜が残存するようにシード層
と密着層の膜厚を制御することが必要である。
【００３４】ＴａＮよりなるバリア層上に、Ｚｒ膜より
なる密着層と、Ｃｕ膜よりなるシード層とをスパッタリ
ング法により堆積したときの密着度の変化と膜抵抗の変
化を表１及び図１に示す。なお、密着層及びシード層の
膜厚は、これらのトータル膜厚を２００ｎｍ一定とし、
Ｚｒ膜とＣｕ膜の膜厚比を変化した。
【００３５】
【表１】
【００３６】表１に示すように、Ｚｒ：Ｃｕの膜厚比を
１：９９或いはそれ以上としたときに、Ｚｒ膜よりなる
密着層を形成しない場合と比較して、密着力の指標とな
る臨界応力が増加していることが判る。
【００３７】また、Ｚｒ：Ｃｕの膜厚比が１：９９のと
き、Ｃｕ中のＺｒ濃度はほぼ固溶限界である０．１５ｗ
ｔ％であるため、図１に示すように、Ｚｒの膜厚比が増
加しても銅配線の比抵抗の変化は小さいことが判る。
【００３８】図１には、比較例として、トータル膜厚３
００ｎｍのＳｎ膜とＣｕ膜とを形成した場合、トータル
膜厚３００ｎｍのＰｄ膜とＣｕ膜とを形成した場合につ
いても同様の結果を示しているが、これら材料ではＳｎ
或いはＰｄの膜厚比の増大とともに比抵抗が大きくなっ
ており、ＺｒのようにＣｕの比抵抗増大を抑える効果が
低いことが判る。なお、Ｓｎ膜とＣｕ膜との関係につい
ては、C.-K. Hu et al., Thin Solid Films, 262 (199
5) 84、C.-K. Hu et al., J. Electrochem. Soc., 143
(1996) 1001、及び、Y.S. Gong et al., Appl. Surf. S
oc., 92(1996) 355に記載のデータを引用した。また、
Ｐｄ膜とＣｕ膜との関係については、C.W.Park et al.,
Thin Solid Films, 226 (1993) 238に記載のデータを
引用した。
【００３９】また、図示しないが、Ｚｒ：Ｃｕの膜厚比
が１：９９である試料の断面構造を透過型電子顕微鏡に
より観察したところ、シード層とバリア層との界面に
は、Ｃｕ膜中に固溶しきれなかったＺｒが残留している
とともに、残留したＺｒとＴａＮが相互拡散して高い密
着力をもつ界面が形成されていることが判った。
【００４０】また、シード層とバリア層との間に、Ｃｕ
−Ｚｒ合金からなる島状構造を設けることにより、密着
性を更に高めることができる。すなわち、Ｃｕ−Ｚｒ合
金からなる島状構造を設けることにより、微視的にみれ
ばＣｕ−Ｚｒ合金からなる島状構造の凹凸形状がバリア
層と密着層との間で機械的にかみ合い、バリア層と密着
層の界面に応力がかかった場合であっても、銅配線が剥
がれてしまうことが抑止されることになる。また、密着
層としてＣｕ及びバリア膜として一般に用いられる高融
点金属材料と密着性の高いＺｒを含有した膜を用いるこ
とにより、銅配線若しくはバリア層と密着層との界面に
おいて構成元素を相互に拡散させることができ、Ｃｕ膜
とバリア層との密着性を高めることが可能となる。従っ
て、Ｃｕ−Ｚｒ合金膜からなる島状構造の凹凸形状によ
る機械的かみ合いと、接着膜による密着性を併用するこ
とにより相乗的に銅配線とバリア層との接合を強固に行
うことが可能となる。
【００４１】すなわち、上記目的は、銅を主成分とする
配線材がバリア層を介して絶縁膜に埋め込まれてなる金
属配線構造であって、前記配線材と前記バリア層とが、
ジルコニウムを含む密着層を介して接合されていること
を特徴とする金属配線構造によって達成される。
【００４２】また、上記目的は、銅を主成分とする配線
材がバリア層を介して絶縁膜に埋め込まれてなる金属配
線構造であって、前記絶縁膜と前記バリア層とが、ジル
コニウムを含む密着層を介して接合されていることを特
徴とする金属配線構造によっても達成される。
【００４３】また、上記目的は、銅を主成分とする配線
材がバリア層を介して絶縁膜に埋め込まれてなる金属配
線構造であって、前記配線材と前記バリア層とが、銅中
における固溶度が２０％以下であり、銅中に固溶したと
きの比抵抗の増加が１９．８％以下である金属材料を含
む密着層を介して接合されていることを特徴とする金属
配線構造によっても達成される。
【００４４】また、上記目的は、半導体基板上の絶縁膜
に形成された開口部を埋め込むようにして金属配線が形
成され、前記金属配線が前記半導体基板上の半導体素子
と電気的に接続されている半導体装置であって、前記金
属配線は、前記開口部の内壁面を覆うように形成された
バリア層と、前記バリア層上を覆うように形成されたジ
ルコニウムを含む密着層と、前記バリア層及び前記密着
層を介して前記開口部に埋め込まれた銅を主成分とする
配線材とを有することを特徴とする半導体装置によって
も達成される。
【００４５】また、上記目的は、半導体基板上の絶縁膜
に形成された開口部を埋め込むようにして金属配線が形
成され、前記金属配線が前記半導体基板上の半導体素子
と電気的に接続されている半導体装置であって、前記金
属配線は、前記開口部の内壁面を覆うように形成された
ジルコニウムを含む密着層と、前記密着層を覆うように
形成されたバリア層と、前記密着層及び前記バリア層を
介して前記開口部に埋め込まれた銅を主成分とする配線
材とを有することを特徴とする半導体装置によっても達
成される。
【００４６】また、上記目的は、銅を主成分とする金属
配線の形成方法であって、下地絶縁膜上にバリア層を形
成する工程と、前記バリア層上にジルコニウムを含む密
着層を形成する工程と、前記密着層上に銅を主成分とす
る配線材を形成する工程とを有することを特徴とする金
属配線の形成方法によっても達成される。
【００４７】また、上記目的は、銅を主成分とする金属
配線の形成方法であって、下地絶縁膜上にジルコニウム
を含む密着層を形成する工程と、前記密着層上にバリア
層を形成する工程と、前記バリア層上に銅を主成分とす
る配線材を形成する工程とを有することを特徴とする金
属配線の形成方法によっても達成される。
【００４８】また、上記目的は、半導体基板上の半導体
素子と接続される金属配線を前記半導体基板上の絶縁膜
中に形成する方法であって、前記半導体基板上に前記絶
縁膜を形成する工程と、前記絶縁膜を選択的に除去して
開口部を形成する工程と、前記開口部の内壁を覆うよう
にバリア層を形成する工程と、前記バリア層上にジルコ
ニウムを含む第１の密着層を形成する工程と、前記開口
部上を含む前記絶縁膜上に銅を主成分とする配線材を形
成し、前記開口部を埋め込む工程と、前記絶縁膜が露出
するまで、前記配線材、前記第１の密着層及び前記バリ
ア層を研磨して除去し、前記開口部に埋め込まれた前記
配線材、前記第１の密着層及び前記バリア層からなる前
記金属配線を形成する工程とを有することを特徴とする
半導体装置の製造方法によっても達成される。
【００４９】また、上記目的は、半導体基板上の半導体
素子と接続される金属配線を前記半導体基板上の絶縁膜
中に形成する方法であって、前記半導体基板上に前記絶
縁膜を形成する工程と、前記絶縁膜を選択的に除去して
開口部を形成する工程と、前記開口部の内壁を覆うよう
にジルコニウムを含む第１の密着層を形成する工程と、
前記第１の密着層上にバリア層を形成する工程と、前記
開口部上を含む前記絶縁膜上に銅を主成分とする配線材
を形成し、前記開口部を埋め込む工程と、前記絶縁膜が
露出するまで、前記配線材、前記バリア層及び前記第１
の密着層を研磨して除去し、前記開口部に埋め込まれた
前記配線材、前記バリア層及び前記第１の密着層からな
る前記金属配線を形成する工程とを有することを特徴と
する半導体装置の製造方法によっても達成される。
【００５０】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法について図２
乃至図９を用いて説明する。
【００５１】図２は本実施形態による半導体装置の構造
を示す概略断面図、図３乃至図９は本実施形態による半
導体装置の製造方法を示す工程断面図である。
【００５２】はじめに、本実施形態による半導体装置の
構造について図２を用いて説明する。
【００５３】素子分離膜１２により画定されたシリコン
基板１０の素子領域には、ソース／ドレイン拡散層１
４、ゲート電極１８を有するＭＯＳトランジスタを形成
されている。
【００５４】ＭＯＳトランジスタが形成されたシリコン
基板１０上には、層間絶縁膜２２と、ストッパ膜２４
と、層間絶縁膜２６とが順次形成されている。層間絶縁
膜２２及びストッパ膜２４には、ソース／ドレイン拡散
層１４及びゲート電極１８に達するビアホール３２が形
成されており、層間絶縁膜２６のビアホール３２を含む
領域には配線溝３０が形成されている。ビアホール３２
及び配線溝３０内には、ＴａＮ膜よりなるバリア層３４
と、Ｚｒ膜よりなる密着層３６と、シード層としてのＣ
ｕ膜３８と、Ｃｕ膜４０とからなる配線層４２とが埋め
込まれている。
【００５５】配線層４２が埋め込まれた層間絶縁膜２６
上には、配線保護膜４４と、層間絶縁膜４６と、ストッ
パ膜４８と、層間絶縁膜５０とが順次形成されている。
配線保護膜４４及び層間絶縁膜４６には配線層４２に達
するビアホール５６が形成されており、層間絶縁膜５０
のビアホール５６を含む領域には配線溝５４が形成され
ている。ビアホール５６及び配線溝５４内には、ＴａＮ
膜よりなるバリア層５８と、Ｚｒ膜よりなる密着層６０
と、シード層としてのＣｕ膜６２と、Ｃｕ膜６４とから
なる配線層６６とが埋め込まれている。
【００５６】配線層６６が埋め込まれた層間絶縁膜５０
上には、配線保護膜６８が形成されている。
【００５７】こうして、本実施形態による半導体装置が
構成されている。
【００５８】本実施形態による半導体装置は、バリア層
３４とシード層としてのＣｕ膜３８との間にＺｒ膜より
なる密着層３６が、バリア層５８とシード層としてのＣ
ｕ膜６２との間にＺｒ膜よりなる密着層６０が、それぞ
れ形成されていることに特徴がある。このようにしてＺ
ｒ膜よりなる密着層３６、３６を設けることにより、バ
リア層３４、５８と密着層３６、６０との間の密着性、
及び、密着層３６、６０とシード層としてのＣｕ膜３
８、６２との間の密着性を向上することができる。した
がって、従来の半導体装置と比較して、バリア層とシー
ド層との間の密着性を向上することができる。
【００５９】次に、本実施形態による半導体装置の製造
方法について図３乃至図９を用いて説明する。
【００６０】まず、例えば通常のＬＯＣＯＳ法により、
シリコン基板１０を局所的に酸化し、素子領域を画定す
る素子分離膜１２を形成する。
【００６１】次いで、通常のＭＯＳトランジスタの製造
プロセスと同様にして、素子分離膜１２により画定され
た素子領域に、ソース／ドレイン拡散層１４、ゲート絶
縁膜１６、ゲート電極１８、サイドウォール絶縁膜２０
を有するＭＯＳトランジスタを形成する（図３
（ａ））。
【００６２】次いで、全面に、例えばＣＶＤ法により膜
厚５００〜７００ｎｍ程度のシリコン酸化膜を堆積した
後、その表面を例えばＣＭＰ法により研磨して平坦化
し、表面が平坦化されたシリコン酸化膜よりなる層間絶
縁膜２２を形成する（図３（ｂ））。
【００６３】次いで、全面に、例えばＣＶＤ法により、
膜厚数十ｎｍ程度のシリコン窒化膜を堆積する。こうし
て、シリコン窒化膜よりなるストッパ膜２４を形成する
（図３（ｃ））。
【００６４】次いで、通常のリソグラフィー技術及びエ
ッチング技術を用い、上層に形成する配線層とシリコン
基板上に形成された素子とを接続するビアホールを形成
する領域のストッパ膜２４を除去する（図３（ｄ））。
なお、図においては、ソース／ドレイン拡散層１４上に
開口されるビアホールと、右側のゲート電極１８上に開
口されるビアホールとを形成する場合を例に示す。
【００６５】次いで、全面に、例えばＣＶＤ法により、
膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコ
ン酸化膜よりなる層間絶縁膜２６を形成する（図４
（ａ））。
【００６６】次いで、通常のリソグラフィー技術を用
い、形成しようとする配線層に相当する開口パターンを
有するレジスト膜２８を形成する（図４（ｂ））。
【００６７】次いで、レジスト膜２８及びストッパ膜２
４をマスクとして層間絶縁膜２２、２６を異方性エッチ
ングし、層間絶縁膜２６に形成された配線溝３０と、配
線溝３０内の層間絶縁膜２２に形成されたソース／ドレ
イン拡散層１４及びゲート電極１８に達するビアホール
３２とを形成する（図４（ｃ））。
【００６８】次いで、全面に、例えば反応性スパッタリ
ング法を用い、膜厚２０〜４０ｎｍのＴａＮ膜を堆積す
る。こうして、ＴａＮ膜よりなるバリア層３４を形成す
る。なお、バリア層３４は、層間絶縁膜２２、２６中に
配線層中の銅が拡散することを防止するための層であ
る。なお、ＴａＮ膜はＣＶＤ法などによって形成しても
よい。
【００６９】次いで、全面に、例えばスパッタリング
法、ＣＶＤ法、メッキ法により、膜厚５〜５０ｎｍ程度
のＺｒ膜をアモルファスの状態で堆積する。こうして、
Ｚｒ膜よりなる密着層３６を形成する。
【００７０】次いで、全面に、例えばスパッタリング法
やＣＶＤ法等により、膜厚５０〜２００ｎｍ程度のＣｕ
膜を堆積する。こうして、シード層としてのＣｕ膜３８
を形成する（図５（ａ））。なお、シード層としてのＣ
ｕ膜３８は、銅膜をメッキ法により堆積する際に基板の
導電性を高めるための下地膜として堆積するものであ
る。
【００７１】このとき、シード層としてのＣｕ膜３８を
形成する成膜方法に、スパッタリング法などの成膜成分
が大きなエネルギーをもって形成される方法を適用する
ことにより、シード層としてのＣｕ膜３８を構成するＣ
ｕの一部がＺｒよりなる密着層３６内にくい込むため、
後工程で熱処理を行わずとも密着層３６とシード層とし
てのＣｕ膜３８との間の密着力を向上することができ
る。
【００７２】次いで、全面に、例えばメッキ法により、
膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３
０、ビアホール３２内を、Ｃｕ膜４０により完全に埋め
込む（図５（ｂ））。
【００７３】ここで、Ｃｕ膜４０としては、純銅の他、
銅合金を用いることができ、Ｃｕ−Ｓｎ（銅−錫）合
金、Ｃｕ−Ｍｇ（銅−マグネシウム）合金、Ｃｕ−Ａｌ
（銅−アルミニウム）合金等の各種合金を用いることが
できる。Ｃｕ−Ｓｎ合金を用いた場合には、エレクトロ
マイグレーション耐性を更に向上させることが可能であ
り、Ｃｕ−Ｍｇ合金を用いた場合にはＣｕ膜４０の表面
の酸化を抑制することができる。なお、本実施形態では
Ｃｕ膜４０をメッキ法によって形成しているが、例えば
スパッタ法など他の方法によって、シード層としてのＣ
ｕ膜７６を形成せずに配線溝３０及びビアホール３２を
埋め込むようにしてもよい。
【００７４】次いで、例えばＣＭＰ法により、層間絶縁
膜２６が露出するまでＣｕ膜４０、シード層としてのＣ
ｕ膜３８、密着層３６、バリア層３４を平坦に研磨し、
配線溝３０内及びビアホール３２内にのみＣｕ膜４０、
シード層としてのＣｕ膜３８、密着層３６、バリア層３
４を残存させる。
【００７５】こうして、Ｃｕ膜４０、シード層としての
Ｃｕ膜３８、密着層３６、バリア層３４よりなり、ビア
ホール３２を介してソース／ドレイン拡散層１４、ゲー
ト電極１８に接続され、配線溝３０に埋め込まれた配線
層４２を形成する（図５（ｃ））。
【００７６】次いで、配線層４２が埋め込まれた層間絶
縁膜２６上に、例えばＣＶＤ法により、膜厚５０〜７０
ｎｍのシリコン窒化膜よりなる配線保護膜４４を形成す
る（図６（ａ））。
【００７７】次いで、配線保護膜４４上に、例えばＣＶ
Ｄ法により、膜厚５００〜７００ｎｍ程度のシリコン酸
化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４６
を形成する。
【００７８】次いで、全面に、例えばＣＶＤ法により、
膜厚数十ｎｍ程度のシリコン窒化膜を堆積する。こうし
て、シリコン窒化膜よりなるストッパ膜４８を形成す
る。
【００７９】次いで、通常のリソグラフィー技術及びエ
ッチング技術を用い、上層に形成する配線層と配線層４
２とを接続するビアホールを形成する領域のストッパ膜
４８を除去する。
【００８０】次いで、全面に、例えばＣＶＤ法により、
膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコ
ン酸化膜よりなる層間絶縁膜５０を形成する（図６
（ｂ））。
【００８１】次いで、通常のリソグラフィー技術を用
い、形成しようとする配線層に相当する開口パターンを
有するレジスト膜５２を形成する（図７（ａ））。
【００８２】次いで、レジスト膜５２及びストッパ膜４
８をマスクとして層間絶縁膜４６、５０、配線保護膜４
４を異方性エッチングし、層間絶縁膜５０に形成された
配線溝５４と、配線溝５４内の層間絶縁膜４６及び配線
保護膜４４に形成された配線層４２に達するビアホール
５６とを形成する（図７（ｂ））。
【００８３】次いで、全面に、例えば反応性スパッタリ
ング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積す
る。こうして、ＴａＮ膜よりなるバリア層５８を形成す
る。
【００８４】次いで、全面に、例えばスパッタリング法
により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファス
の状態で堆積する。こうして、Ｚｒ膜よりなる密着層６
０を形成する。
【００８５】次いで、全面に例えばスパッタリング法に
より、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。
こうして、Ｃｕ膜よりなるシード層としてのＣｕ膜６２
を形成する（図８（ａ））。シード層としてのＣｕ膜３
８を形成する場合と同様に、シード層としてのＣｕ膜６
２を形成する成膜方法にスパッタリング法などの成膜成
分が大きなエネルギーをもって形成される方法を適用す
ることにより、シード層としてのＣｕ膜６２を構成する
Ｃｕの一部がＺｒよりなる密着層６０内にくい込むた
め、後工程で熱処理を行わずとも密着層６０とシード層
としてのＣｕ膜６２との間の密着力を向上することがで
きる。
【００８６】次いで、全面に、例えばメッキ法により、
膜厚１０００ｎｍ程度のＣｕ膜６４を堆積し、配線溝５
４、ビアホール５６内を、Ｃｕ膜６４により完全に埋め
込む（図８（ｂ））。
【００８７】次いで、例えばＣＭＰ法により、層間絶縁
膜５０が露出するまでＣｕ膜６４、シード層としてのＣ
ｕ膜６２、密着層６０、バリア層５８を平坦に研磨し、
配線溝５４内及びビアホール５６内にのみＣｕ膜６４、
シード層としてのＣｕ膜６２、密着層６０、バリア層５
８を残存させる。
【００８８】こうして、Ｃｕ膜６４、シード層としての
Ｃｕ膜６２、密着層６０、バリア層５８よりなり、ビア
ホール５６を介して配線層４２に接続され、配線溝５４
に埋め込まれた配線層６６を形成する（図９（ａ））。
【００８９】次いで、配線層６４が埋め込まれた層間絶
縁膜５０上に、例えばＣＶＤ法により、膜厚５０〜７０
ｎｍのシリコン窒化膜よりなる配線保護膜６８を形成す
る。
【００９０】次いで、必要に応じて第３層以降の配線層
（図示せず）を形成する。
【００９１】このように、本実施形態によれば、シード
層とバリア層との間にＺｒ膜よりなる密着層を形成する
ので、シード層とバリア層との間の密着性を高めること
ができる。これにより、ＣＭＰによるＣｕ膜の研磨過程
においてＣｕ膜が剥がれることを抑止することができ、
半導体装置の歩留まりや信頼性を向上することができ
る。
【００９２】［第２実施形態］本発明の第２実施形態に
よる半導体装置の製造方法について図２乃至図９を用い
て説明する。なお、第１実施形態による半導体装置の構
造及び製造方法と同様の構成要素については同一の符号
を付し、説明を省略し或いは簡略にする。
【００９３】図２は本実施形態による半導体装置の構造
を示す概略断面図、図３乃至図９は本実施形態による半
導体装置の製造方法を示す工程断面図である。
【００９４】本実施形態による半導体装置及びその製造
方法は、バリア層、密着層、Ｃｕ膜の形成方法が異なる
他は第１実施形態による半導体装置及びその製造方法と
同様である。
【００９５】以下、本実施形態による半導体装置の製造
方法について図３乃至図９を用いて説明する。
【００９６】まず、例えば図３（ａ）乃至図４（ｃ）に
示す第１実施形態による半導体装置の製造方法と同様に
して、ＭＯＳトランジスタが形成されたシリコン基板１
０上に、ビアホール３２が形成された層間絶縁膜２６及
びストッパ膜２４と、配線溝３０が形成された層間絶縁
膜２８とを形成する。
【００９７】次いで、全面に、例えば反応性スパッタリ
ング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積す
る。こうして、ＴａＮ膜よりなるバリア層３４を形成す
る。なお、ＴａＮ膜はＣＶＤ法などによって形成しても
よい。
【００９８】次いで、全面に、例えばスパッタリング法
により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファス
の状態で堆積する。こうして、Ｚｒ膜よりなる密着層３
６を形成する。なお、Ｚｒ膜はＣＶＤ法やメッキ法など
によって形成してもよい。
【００９９】次いで、全面に例えばＣＶＤ法により、膜
厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうし
て、シード層としてのＣｕ膜３８を形成する（図５
（ａ））。
【０１００】次いで、２００℃程度の低温熱処理、或い
は、５００℃数秒程度の短時間熱処理を行い、密着層３
６を構成するＺｒの一部をシード層としてのＣｕ膜３８
に拡散させる。これにより、密着層３６とシード層とし
てのＣｕ膜３８との密着力が向上される。また、この熱
処理過程において、密着層３６とバリア層３４との間に
おいても相互拡散が生じ、密着層３６とバリア層３４と
の間の密着力をも向上される。
【０１０１】なお、本熱処理工程において、３００℃３
０分程度の熱処理を行い、密着層３６を構成するＺｒの
一部を、シード層としてのＣｕ膜３８に固溶限界まで拡
散させてもよい。このようにした場合においても、密着
層３６とシード層としてのＣｕ膜３８との間の密着力を
向上することができる。この場合、熱処理後においても
シード層としてのＣｕ膜３８とバリア層３４との間にＺ
ｒ膜よりなる密着層３６が残存するように、密着層３６
及びシード層としてのＣｕ膜３８の膜厚を制御する。
【０１０２】次いで、例えば第１実施形態による半導体
装置の製造方法と同様にして、メッキ法によりＣｕ膜４
０を堆積した後にＣＭＰ法によりポリッシュバックし、
Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３
６、バリア層３４よりなり、ビアホール３２を介してソ
ース／ドレイン拡散層１４、ゲート電極１８に接続さ
れ、配線溝３０に埋め込まれた配線層４２を形成する
（図５（ｂ）〜（ｃ））。
【０１０３】この後、例えば図６（ａ）乃至図９（ｂ）
に示す第１実施形態による半導体装置の製造方法と同様
にして、第２層目以降の配線層を形成する。
【０１０４】このように、本実施形態によれば、シード
層とバリア層との間にＺｒ膜よりなる密着層を形成し、
シード層形成後に熱処理を行うので、シード層とバリア
層との間の密着性を高めることができる。これにより、
ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれ
ることを抑止することができ、半導体装置の歩留まりや
信頼性を向上することができる。
【０１０５】なお、本実施形態では、第１層目のＣｕ配
線層形成過程に適用する例を説明したが、第２層目以降
の配線層に本実施形態による半導体装置の製造方法を適
用してもよい。
【０１０６】［第３実施形態］本発明の第３実施形態に
よる半導体装置及びその製造方法について図１０乃至図
１４を用いて説明する。なお、図２乃至図９に示す第１
及び第２実施形態による半導体装置の構造及び製造方法
と同様の構成要素については同一の符号を付し、説明を
省略し或いは簡略にする。
【０１０７】図１０は本実施形態による半導体装置の構
造を示す概略断面図、図１１乃至図１４は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。
【０１０８】本実施形態では、層間絶縁膜とバリア層と
の間の密着性を向上する半導体装置及びその製造方法に
ついて説明する。
【０１０９】はじめに、本実施形態による半導体装置の
構造について図１０を用いて説明する。
【０１１０】素子分離膜１２により画定されたシリコン
基板１０の素子領域には、ソース／ドレイン拡散層１
４、ゲート電極１８を有するＭＯＳトランジスタを形成
されている。
【０１１１】ＭＯＳトランジスタが形成されたシリコン
基板１０上には、層間絶縁膜２２と、ストッパ膜２４
と、層間絶縁膜２６とが順次形成されている。層間絶縁
膜２２及びストッパ膜２４にはソース／ドレイン拡散層
１４及びゲート電極１８に達するビアホール３２が形成
されており、層間絶縁膜２６にはビアホール３２を含む
領域に配線溝３０が形成された層間絶縁膜２６が形成さ
れている。ビアホール３２及び配線溝３０内には、Ｚｒ
膜よりなる密着層７０と、ＴａＮ膜よりなるバリア層３
４と、シード層としてのＣｕ膜３８と、Ｃｕ膜４０とか
らなる配線層４２が埋め込まれている。
【０１１２】配線層４２が埋め込まれた層間絶縁膜２６
上には、配線保護膜４４と、層間絶縁膜４６と、ストッ
パ膜４８と、層間絶縁膜５０とが順次形成されている。
配線保護膜４４及び層間絶縁膜４６には配線層４２に達
するビアホール５６が形成されており、層間絶縁膜５０
のビアホール５６を含む領域には配線溝５４が形成され
ている。ビアホール５６及び配線溝５４内には、Ｚｒ膜
よりなる密着層７２と、ＴａＮ膜よりなるバリア層５８
と、シード層としてのＣｕ膜６２と、Ｃｕ膜６４とから
なる配線層６６が埋め込まれている。
【０１１３】配線層６６が埋め込まれた層間絶縁膜５０
上には、配線保護膜６８が形成されている。
【０１１４】こうして、本実施形態による半導体装置が
構成されている。
【０１１５】本実施形態による半導体装置は、層間絶縁
膜２２、２６とバリア層３４との間にＺｒ膜よりなる密
着層７０が、層間絶縁膜４６、５０とバリア層５８との
間にＺｒ膜よりなる密着層７０が、それぞれ形成されて
いることに特徴がある。このようにしてＺｒ膜よりなる
密着層７０、７２を設けることにより、層間絶縁膜２
２、２６、４６、５０と密着層７０、７２との間の密着
性、及び、密着層７０、７２とバリア層３４、５８との
間の密着性を向上することができる。したがって、従来
の半導体装置と比較して、層間絶縁膜とバリア層との間
の密着性を向上することができる。
【０１１６】次に、本実施形態による半導体装置の製造
方法について図１１乃至図１４を用いて説明する。
【０１１７】まず、例えば図３（ａ）乃至図４（ｃ）に
示す第１実施形態による半導体装置の製造方法と同様に
して、ＭＯＳトランジスタが形成されたシリコン基板１
０上に、ビアホール３２が形成された層間絶縁膜２６及
びストッパ膜２４と、配線溝３０が形成された層間絶縁
膜２８とを形成する（図１１（ａ））。
【０１１８】次いで、全面に、例えばスパッタリング法
により、膜厚５〜５０ｎｍ程度のＺｒ膜を堆積する。こ
うして、Ｚｒ膜よりなる密着層７０を形成する（図１１
（ｂ））。
【０１１９】次いで、全面に、例えば反応性スパッタリ
ング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積す
る。こうして、ＴａＮ膜よりなるバリア層３４を形成す
る。
【０１２０】次いで、全面に、例えばスパッタリング法
により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積す
る。こうして、シード層としてのＣｕ膜３８を形成する
（図１１（ｃ））。
【０１２１】次いで、全面に、例えばメッキ法により、
膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３
０、ビアホール３２内を、Ｃｕ膜４０により完全に埋め
込む（図１２（ａ））。
【０１２２】次いで、例えばＣＭＰ法により、層間絶縁
膜２６が露出するまでＣｕ膜４０、シード層としてのＣ
ｕ膜３８、バリア層３４、密着層７０を平坦に研磨し、
配線溝３０内及びビアホール３２内にのみＣｕ膜４０、
シード層としてのＣｕ膜３８、バリア層３４、密着層７
０を残存させる。
【０１２３】こうして、Ｃｕ膜４０、シード層としての
Ｃｕ膜３８、バリア層３４、密着層７０よりなり、ビア
ホール３２を介してソース／ドレイン拡散層１４、ゲー
ト電極１８に接続され、配線溝３０に埋め込まれた配線
層４２を形成する（図１２（ｂ））。
【０１２４】次いで、配線層４２が埋め込まれた層間絶
縁膜２６上に、例えばＣＶＤ法により、膜厚５０〜７０
ｎｍのシリコン窒化膜よりなる配線保護膜４４を形成す
る（図６（ａ））。
【０１２５】次いで、例えば図６（ｂ）乃至図７（ｂ）
に示す第１実施形態による半導体装置の製造方法と同様
にして、配線保護膜４４上に、ビアホール５６が形成さ
れた層間絶縁膜４６及びストッパ膜４８と、配線溝５４
が形成された層間絶縁膜５０とを形成する（図１３
（ａ）） 次いで、全面に、例えばスパッタリング法により、膜厚
５〜５０ｎｍ程度のＺｒ膜を堆積する。こうして、Ｚｒ
膜よりなる密着層７２を形成する。
【０１２６】次いで、全面に、例えば反応性スパッタリ
ング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積す
る。こうして、ＴａＮ膜よりなるバリア層５８を形成す
る。
【０１２７】次いで、全面に例えばスパッタリング法に
より、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。
こうして、シード層としてのＣｕ膜６２を形成する（図
１３（ｂ））。
【０１２８】次いで、全面に、例えばメッキ法により、
膜厚１０００ｎｍ程度のＣｕ膜６４を堆積し、配線溝５
４、ビアホール５６内を、Ｃｕ膜６４により完全に埋め
込む。
【０１２９】次いで、例えばＣＭＰ法により、層間絶縁
膜５０が露出するまでＣｕ膜６４、シード層としてのＣ
ｕ膜６２、バリア層５８、密着層７２を平坦に研磨し、
配線溝５４内及びビアホール５６内にのみＣｕ膜６４、
シード層としてのＣｕ膜６２、バリア層５８、密着層７
２を残存させる。
【０１３０】こうして、Ｃｕ膜６４、シード層としての
Ｃｕ膜６２、バリア層５８、密着層７２よりなり、ビア
ホール５６を介して配線層４２に接続され、配線溝５４
に埋め込まれた配線層６６を形成する（図１４
（ａ））。
【０１３１】次いで、配線層６４が埋め込まれた層間絶
縁膜５０上に、例えばＣＶＤ法により、膜厚５０〜７０
ｎｍのシリコン窒化膜よりなる配線保護膜６８を形成す
る。
【０１３２】次いで、必要に応じて第３層以降の配線層
（図示せず）を形成する。
【０１３３】このように、本実施形態によれば、層間絶
縁膜とバリア層との間にＺｒ膜よりなる密着層を形成す
るので、層間絶縁膜とバリア層との間の密着性を高める
ことができる。これにより、ＣＭＰによるＣｕ膜の研磨
過程においてＣｕ膜が剥がれることを抑止することがで
き、半導体装置の歩留まりや信頼性を向上することがで
きる。
【０１３４】［第４実施形態］本発明の第４実施形態に
よる半導体装置及びその製造方法について図１５乃至図
１８を用いて説明する。なお、図２乃至図１４に示す第
１乃至第３実施形態による半導体装置の構造及び製造方
法と同様の構成要素については同一の符号を付し、説明
を省略し或いは簡略にする。
【０１３５】図１５は本実施形態による半導体装置の構
造を示す概略断面図、図１６乃至図１８は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。
【０１３６】上記第１乃至第３実施形態では、ビアホー
ルと配線溝とを同一工程で開口してこれら溝内に配線層
を埋め込む、いわゆるデュアルダマシンプロセスにより
配線層を形成する方法について説明したが、ビアホール
内に電極プラグが埋め込まれた層間絶縁膜を形成した後
に、銅配線が埋め込まれた層間絶縁膜を形成する、いわ
ゆるシングルダマシンプロセスにおいても本発明を適用
することができる。本実施形態では、シングルダマシン
構造を有する半導体装置及びその製造方法について説明
する。
【０１３７】はじめに、本実施形態による半導体装置の
構造について図１５を用いて説明する。
【０１３８】本実施形態による半導体装置は、図１５に
示すように、配線層４２が、バリア層３４、密着層３
６、シード層としてのＣｕ膜３８及びＣｕ膜４０により
構成され、配線層６６が、バリア層５８、密着層６０、
シード層としてのＣｕ膜６２及びＣｕ膜６４により構成
されている点は第１実施形態による半導体装置と同様で
ある。本実施形態による半導体装置は、配線層４２がビ
アホール３２内に埋め込まれた電極プラグ７４を介して
下地構造に接続されている点に特徴がある。
【０１３９】次に、本実施形態による半導体装置の製造
方法について説明する。
【０１４０】まず、例えば図３（ａ）乃至図３（ｂ）に
示す第１実施形態による半導体装置の製造方法と同様に
して、ＭＯＳトランジスタと、ＭＯＳトランジスタ上を
覆う層間絶縁膜２２を形成する（図１６（ａ））。
【０１４１】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、層間絶縁膜２２に、ソース／ドレ
イン拡散層１４又はゲート電極１８に達するビアホール
３２を形成する（図１６（ｂ））。
【０１４２】次いで、ＣＶＤ法により、例えば膜厚８０
ｎｍのＴｉＮ膜と、例えば膜厚３５０ｎｍのＷ（タング
ステン）膜とを堆積し、層間絶縁膜２２の表面が露出す
るまでＷ膜、ＴｉＮ膜、Ｔｉ膜をＣＭＰ法により平坦に
研磨し、ビアホール３２に埋め込まれ、ソース／ドレイ
ン拡散層１４又はゲート電極１８に電気的に接続された
電極プラグ７４を形成する（図１６（ｃ））。
【０１４３】次いで、全面に、例えばＣＶＤ法により、
膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコ
ン酸化膜よりなる層間絶縁膜２６を形成する。
【０１４４】次いで、通常のリソグラフィー技術及びエ
ッチング技術を用い、層間絶縁膜２６に配線溝３０を形
成する（図１６（ｄ））。
【０１４５】次いで、例えば図４（ａ）に示す第１実施
形態による半導体装置の製造方法と同様にして、例えば
膜厚２５〜３０ｎｍのＴａＮ膜よりなるバリア層３４
と、例えば膜厚５〜５０ｎｍ程度のアモルファスＺｒ膜
よりなる密着層３６と、例えば膜厚５０〜２００ｎｍ程
度のシード層としてのＣｕ膜３８を形成する（図１７
（ａ））。
【０１４６】次いで、全面に、例えばメッキ法により、
膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３
０内を、Ｃｕ膜４０により完全に埋め込む（図１７
（ｂ））。
【０１４７】次いで、例えばＣＭＰ法により、層間絶縁
膜２６が露出するまでＣｕ膜４０、シード層としてのＣ
ｕ膜３８、密着層３６、バリア層３４を平坦に研磨し、
配線溝３０内及びビアホール３２内にのみＣｕ膜４０、
シード層としてのＣｕ膜３８、密着層３６、バリア層３
４を残存させる。こうして、Ｃｕ膜４０、シード層とし
てのＣｕ膜３８、密着層３６、バリア層３４よりなり、
電極プラグ７４を介してソース／ドレイン拡散層１４又
はゲート電極１８に接続され、配線溝３０に埋め込まれ
た配線層４２を形成する（図１８（ａ））。
【０１４８】次いで、例えば図６（ａ）乃至図９（ｂ）
に示す第１実施形態による半導体装置の製造方法と同様
にして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、密
着層６０、バリア層５８よりなり、ビアホール５６を介
して配線層４２に接続され、配線溝５４に埋め込まれた
配線層６６、配線保護膜６８等を形成する（図１８
（ｂ））。
【０１４９】このように、本実施形態によれば、シング
ルダマシン構造の配線層を有する半導体装置において、
シード層とバリア層との間にＺｒ膜よりなる密着層を形
成するので、シード層とバリア層との間の密着性を高め
ることができる。これにより、ＣＭＰによるＣｕ膜の研
磨過程においてＣｕ膜が剥がれることを抑止することが
でき、半導体装置の歩留まりや信頼性を向上することが
できる。
【０１５０】なお、上記実施形態では、第１層目の配線
層にシングルダマシン構造を適用した場合を示したが、
第２層目以降の配線層に同様のシングルダマシン構造を
適用してもよい。また、第２層目以降の配線層のみにシ
ングルダマシン構造を適用してもよい。
【０１５１】また、本実施形態では、第１実施形態によ
る半導体装置及びその製造方法にシングルダマシン構造
を適用した場合を示したが、第２実施形態及び第３実施
形態による半導体装置及びその製造方法においても同様
に適用することができる。
【０１５２】［第５実施形態］本発明の第５実施形態に
よる半導体装置及びその製造方法について図１９及び図
２０を用いて説明する。なお、図２乃至図１８に示す第
１乃至第４実施形態による半導体装置の構造及び製造方
法と同様の構成要素については同一の符号を付し、説明
を省略し或いは簡略にする。
【０１５３】図１９は本実施形態による半導体装置の構
造を示す概略断面図、図２０は本実施形態による半導体
装置の製造方法を示す工程断面図である。なお、図１９
及び図２０は、第１実施形態による半導体装置における
配線層４２が形成された領域に相当する領域の拡大断面
図を示したものである。
【０１５４】はじめに、本実施形態による半導体装置の
構造について図１９を用いて説明する。
【０１５５】本実施形態による半導体装置は、図１９に
示すように、バリア層３４と密着層３６との間に、島状
構造のＣｕ−Ｚｒ（銅−ジルコニウム）合金膜７６′が
形成されており、これらのバリア層３４、Ｃｕ−Ｚｒ合
金膜７６′、密着層３６、Ｃｕ膜３８，４０によって配
線層４２が構成されていることに特徴がある。同様に、
バリア層５８と密着層６０の間に、島状構造のＣｕ−Ｚ
ｒ合金膜７８′が形成されており、バリア層５８、Ｃｕ
−Ｚｒ合金膜７８′、密着層６０、Ｃｕ膜６２，６４に
よって配線層６６が構成されていることに特徴がある。
その他の構成部分に関しては、図１９に示す第１実施形
態による半導体装置と同様である。
【０１５６】次に、図１９を参照しながら、本実施形態
による配線層４２，６６の構成を詳細に説明する。
【０１５７】図１９に示すように、島状構造のＣｕ−Ｚ
ｒ合金膜７６′は、Ｚｒ膜よりなる密着層３６とバリア
層３４との界面に沿って散在して形成されている。密着
層３６上には、シード層としてのＣｕ膜３８、配線溝３
０及びビアホール３２を埋め込むＣｕ膜４０が形成され
ている。
【０１５８】Ｃｕ−Ｚｒ合金膜７６′は、２０ｎｍ程度
以下の非常に薄い膜厚で形成されているため、完全な積
層膜としては形成されておらず、図１９に示すような島
（粒）状構造の膜が相互に離間した状態で形成されてい
る。このように、Ｃｕ−Ｚｒ合金膜７６′を島状構造と
して形成し、バリア層３４上に散在させることにより、
密着層３６はＣｕ−Ｚｒ合金膜７６′が形成されている
領域ではＣｕ−Ｚｒ合金膜７６′と密着し、Ｃｕ−Ｚｒ
合金膜７６′が形成さていない領域では下層のバリア層
３４と密着することになる。従って、バリア層３４と密
着層３６間でＣｕ−Ｚｒ合金膜７６′の島状構造が機械
的にかみ合った構造が形成されることになる。
【０１５９】そして、島状構造のＣｕ−Ｚｒ合金膜７
６′には、後述の製造プロセスにより密着層３６中のＺ
ｒが拡散している。このため、島状構造のＣｕ−Ｚｒ合
金膜７６′と密着層３６の界面においては組成が連続し
て変化する構造となり、明瞭な界面が存在しない状態と
なるため、密着層３６とＣｕ−Ｚｒ合金膜７６′の密着
性を高めることが可能となる。また、密着層３６とバリ
ア層３４との界面においても構成元素が相互拡散してお
り、Ｃｕ−Ｚｒ合金膜７６′とバリア層３４との界面に
おいても構成元素が相互拡散しているため、これらの膜
の界面においても高い密着性が確保されている。しか
も、Ｃｕ−Ｚｒ合金膜７６′は微小な凹凸形状に形成さ
れており、密着層３６とバリア層３４との界面で機械的
にかみ合っているため、両者の接合を強固に行うことが
可能となる。
【０１６０】このように、密着層３６とＣｕ−Ｚｒ合金
膜７６′によってＣｕ膜３８とバリア層３４の接着を強
固に行うことにより、ＣＭＰ法等によりＣｕ膜３８，４
０に機械的応力が加えられるプロセスを行った場合で
も、バリア層３４からＣｕ膜３８，４０が剥がれてしま
うことが抑止でき、また、ストレスマイグレーション耐
性を高めることが可能となる。更に、Ｃｕ膜３８とバリ
ア層３４の密着性を高めることにより、配線層４２に大
電流を流した場合のＣｕ膜３８とバリア層３４との界面
近傍における原子の移動を最小限に抑えることができ、
エレクトロマイグレーション耐性を向上させる効果も得
られる。
【０１６１】次に、本実施形態による半導体装置の製造
方法について図２０を用いて説明する。
【０１６２】まず、例えば図３（ａ）乃至図図４（ｃ）
に示す第１実施形態による半導体装置の製造方法と同様
にして、シリコン基板１０上に、ビアホール３２が形成
された層間絶縁膜２２と、配線溝３０が形成された層間
絶縁膜２６を形成する。
【０１６３】次いで、例えば図５（ａ）に示す第１実施
形態による半導体装置の製造方法と同様にして、例えば
膜厚２０〜４０ｎｍ程度のＴａＮ膜よりなるバリア層３
４を形成する。
【０１６４】次いで、バリア層３４上を覆うようにシリ
コン基板１０上の全面に島状のＣｕ膜７６を形成する
（図２０（ａ））。具体的に説明すれば、シリコン基板
１０を１００℃〜２５０℃程度に加熱した状態で、スパ
ッタ法によって蒸着量を制御して成膜を行い、Ｃｕ膜７
６を３０ｎｍ程度の膜厚で形成する。これにより、Ｃｕ
膜は均一な膜として形成されず、平面的に見れば直径２
０ｎｍ程度の多数の円形様の島状構造として形成され
る。
【０１６５】ここで、Ｃｕ膜７６の膜厚を３０ｎｍ以上
とすると、隣接する島状構造が繋がってＣｕ膜７６が均
一な膜として形成され、島状構造を形成することができ
ないため、Ｃｕ膜７６の膜厚は３０ｎｍ以下に形成する
必要がある。また、膜厚３０ｎｍ以下で形成した場合の
各島状構造の間隔は２ｎｍ〜２０ｎｍ程度となる。Ｃｕ
膜７６を形成する際の基板温度を変更することにより、
島状構造のＣｕ膜７６の膜厚、直径を可変することがで
き、基板温度を低くすると、膜厚、直径は小さくなる。
シリコン基板１０の加熱は、基板下側からヒータを用い
て加熱するが、上側からランプ等の光源を用いて加熱す
るようにしてもよい。なお、Ｃｕ膜７６は、ＣＶＤ法、
メッキ法によって形成することも可能である。
【０１６６】次いで、シリコン基板１０上の全面に膜厚
５ｎｍ〜５０ｎｍ程度のジルコニウム膜を堆積する。Ｚ
ｒ膜の形成は、スパッタ法、ＣＶＤ法、メッキ法等を用
いて行う。これにより、Ｚｒ膜よりなる密着層３６が形
成される（図２０（ｂ））。
【０１６７】次いで、スパッタ法、ＣＶＤ法等により、
シード層としてのＣｕ膜３８を５０ｎｍ〜２００ｎｍ程
度の膜厚で形成する（図２０（ｃ））。シード層として
のＣｕ膜３８は、Ｃｕ膜をメッキ法により堆積する際
に、基板の導電性を高めるため下地膜として堆積する膜
である。
【０１６８】次いで、シード層としてのＣｕ膜３８を形
成した後、熱処理を行う。熱処理としては、例えば２０
０℃程度の低温、あるいは例えば５００℃程度の温度で
数秒の短時間の熱処理を行う。これにより、密着層３６
中のＺｒが微細結晶構造を有する島状構造のＣｕ膜７６
中やシード層としてのＣｕ膜３８中に拡散し、Ｃｕ膜７
６はＣｕ−Ｚｒ合金膜７６′となる（図２０（ｄ））。
【０１６９】この際、微細結晶構造のＣｕ膜７６は体積
が小さいので、低温あるいは短時間の熱処理でＺｒが拡
散し、Ｃｕ−Ｚｒ合金膜７６′とバリア層３４との密着
性が向上する。また、Ｚｒはバリア層３４中にも拡散す
るため、密着層３６とバリア層３４の界面近傍、あるい
はＣｕ−Ｚｒ合金膜７６′とバリア層３４との界面近傍
におけるバリア層３４中にもＺｒが拡散して密着性が高
められる。そして、バリア層３４と密着層３６の間に凹
凸形状を有するＣｕ−Ｚｒ合金膜７６′が形成されるた
め、バリア層３４と密着層３６の界面を機械的に噛み合
った構造とすることができ、機械的応力に対して強化さ
れた構造とすることができる。なお、Ｚｒからなる密着
層３６を形成するだけでも、密着層３６とＣｕ−Ｚｒ合
金膜７６′若しくはバリア層３４との密着性を高めるこ
とは可能であるが、上述の熱処理を行うことによって確
実にＺｒを島状構造のＣｕ膜７６中、バリア層３４中に
拡散させることができ、更なる密着性の向上を達成する
ことが可能となる。また、熱処理温度や熱処理時間は、
Ｚｒを島状のＣｕ膜７６及びＣｕ膜３８中に拡散させる
という目的が達成されるならば、上述した温度、時間に
限定されるものではない。
【０１７０】この後、例えば図５（ｂ）乃至図９（ｂ）
に示す半導体装置の製造方法並びに図２０に示す配線層
４２の形成方法と同様にして、配線層６６等を形成す
る。
【０１７１】このように、本実施形態によれば、配線溝
３０、ビアホール３２の内壁面を覆うようにバリア層３
４及び密着層３６を形成し、Ｃｕ膜３８，４０で配線溝
３０、ビアホール３２を埋め込むようにした配線層４２
の構成において、バリア層３４と密着層３６の界面に島
状構造のＣｕ−Ｚｒ合金膜７６′を形成したため、Ｃｕ
−Ｚｒ合金膜７６′の凹凸形状がバリア層３４と密着層
３６の界面で機械的にかみ合うこととなり、バリア層３
４と密着層３６の接合を強固に行うことが可能となる。
また、密着層３６として、バリア層３４及びＣｕ膜３８
との密着性の高いＺｒ膜等の材料を用いることによりＣ
ｕ膜３８とバリア層３４の密着性を高めることができ
る。
【０１７２】従って、本実施形態によれば、製造プロセ
ス中にＣｕ膜３８，４０に力が加えられてＣｕ膜３８と
バリア層３４の間に応力がかかった場合でも、Ｃｕ膜３
８，４０がバリア層３４から剥がれてしまうことを抑止
でき、また、Ｃｕ膜３８とバリア層３４との密着性の向
上によりストレスマイグレーション耐性を向上させるこ
とも可能となる。また、バリア層３４とＣｕ膜３８の密
着性を高めたことにより、Ｃｕ膜３８とバリア層３４の
界面におけるＣｕ膜３８中の原子の移動が抑止されるこ
ととなり、エレクトロマイグレーション耐性を向上させ
る効果も得られる。
【０１７３】なお、上記実施形態では、Ｃｕ−Ｚｒ合金
からなる島状構造体を第１実施形態による半導体装置の
バリア層と密着層との間に設けた場合を示したが、第２
乃至第４実施形態においても同様に適用することができ
る。
【０１７４】［第６実施形態］次に、本発明の第６実施
形態による半導体装置及びその製造方法について図２１
及び図２２を用いて説明する。なお、図２乃至図２０に
示す第１乃至第５実施形態による半導体装置の構造及び
製造方法と同様の構成要素については同一の符号を付
し、説明を省略し或いは簡略にする。
【０１７５】図２１は本実施形態による半導体装置の構
造を示す概略断面図、図２２は本実施形態による半導体
装置の製造方法を示す工程断面図である。なお、図２１
及び図２２は、第１実施形態による半導体装置における
配線層４２が形成された領域に相当する領域の拡大断面
図を示したものである。
【０１７６】本実施形態による半導体装置は、第５実施
形態で説明した島状構造のＣｕ−Ｚｒ合金膜７６′の上
層及び下層に密着層としてのＺｒ膜を形成し、２層の密
着層によって島状構造のＣｕ−Ｚｒ合金膜７６′を包含
するようにしている点で第５実施形態と相違する。その
他の構成については図１９に示した第５実施形態に係る
半導体装置の構成と同様である。
【０１７７】図２１に示すように、第６実施形態におい
ては、バリア層３４上にＺｒからなる密着層８０が形成
されており、Ｃｕ−Ｚｒ合金膜７６′は密着層８０と密
着層３６によって包含されている。これにより、密着層
３６と密着層８０との間でＣｕ−Ｚｒ合金膜７６′が機
械的にかみ合った構造が形成されることになる。Ｃｕ−
Ｚｒ合金膜７６′の膜厚、直径及び隣接する島状構造同
士の間隔については第５実施形態と同様である。
【０１７８】そして、島状構造のＣｕ−Ｚｒ合金膜７
６′には、後述の製造プロセスにより密着層３６，８０
中のＺｒが拡散している。このため、密着層３６，８０
とＣｕ−Ｚｒ合金膜７６′の界面においては、組成が連
続して変化しており、明瞭な界面が存在しない状態とな
る。従って、密着層３６，８０とＣｕ−Ｚｒ合金膜７
６′の密着性が高められることになる。同様に、密着層
３６とＣｕ膜３８との界面においても密着層３６中のＺ
ｒがＣｕ膜３８中に拡散しているため、密着性が高めら
れている。また、密着層８０とバリア層３４との界面に
おいても構成元素が相互拡散しているため、ここでも高
い密着性が確保されている。
【０１７９】そして、Ｃｕ−Ｚｒ合金膜７６′の微小な
凹凸が密着層３６と密着層８０との間で機械的にかみ合
っているため、両者の接合を強固に行うことが可能とな
る。従って、ＣＭＰ法等によりＣｕ膜３８，４０に機械
的応力が加えられるプロセスを行った場合でも、バリア
層３４からＣｕ膜３８，４０が剥がれてしまうことが抑
止でき、また、ストレスマイグレーション耐性を高める
ことが可能となる。更に、Ｃｕ膜３８とバリア層３４の
密着性を高めることにより、Ｃｕ膜３８とバリア層３４
との界面近傍における原子の移動を最小限に抑えること
ができ、エレクトロマイグレーション耐性を向上させる
効果も得られる。
【０１８０】次に、図２２を参照しながら、密着層８
０、Ｃｕ−Ｚｒ合金膜７６′、密着層３６、シード層と
してのＣｕ膜３８、Ｃｕ膜４０を形成する方法について
詳細に説明する。
【０１８１】まず、バリア層３４上を覆うように膜厚５
ｎｍ〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆
積して、Ｚｒ膜からなる密着層８０を形成する。
【０１８２】次いで、密着層８０上に島状のＣｕ膜７６
を形成する（図２２（ａ））。この際、第５実施形態と
同様にシリコン基板１０を１００℃〜２５０℃程度に加
熱した状態で、スパッタ法によって蒸着量を制御して成
膜を行い、膜厚３０ｎｍ程度のＣｕ膜７６を形成する。
これにより、Ｃｕ膜は均一な膜として形成されず、平面
形状として直径２０ｎｍ程度の円形の島状構造として形
成される。第６実施形態では、密着層８０の膜厚に応じ
て島状構造の大きさを制御することができる。そして、
第５実施形態と同様、シリコン基板１０への加熱温度を
変更することにより、島状のＣｕ膜７６の膜厚、直径を
可変することができる。なお、Ｃｕ膜７６は、ＣＶＤ
法、メッキ法によって形成してもよい。
【０１８３】次いで、再びシリコン基板１０上の全面に
膜厚５ｎｍ〜５０ｎｍ程度のＺｒ膜を堆積する。これに
より、Ｚｒ膜よりなる密着層８０が形成される（図２２
（ｂ））。
【０１８４】次いで、スパッタ法、ＣＶＤ法等によりシ
ード層としてのＣｕ膜３８を５０ｎｍ〜２００ｎｍ程度
の膜厚で形成する（図２２（ｃ））。
【０１８５】次いで、Ｃｕ膜３８の形成後、熱処理を行
う。熱処理としては、例えば２００℃程度の低温、ある
いは例えば５００℃程度の温度で数秒程度の短時間の熱
処理を行う。これにより、密着層３６及び密着層８０の
Ｚｒが微細結晶構造を有する島状のＣｕ膜７６中やシー
ド層としてのＣｕ膜３８中に拡散し、Ｃｕ膜７６はＣｕ
−Ｚｒ合金膜７６′となる（図２２（ｄ））。また、Ｚ
ｒバリア層３４中にも拡散するため、密着層３６とバリ
ア層３４の界面近傍においても元素が相互に拡散し、密
着性が高められる。そして、Ｃｕ−Ｚｒ合金膜７６′
の島状構造は凹凸形状を有するため、密着層３６及び密
着層８０と機械的にかみ合い、機械的応力に対する強化
された構造を構成することができる。その後、シード層
としてのＣｕ膜３８を用いてメッキ法によりＣｕ膜４０
を形成して、図２１に示す配線層４２を完成させる。
【０１８６】このように、本実施形態によれば、バリア
層３４上に密着層８０を形成し、密着層８０と密着層３
６の界面に島状構造のＣｕ−Ｚｒ合金膜７６′を形成し
たため、Ｃｕ−Ｚｒ合金膜７６′の凹凸形状が密着層８
０と密着層３６の界面で機械的にかみ合うこととなり、
密着層８０と密着層３６の接合を強固に行うことが可能
となる。
【０１８７】また、密着層３６，８０として、バリア層
３４及びＣｕ膜との密着性の高いジルコニウム等の材料
を用いたため、はじめに形成した密着層８０はバリア層
３４との密着性を高めることとなり、Ｃｕ膜３８とバリ
ア層３４との密着性を更に向上させることが可能とな
る。
【０１８８】従って、本実施形態によれば、第５実施形
態と同様に製造プロセス中にＣｕ膜３８，４０に力が加
えられてＣｕ膜３８とバリア層３４の間に応力がかかっ
た場合であっても、Ｃｕ膜３８，４０がバリア層３４か
ら剥がれてしまうことを抑止でき、また、Ｃｕ膜３８と
バリア層３４の密着性を高めたことにより、ストレスマ
イグレーション耐性を向上させることも可能となる。ま
た、バリア層３４とＣｕ膜３８の密着性を高めたことに
より、Ｃｕ膜３８と密着層３６との界面におけるＣｕ膜
３８中の原子の移動が抑止されることとなり、エレクト
ロマイグレーション耐性を向上させる効果も得られる。
【０１８９】なお、上記実施形態では、Ｃｕ−Ｚｒ合金
からなる島状構造体を第１実施形態による半導体装置の
バリア層と密着層との間に設けた場合を示したが、第２
乃至第４実施形態においても同様に適用することができ
る。
【０１９０】［変形実施形態］本発明は、上記実施形態
に限らず種々の変形が可能である。
【０１９１】例えば、上記第１乃至第５実施形態では、
密着層としてＺｒ膜を適用した場合を示したが、Ｃｕ膜
中の固溶度が低く、Ｃｕの抵抗値を増大する効果が小さ
い材料であれば、本発明の上記効果を奏することができ
る。したがって、Ｚｒに代えて、Ｃｄ、Ａｇ若しくはＰ
ｂ又はこれらの合金等を適用してもよい。この場合、第
５及び第６実施形態では、島状構造体として、これら金
属とＣｕとの合金を適用することができる。
【０１９２】また、上記第１乃至第３実施形態では、バ
リア層としてＴａＮを適用した場合を例にして説明した
が、他の材料を適用することもできる。Ｚｒ膜に対して
良好な密着性を得られる他のバリア材料として、例え
ば、Ｔａ、Ｔｉ、Ｗ若しくはＮｂ又はこれらの窒化物、
ＷＳｉなどの高融点金属シリサイド、ＴｉＷなどを適用
することができる。
【０１９３】また、上記第１、第２及び第４実施形態で
はバリア層とシード層との間に密着層を設けた半導体装
置及びその製造方法を、第３実施形態では層間絶縁膜と
バリア層との間に密着層を設けた半導体装置及びその製
造方法を示したが、例えば図２３に示すように、層間絶
縁膜とバリア層との間及びバリア層とシード層との間に
それぞれ密着層を設けてもよい。すなわち、配線層４２
として、Ｃｕ膜４０／シード層としてのＣｕ膜３８／密
着層３６／バリア層３４／密着層７０よりなる構造を、
配線層６６として、Ｃｕ膜６４／シード層としてのＣｕ
膜６２／密着層６０／バリア層５８／密着層７２よりな
る構造を適用することができる。
【０１９４】また、上記第１乃至第４実施形態では、シ
リコン基板１０に接続される第１層目の金属配線層と、
第１層目の金属配線層に接続される第２層目の金属配線
層に本発明を適用する場合を説明したが、更に上層の金
属配線層においても本発明を適用することができる。ま
た、異なるレベルの配線層の構造を同じにする必要はな
く、例えば、第１層目の配線層に第１実施形態を、第２
層目の配線層に第３実施形態を適用するようにしてもよ
い。
【０１９５】上述したことから明らかなように、本発明
の特徴をまとめると以下の通りとなる。
【０１９６】（付記１） 銅を主成分とする配線材がバ
リア層を介して絶縁膜に埋め込まれてなる金属配線構造
であって、前記配線材と前記バリア層とが、ジルコニウ
ムを含む密着層を介して接合されていることを特徴とす
る金属配線構造。
【０１９７】（付記２） 銅を主成分とする配線材がバ
リア層を介して絶縁膜に埋め込まれてなる金属配線構造
であって、前記絶縁膜と前記バリア層とが、ジルコニウ
ムを含む密着層を介して接合されていることを特徴とす
る金属配線構造。
【０１９８】（付記３） 付記１又は２記載の金属配線
構造において、前記密着層と前記バリア層との間に、銅
−ジルコニウム合金からなる島状構造体が散在している
ことを特徴とする金属配線構造。
【０１９９】（付記４） 銅を主成分とする配線材がバ
リア層を介して絶縁膜に埋め込まれてなる金属配線構造
であって、前記配線材と前記バリア層とがジルコニウム
を含む密着層を介して接合され、前記バリア層上に前記
密着層に向かって突出するように形成された銅−ジルコ
ニウム合金からなる微細な島状構造体が、前記密着層中
に埋め込まれて前記密着層とかみ合っていることを特徴
とする金属配線構造。
【０２００】（付記５） 銅を主成分とする配線材がバ
リア層を介して絶縁膜に埋め込まれてなる金属配線構造
であって、前記配線材と前記バリア層とが、銅中におけ
る固溶度が２０％以下であり、銅中に固溶したときの比
抵抗の増加が１９．８％以下である金属材料を含む密着
層を介して接合されていることを特徴とする金属配線構
造。
【０２０１】（付記６） 半導体基板上の絶縁膜に形成
された開口部を埋め込むようにして金属配線が形成さ
れ、前記金属配線が前記半導体基板上の半導体素子と電
気的に接続されている半導体装置であって、前記金属配
線は、前記開口部の内壁面を覆うように形成されたバリ
ア層と、前記バリア層上を覆うように形成されたジルコ
ニウムを含む密着層と、前記バリア層及び前記密着層を
介して前記開口部に埋め込まれた銅を主成分とする配線
材とを有することを特徴とする半導体装置。
【０２０２】（付記７） 半導体基板上の絶縁膜に形成
された開口部を埋め込むようにして金属配線が形成さ
れ、前記金属配線が前記半導体基板上の半導体素子と電
気的に接続されている半導体装置であって、前記金属配
線は、前記開口部の内壁面を覆うように形成されたジル
コニウムを含む密着層と、前記密着層を覆うように形成
されたバリア層と、前記密着層及び前記バリア層を介し
て前記開口部に埋め込まれた銅を主成分とする配線材と
を有することを特徴とする半導体装置。
【０２０３】（付記８） 付記６又は７記載の半導体装
置において、前記バリア層と前記密着層との間に、銅−
ジルコニウム合金からなる島状構造体が散在しているこ
とを特徴とする半導体装置。
【０２０４】（付記９） 付記６又は７記載の半導体装
置において、前記密着層は、散在して設けられた銅−ジ
ルコニウム合金からなる島状構造体を包含していること
を特徴とする半導体装置。
【０２０５】（付記１０） 付記８又は９記載の半導体
装置において、前記島状構造体の膜厚は、３０ｎｍ以下
であることを特徴とする半導体装置。
【０２０６】（付記１１） 付記８乃至１０のいずれか
１項に記載の半導体装置において、前記島状構造体の直
径は、２０ｎｍ以下であることを特徴とする半導体装
置。
【０２０７】（付記１２） 付記８乃至１１のいずれか
１項に記載の半導体装置において、隣接する前記島状構
造体の間隔は２ｎｍ以上２０ｎｍ以下であることを特徴
とする半導体装置。
【０２０８】（付記１３） 付記６乃至１２のいずれか
１項に記載の半導体装置において、前記開口部は、配線
溝と前記配線溝内に開孔されたビアホールを含むことを
特徴とする半導体装置。
【０２０９】（付記１４） 銅を主成分とする金属配線
の形成方法であって、下地絶縁膜上にバリア層を形成す
る工程と、前記バリア層上にジルコニウムを含む密着層
を形成する工程と、前記密着層上に銅を主成分とする配
線材を形成する工程とを有することを特徴とする金属配
線の形成方法。
【０２１０】（付記１５） 銅を主成分とする金属配線
の形成方法であって、下地絶縁膜上にジルコニウムを含
む密着層を形成する工程と、前記密着層上にバリア層を
形成する工程と、前記バリア層上に銅を主成分とする配
線材を形成する工程とを有することを特徴とする金属配
線の形成方法。
【０２１１】（付記１６） 付記１４又は１５記載の金
属配線の形成方法において、前記バリア層を形成する工
程の後に、前記バリア層上に銅を主成分とする微細な島
状構造体を散在させて形成する工程を更に有することを
特徴とする金属配線の形成方法。
【０２１２】（付記１７） 半導体基板上の半導体素子
と接続される金属配線を前記半導体基板上の絶縁膜中に
形成する方法であって、前記半導体基板上に前記絶縁膜
を形成する工程と、前記絶縁膜を選択的に除去して開口
部を形成する工程と、前記開口部の内壁を覆うようにバ
リア層を形成する工程と、前記バリア層上にジルコニウ
ムを含む第１の密着層を形成する工程と、前記開口部上
を含む前記絶縁膜上に銅を主成分とする配線材を形成
し、前記開口部を埋め込む工程と、前記絶縁膜が露出す
るまで、前記配線材、前記第１の密着層及び前記バリア
層を研磨して除去し、前記開口部に埋め込まれた前記配
線材、前記第１の密着層及び前記バリア層からなる前記
金属配線を形成する工程とを有することを特徴とする半
導体装置の製造方法。
【０２１３】（付記１８） 付記１７記載の半導体装置
の製造方法において、前記バリア層を形成する工程の後
に、前記バリア層上に銅を主成分とする微細な島状構造
体を散在させて形成する工程を更に有することを特徴と
する半導体装置の製造方法。
【０２１４】（付記１９） 付記１７又は１８記載の半
導体装置の製造方法において、前記配線層を形成する工
程は、前記密着層を覆うように銅からなるシード層を形
成する工程と、前記半導体基板に熱処理を施して、前記
密着層中のジルコニウムを前記シード層及び／又は前記
島状構造体中に拡散させる工程とを更に有することを特
徴とする半導体装置の製造方法。
【０２１５】（付記２０） 半導体基板上の半導体素子
と接続される金属配線を前記半導体基板上の絶縁膜中に
形成する方法であって、前記半導体基板上に前記絶縁膜
を形成する工程と、前記絶縁膜を選択的に除去して開口
部を形成する工程と、前記開口部の内壁を覆うようにジ
ルコニウムを含む第１の密着層を形成する工程と、前記
第１の密着層上にバリア層を形成する工程と、前記開口
部上を含む前記絶縁膜上に銅を主成分とする配線材を形
成し、前記開口部を埋め込む工程と、前記絶縁膜が露出
するまで、前記配線材、前記バリア層及び前記第１の密
着層を研磨して除去し、前記開口部に埋め込まれた前記
配線材、前記バリア層及び前記第１の密着層からなる前
記金属配線を形成する工程とを有することを特徴とする
半導体装置の製造方法。
【０２１６】（付記２１） 付記２０記載の半導体装置
の製造方法において、前記バリア層を形成する工程の後
に、前記バリア層上に銅を主成分とする微細な島状構造
体を散在させて形成する工程を更に有することを特徴と
する半導体装置の製造方法。
【０２１７】（付記２２） 付記２０記載の半導体装置
の製造方法において、前記島状構造体を形成する工程の
前に、前記バリア層上にジルコニウムを含む第２の密着
層を形成する工程を更に有することを特徴とする半導体
装置の製造方法。
【０２１８】（付記２３） 付記１８又は２１記載の半
導体装置の製造方法において、前記島状構造体を形成す
る工程では、前記島状構造体を３０ｎｍ以下の膜厚で形
成することを特徴とする半導体装置の製造方法。
【０２１９】（付記２４） 付記１８又は２１記載の半
導体装置の製造方法において、前記島状構造体を形成す
る工程では、前記島状構造体を２０ｎｍ以下の直径で形
成することを特徴とする半導体装置の製造方法。
【０２２０】（付記２５） 付記１８又は２１記載の半
導体装置の製造方法において、前記島状構造体を形成す
る工程では、隣接する前記島状構造体の間隔が２ｎｍ以
上２０ｎｍ以下となるように前記島状構造体を形成する
ことを特徴とする半導体装置の製造方法。
【０２２１】
【発明の効果】以上の通り、本発明によれば、銅を主成
分とする埋め込み配線層を有する半導体装置及びその製
造方法において、シード層とバリア層との間にＺｒ膜よ
りなる密着層を形成するので、シード層とバリア層との
間の密着性を高めることができる。また、シード層とバ
リア層との間にＣｕ−Ｚｒ合金からなる島状構造体を形
成することにより、密着性を更に高めることができる。
これにより、銅配線が製造プロセスにおいて剥離してし
まうことを抑止することができ、また、銅配線のエレク
トロマイグレーション耐性、ストレスマイグレーション
耐性の更なる向上を図ることが可能となる。従って、歩
留りを向上させるとともに信頼性を向上させた金属配線
構造、半導体装置、金属配線の形成方法及び半導体装置
の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】Ｃｕ膜とＺｒ膜、Ｃｕ膜とＳｎ膜、及び、Ｃｕ
膜とＰｄ膜について膜厚比を変化したときの比抵抗の変
化を示すグラフである。
【図２】本発明の第１及び第２実施形態による半導体装
置の構造を示す概略断面図である。
【図３】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その３）である。
【図６】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その４）である。
【図７】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その５）である。
【図８】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その６）である。
【図９】本発明の第１及び第２実施形態による半導体装
置の製造方法を示す工程断面図（その７）である。
【図１０】本発明の第３実施形態による半導体装置の構
造を示す概略断面図である。
【図１１】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。
【図１２】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
【図１３】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その３）である。
【図１４】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その４）である。
【図１５】本発明の第４実施形態による半導体装置の構
造を示す概略断面図である。
【図１６】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。
【図１７】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
【図１８】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その３）である。
【図１９】本発明の第５実施形態による半導体装置の構
造を示す概略断面図である。
【図２０】本発明の第５実施形態による半導体装置の製
造方法を示す工程断面図である。
【図２１】本発明の第６実施形態による半導体装置の構
造を示す概略断面図である。
【図２２】本発明の第６実施形態による半導体装置の製
造方法を示す工程断面図である。
【図２３】本発明の実施形態の変形例による半導体装置
及びその製造方法を示す概略断面図である。
【図２４】従来の半導体装置の製造方法を示す工程断面
図である。
【符号の説明】
１０…シリコン基板 １２…素子分離膜 １４…ソース／ドレイン拡散層 １６…ゲート絶縁膜 １８…ゲート電極 ２０…サイドウォール絶縁膜 ２２、２６、４６、５０…層間絶縁膜 ２４、４８…ストッパ膜 ２８、５２…レジスト膜 ３０、５４…配線溝 ３２、５６…ビアホール ３４、５８…バリア層 ３６、６０…密着層 ３８、６２…シード層としてのＣｕ膜 ４０、６４…Ｃｕ膜 ４２、６６…配線層 ４４、６８…配線保護膜 ７０、７２、８０…密着層 ７４…電極プラグ ７６…島状のＣｕ膜 ７６′，７８′…Ｃｕ−Ｚｒ合金膜 １０１…層間絶縁膜 １０２…配線溝 １０３…高融点金属膜 １０４…シード層としてのＣｕ膜 １０５…Ｃｕ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH11 HH12 HH14 HH18 HH19 HH21 HH23 HH28 HH32 JJ07 JJ11 JJ12 JJ14 JJ18 JJ19 JJ21 JJ23 JJ28 JJ32 JJ33 KK01 KK07 KK11 KK12 KK14 KK18 KK19 KK21 KK23 KK28 KK32 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP16 PP27 PP28 QQ09 QQ16 QQ25 QQ39 QQ48 QQ73 QQ80 RR04 RR06 SS11 XX05 XX06 XX12 XX14 5F043 AA26 BB18 DD16 FF10 GG03

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 銅を主成分とする配線材がバリア層を介
    して絶縁膜に埋め込まれてなる金属配線構造であって、 前記配線材と前記バリア層とが、ジルコニウムを含む密
    着層を介して接合されていることを特徴とする金属配線
    構造。
  2. 【請求項２】 銅を主成分とする配線材がバリア層を介
    して絶縁膜に埋め込まれてなる金属配線構造であって、 前記絶縁膜と前記バリア層とが、ジルコニウムを含む密
    着層を介して接合されていることを特徴とする金属配線
    構造。
  3. 【請求項３】 請求項１又は２記載の金属配線構造にお
    いて、 前記密着層と前記バリア層との間に、銅−ジルコニウム
    合金からなる島状構造体が散在していることを特徴とす
    る金属配線構造。
  4. 【請求項４】 銅を主成分とする配線材がバリア層を介
    して絶縁膜に埋め込まれてなる金属配線構造であって、 前記配線材と前記バリア層とが、銅中における固溶度が
    ２０％以下であり、銅中に固溶したときの比抵抗の増加
    が１９．８％以下である金属材料を含む密着層を介して
    接合されていることを特徴とする金属配線構造。
  5. 【請求項５】 半導体基板上の絶縁膜に形成された開口
    部を埋め込むようにして金属配線が形成され、前記金属
    配線が前記半導体基板上の半導体素子と電気的に接続さ
    れている半導体装置であって、 前記金属配線は、前記開口部の内壁面を覆うように形成
    されたバリア層と、前記バリア層上を覆うように形成さ
    れたジルコニウムを含む密着層と、前記バリア層及び前
    記密着層を介して前記開口部に埋め込まれた銅を主成分
    とする配線材とを有することを特徴とする半導体装置。
  6. 【請求項６】 半導体基板上の絶縁膜に形成された開口
    部を埋め込むようにして金属配線が形成され、前記金属
    配線が前記半導体基板上の半導体素子と電気的に接続さ
    れている半導体装置であって、 前記金属配線は、前記開口部の内壁面を覆うように形成
    されたジルコニウムを含む密着層と、前記密着層を覆う
    ように形成されたバリア層と、前記密着層及び前記バリ
    ア層を介して前記開口部に埋め込まれた銅を主成分とす
    る配線材とを有することを特徴とする半導体装置。
  7. 【請求項７】 請求項５又は６記載の半導体装置におい
    て、 前記バリア層と前記密着層との間に、銅−ジルコニウム
    合金からなる島状構造体が散在していることを特徴とす
    る半導体装置。
  8. 【請求項８】 請求項５又は６記載の半導体装置におい
    て、 前記密着層は、散在して設けられた銅−ジルコニウム合
    金からなる島状構造体を包含していることを特徴とする
    半導体装置。
  9. 【請求項９】 半導体基板上の半導体素子と接続される
    金属配線を前記半導体基板上の絶縁膜中に形成する方法
    であって、 前記半導体基板上に前記絶縁膜を形成する工程と、 前記絶縁膜を選択的に除去して開口部を形成する工程
    と、 前記開口部の内壁を覆うようにバリア層を形成する工程
    と、 前記バリア層上にジルコニウムを含む第１の密着層を形
    成する工程と、 前記開口部上を含む前記絶縁膜上に銅を主成分とする配
    線材を形成し、前記開口部を埋め込む工程と、 前記絶縁膜が露出するまで、前記配線材、前記第１の密
    着層及び前記バリア層を研磨して除去し、前記開口部に
    埋め込まれた前記配線材、前記第１の密着層及び前記バ
    リア層からなる前記金属配線を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 半導体基板上の半導体素子と接続され
    る金属配線を前記半導体基板上の絶縁膜中に形成する方
    法であって、 前記半導体基板上に前記絶縁膜を形成する工程と、 前記絶縁膜を選択的に除去して開口部を形成する工程
    と、 前記開口部の内壁を覆うようにジルコニウムを含む第１
    の密着層を形成する工程と、 前記第１の密着層上にバリア層を形成する工程と、 前記開口部上を含む前記絶縁膜上に銅を主成分とする配
    線材を形成し、前記開口部を埋め込む工程と、 前記絶縁膜が露出するまで、前記配線材、前記バリア層
    及び前記第１の密着層を研磨して除去し、前記開口部に
    埋め込まれた前記配線材、前記バリア層及び前記第１の
    密着層からなる前記金属配線を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP2000236744A 1999-08-27 2000-08-04 金属配線構造、半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4428832B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000236744A JP4428832B2 (ja) 1999-08-27 2000-08-04 金属配線構造、半導体装置及び半導体装置の製造方法
DE10041565A DE10041565B4 (de) 1999-08-27 2000-08-24 Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
KR1020000049913A KR100613154B1 (ko) 1999-08-27 2000-08-26 금속배선 구조, 반도체 장치 및 반도체 장치의 제조방법
US09/648,750 US6841477B1 (en) 1999-08-27 2000-08-28 Metal interconnection, semiconductor device, method for forming metal interconnection and method for fabricating semiconductor device
TW089117375A TW536743B (en) 1999-08-27 2000-08-28 Metal interconnection, semiconductor device, method for forming metal interconnection and method for fabricating semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP24086699 1999-08-27
JP11-240866 2000-06-06
JP2000169361 2000-06-06
JP2000-169361 2000-06-06
JP2000236744A JP4428832B2 (ja) 1999-08-27 2000-08-04 金属配線構造、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002064098A true JP2002064098A (ja) 2002-02-28
JP4428832B2 JP4428832B2 (ja) 2010-03-10

Family

ID=27332874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236744A Expired - Fee Related JP4428832B2 (ja) 1999-08-27 2000-08-04 金属配線構造、半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6841477B1 (ja)
JP (1) JP4428832B2 (ja)
KR (1) KR100613154B1 (ja)
DE (1) DE10041565B4 (ja)
TW (1) TW536743B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096241A (ja) * 2005-08-30 2007-04-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007242880A (ja) * 2006-03-08 2007-09-20 Tdk Corp 成膜方法
JP2008021950A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2008277531A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法および半導体装置
JP2009016869A (ja) * 2008-10-02 2009-01-22 Denso Corp 電子装置の製造方法
JP2010177305A (ja) * 2009-01-28 2010-08-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011086825A (ja) * 2009-10-16 2011-04-28 Ulvac Japan Ltd 銅薄膜形成方法及び銅薄膜付き基板
JP2012212909A (ja) * 2012-06-18 2012-11-01 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426293B1 (en) * 2001-06-01 2002-07-30 Advanced Micro Devices, Inc. Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
DE10127934A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung
JP2004533123A (ja) * 2001-06-14 2004-10-28 マトソン テクノロジー インコーポレーテッド 銅接続用の障壁エンハンスメント工程
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
JP2006019708A (ja) * 2004-06-04 2006-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR100645221B1 (ko) * 2005-12-28 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP4740004B2 (ja) * 2006-03-20 2011-08-03 株式会社神戸製鋼所 半導体装置におけるＣｕ合金配線の製造方法
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9711454B2 (en) * 2015-08-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Through via structure for step coverage improvement
US10049980B1 (en) * 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
DE102018102448B4 (de) * 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751349A (en) * 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JP2701730B2 (ja) * 1994-02-24 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
JP2728025B2 (ja) 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US5677244A (en) * 1996-05-20 1997-10-14 Motorola, Inc. Method of alloying an interconnect structure with copper
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6022808A (en) * 1998-03-16 2000-02-08 Advanced Micro Devices, Inc. Copper interconnect methodology for enhanced electromigration resistance
US6284656B1 (en) * 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096241A (ja) * 2005-08-30 2007-04-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP2007242880A (ja) * 2006-03-08 2007-09-20 Tdk Corp 成膜方法
JP2008021950A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2008277531A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法および半導体装置
JP2009016869A (ja) * 2008-10-02 2009-01-22 Denso Corp 電子装置の製造方法
JP4725626B2 (ja) * 2008-10-02 2011-07-13 株式会社デンソー 電子装置の製造方法
JP2010177305A (ja) * 2009-01-28 2010-08-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011086825A (ja) * 2009-10-16 2011-04-28 Ulvac Japan Ltd 銅薄膜形成方法及び銅薄膜付き基板
JP2012212909A (ja) * 2012-06-18 2012-11-01 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板

Also Published As

Publication number Publication date
KR100613154B1 (ko) 2006-08-17
DE10041565B4 (de) 2006-02-23
TW536743B (en) 2003-06-11
JP4428832B2 (ja) 2010-03-10
DE10041565A1 (de) 2001-05-10
KR20010021437A (ko) 2001-03-15
US6841477B1 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
JP4428832B2 (ja) 金属配線構造、半導体装置及び半導体装置の製造方法
US6229211B1 (en) Semiconductor device and method of manufacturing the same
JP3121589B2 (ja) 相互接続構造部、及び、その形成方法
TWI283455B (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
KR100761467B1 (ko) 금속배선 및 그 형성 방법
US20070145591A1 (en) Semiconductor device and manufacturing method therof
JP2004063556A (ja) 半導体装置の製造方法
US20050029665A1 (en) Barrier-less integration with copper alloy
JP2003124313A (ja) 半導体装置およびその製造方法
US6130157A (en) Method to form an encapsulation layer over copper interconnects
JP2000077411A (ja) 半導体装置及びその製造方法
CN100350604C (zh) 具有双覆盖层的半导体器件的互连及其制造方法
JP2011238917A (ja) 半導体装置の製造方法
US20030118798A1 (en) Copper interconnection and the method for fabricating the same
US20070148944A1 (en) Interconnection of Semiconductor Device and Method for Manufacturing the Same
JP2005050903A (ja) 半導体装置およびその製造方法
JP2003068848A (ja) 半導体装置及びその製造方法
US20060128148A1 (en) Method of manufacturing semiconductor device
JP4130621B2 (ja) 半導体装置およびその製造方法
TW200541015A (en) Semiconductor device and method for manufacturing same
TW201244005A (en) Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures
US20070145600A1 (en) Semiconductor device and manufacturing method thereof
JP2004031866A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4428832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees