DE10041565A1 - Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung

Info

Publication number
DE10041565A1
DE10041565A1 DE10041565A DE10041565A DE10041565A1 DE 10041565 A1 DE10041565 A1 DE 10041565A1 DE 10041565 A DE10041565 A DE 10041565A DE 10041565 A DE10041565 A DE 10041565A DE 10041565 A1 DE10041565 A1 DE 10041565A1
Authority
DE
Germany
Prior art keywords
film
layer
barrier layer
adhesive layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10041565A
Other languages
English (en)
Other versions
DE10041565B4 (de
Inventor
Chihiro Uchibori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE10041565A1 publication Critical patent/DE10041565A1/de
Application granted granted Critical
Publication of DE10041565B4 publication Critical patent/DE10041565B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Halbleitervorrichtung mit: einem Basissubstrat, das ein Halbleitersubstrat 10 und ein Halbleiterelement enthält, das auf dem Halbleitersubstrat 10 gebildet ist; einem Isolierfilm 22, 24, 26, der auf dem Basissubstrat gebildet ist und eine Öffnung 30, 32 hat; und einer Metallzwischenverbindung 42, die vergraben in der Öffnung 30, 32 gebildet ist und enthält: eine Barrierenschicht 34, die auf einer Innenwand und einem Boden der Öffnung 30, 32 gebildet ist; eine Adhäsionsschicht 36, die Zirconium enthält und auf der Barrierenschicht 34 gebildet ist; und ein Metallzwischenverbindungsmaterial 38, 40, das Kupfer als Hauptkomponente enthält und auf der Barrierenschicht 36 gebildet ist. Dadurch kann das Ablösen der Kupferzwischenverbindung bei dem Herstellungsprozeß verhindert werden. Die Elektromigrationsbeständigkeit und die Belastungsmigrationsbeständigkeit der Kupferverbindung können weiter verbessert werden.

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft eine Zwischenverbin­ dung, die in Halbleitervorrichtungen, etc., verwendet wird, im besonderen eine Zwischenverbindung, die auf Metallzwi­ schenverbindungen auf geeignete Weise anwendbar ist, Halb­ leitervorrichtungen, Verfahren zum Bilden der Metallzwi­ schenverbindung und Verfahren zum Herstellen der Halbleiter­ vorrichtungen, bei denen Cu (Kupfer) wegen des niedrigeren spezifischen Widerstandes verwendet wird.
Da integrierte Halbleiterschaltungen in letzter Zeit höher integriert worden sind, sind Elemente, die auf den Halbleitersubstraten gebildet werden, und Zwischenverbindun­ gen, die die Elemente verbinden, zunehmend mikronisiert worden. Daher sind Anforderungen an Charakteristiken und an die Zuverlässigkeit von den Zwischenverbindungen härter geworden. Es werden zuverlässigere Zwischenverbindungsmate­ rialien benötigt, die einen niedrigeren spezifischen Wider­ stand haben und eine Elektromigrationsbeständigkeit und Belastungsmigrationsbeständigkeit, etc., aufweisen.
Vor solch einem Hintergrund wird Cu, das hinsichtlich des spezifischen Widerstandes und der Elektromigrations­ beständigkeit gegenüber Al (Aluminium) überlegen ist, als Zwischenverbindungsmaterial anstelle von Al, das herkömmli­ cherweise als Zwischenverbindungsmaterial breite Verwendung gefunden hat, genannt, das zunehmend in der Praxis verwendet worden ist. Beim Bilden von solch einer Kupferzwischenver­ bindung auf dem Halbleitersubstrat wird als Herstellungspro­ zeß ein sogenanntes Damaszener-Verfahren eingesetzt, um eine Kupferzwischenverbindung in dem Isolierfilm zu vergraben.
Unter Bezugnahme auf Fig. 24A-24D wird das Verfahren zum Herstellen einer Kupferzwischenverbindung durch das Damaszener-Verfahren erläutert. Fig. 24A-24D sind schemati­ sche Schnittansichten, die ein Verfahren zum Herstellen einer Kupferzwischenverbindung durch das Damaszener-Verfah­ ren auf einem Zwischenschichtisolierfilm 101, der über einem Halbleitersubstrat gebildet ist, in der Reihenfolge der Bildungsschritte zeigen.
Zuerst wird, wie in Fig. 24A gezeigt, eine Zwischenver­ bindungsnut 102 in dem Zwischenschichtisolierfilm 101, der auf dem Halbleitersubstrat (nicht gezeigt) gebildet ist, durch Photolithographie und Trockenätzen im Anschluß an die Photolithographie gebildet.
Dann wird, wie in Fig. 24B gezeigt, ein schwerschmel­ zender Metallfilm 103 gebildet, der den Zwischenschichtiso­ lierfilm 101 und die Innenwand der Zwischenverbindungsnut 102 bedeckt. Der schwerschmelzende Metallfilm 103 ist ein Barrierenfilm, der verhindert, daß Cu als das Zwischenver­ bindungsmaterial mit dem Zwischenschichtisolierfilm 101 aus einem Siliciumoxidfilm, etc., reagiert und diffundiert, um eine Qualitätsminderung von Vorrichtungscharakteristiken zu unterdrücken. Dann wird ein Cu-Film 104 als Keimschicht durch ein CVD-Verfahren oder durch andere Verfahren gebil­ det, die den schwerschmelzenden Metallfilm 103 bedeckt, um den Cu-Film 105 effektiv zu bilden, der durch Plattieren zu bilden ist.
Dann wird, wie in Fig. 24C gezeigt, ein Cu-Film 105 durch ein Sputterverfahren gebildet, um die Zwischenverbin­ dungsnut 102 zu füllen. Damit ist die Zwischenverbindungsnut 102 mit dem Cu-Film 105 gefüllt, wobei der Cu-Film 105 in der Zone, die nicht die Zwischenverbindungsnut 102 ist, dick gebildet wird.
Als nächstes werden, wie in Fig. 24D gezeigt, die Cu- Filme 104, 105 und der schwerschmelzende Metallfilm 103 in der Zone, die nicht die Zwischenverbindungsnut 102 ist, durch ein CMP-(Chemical Mechanical Polishing)-[chemisch- mechanisches Polier-]Verfahren wegpoliert. Damit ist der Zwischenverbindungsfilm aus dem schwerschmelzenden Metall­ film 103, den Cu-Filmen 104, 105, die in der Zwischenverbin­ dungsnut 102 vergraben sind, vollendet.
Durch das Verwenden von Cu als Zwischenverbindungsmate­ rial kann beim Mustern kein Trockenätzen zum Einsatz kommen, da Cu kein Halogenid mit hohem Dampfdruck erzeugt. Die Zwischenverbindung muß durch das Damaszener-Verfahren gebil­ det werden, welches den Polierschritt durch das CMP-Verfah­ ren enthält.
Das CMP-Verfahren, das zum Entfernen der Cu-Filme 104, 105 auf dem Zwischenschichtisolierfilm 101 ausgeführt wird, ist jedoch ein mechanisches Polierverfahren, und die Cu- Filme 104, 105 werden durch die mechanische Belastung oft aus der Zwischenverbindungsnut 102 herausgelöst.
Der schwerschmelzende Metallfilm 103 ist besonders aus TaN (Tantalnitrid) oder etwas anderem gebildet und hat ein niedriges Reaktionsvermögen mit den Cu-Filmen 104, 105, so daß der schwerschmelzende Metallfilm 103 als Barrierenfilm fungieren kann. Der schwerschmelzende Metallfilm 103 kann eine Diffusion von Cu in den Zwischenschichtisolierfilm verhindern, während er keine ausreichende Adhäsion an dem Cu-Film 104 gewährleisten kann. Wenn das mechanische Polie­ ren durch das CMP-Verfahren ausgeführt wird, wird daher auf die Grenzfläche zwischen den Cu-Filmen 104, 105 und dem schwerschmelzenden Metallfilm 103 durch eine Kraft, die auf die Cu-Filme 104, 105 angewendet wird, eine Belastung ausge­ übt, und oft lösen sich die Cu-Filme 104, 105 von dem schwerschmelzenden Metallfilm 103 ab. Wenn die Adhäsion zwischen dem schwerschmelzenden Metallfilm 103 und dem Cu- Film 104 unzureichend ist, kann die Beständigkeit gegenüber der Belastungsmigration nicht ausreichend gewährleistet werden.
Wenn in den Cu-Filmen 104, 105 ein großer Strom fließt, tendiert eine Migration von Atomen dazu, mehr in der Nähe der Grenzfläche zwischen dem Cu-Film 104 und dem schwer­ schmelzenden Metallfilm 103 als innerhalb des Zwischenver­ bindungsfilms aufzutreten. Auf Grund der schlechten Adhäsion zwischen dem schwerschmelzenden Metallfilm 103 und dem Cu- Film 104 sind jedoch der Verbesserung der Elektromigrations­ beständigkeit nahe der Grenzfläche Grenzen gesetzt.
Ungeachtet des günstigen Vorteils, daß durch das Zwi­ schenverbindungsmaterial unter Verwendung von Cu der spezi­ fische Widerstand verringert und die Elektromigrations­ beständigkeit verbessert werden kann, ist es wichtig, die Barrierenschicht zu bilden, und eine ausreichende Adhäsion kann nahe der Grenzfläche zwischen dem Cu-Film und der Barrierenschicht, die ein niedriges Reaktionsvermögen mit Cu hat, nicht gewährleistet werden. Wenn das mechanische Polie­ ren durch das CMP-Verfahren ausgeführt wird, lösen sich daher die Cu-Filme 104, 105 oft ab. Die Adhäsion bezüglich des schwerschmelzenden Metallfilms 103 kann nicht erhöht werden, und daher sind einer weiteren Verbesserung der Elektromigrationsbeständigkeit und der Belastungsmigrations­ beständigkeit Grenzen gesetzt.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, eine Metallzwischenverbindung, eine Halbleitervorrichtung, ein Verfahren zum Bilden einer Metallzwischenverbindung und ein Verfahren zum Herstellen einer Halbleitervorrichtung vorzu­ sehen, wodurch dann, wenn der Zwischenverbindungsfilm aus Cu gebildet wird, verhindert werden kann, daß sich die Cu- Zwischenverbindung ablöst, und die Elektromigrationsbestän­ digkeit und die Belastungsmigrationsbeständigkeit verbessert werden können, wodurch eine höhere Zuverlässigkeit erhalten werden kann.
Um die Adhäsion zwischen der Kupferzwischenverbindung und der Barrierenschicht zu verbessern, wird erwogen, zwi­ schen der Zwischenverbindung und der Barrierenschicht eine Adhäsionsschicht aus einem Material anzuordnen, das eine gute Adhäsion sowohl an der Zwischenverbindung als auch an der Barrierenschicht aufweist. Um die Adhäsion zwischen der Barrierenschicht und dem Zwischenschichtisolierfilm zu verbessern, wird ähnlich erwogen, zwischen der Barrieren­ schicht und dem Zwischenschichtisolierfilm eine Adhäsions­ schicht aus einem Material anzuordnen, das eine gute Adhä­ sion sowohl an der Barrierenschicht als auch an dem Zwi­ schenschichtisolierfilm aufweist.
Hier wird die Adhäsionsschicht betrachtet, die zwischen der Kupferzwischenverbindung und der Barrierenschicht ange­ ordnet wird. Wichtige Charakteristiken, die von der Adhäsi­ onsschicht verlangt werden, sind nicht nur in der guten Adhäsion zu sehen, die die Adhäsionsschicht sowohl an der Kupferzwischenverbindung als auch an der Barrierenschicht aufweist, sondern auch darin, daß Elemente, die die Adhäsi­ onsschicht bilden, nicht in die Kupferzwischenverbindung diffundieren, um dadurch den niedrigen spezifischen Wider­ stand der Kupferzwischenverbindung anzuheben, der ein Vorzug von Kupferzwischenverbindungen ist.
Unter diesen Gesichtspunkten haben die Erfinder der vorliegenden Anmeldung gewissenhafte Studien durchgeführt und zum ersten Mal herausgefunden, daß Zr (Zirconium) ein Material ist, das - für Adhäsionsschichten günstig - eine gute Adhäsion an der Kupferzwischenverbindung und den allge­ mein verwendeten Barrierenschichten aufweist und den spezi­ fischen Widerstand der Kupferzwischenverbindung kaum anhebt.
Unten werden Gründe dafür erläutert, warum Zr als Mate­ rial für die Adhäsionsschicht geeignet ist.
Um die Adhäsion zwischen der Kupferzwischenverbindungs­ schicht und der Adhäsionsschicht und zwischen der Adhäsions­ schicht und der Barrierenschicht zu verbessern, ist es erforderlich, Materialien, die die Adhäsionsschicht bilden, in die Kupferzwischenverbindung und die Barrierenschicht zu diffundieren, um dadurch Grenzflächenzustände zwischen beiden Schichten kompatibel zu machen.
Falls andererseits alle Bildungselemente, die die Adhä­ sionsschicht bilden, in die Kupferzwischenverbindung oder die Barrierenschicht diffundieren, stellt dies im wesentli­ chen keinen Unterschied zu dem Fall dar, wenn die Kupferzwi­ schenverbindungsschicht auf der Barrierenschicht vorgesehen ist, und die Adhäsion wird nicht verbessert.
Wenn andere Elemente in Cu in festem Zustand gelöst werden, wird im allgemeinen der spezifische Widerstand erhöht. Wenn Elemente der Adhäsionsschicht sehr in Cu dif­ fundieren, kann daher der Vorzug der Kupferzwischenverbin­ dung, nämlich der niedrige spezifische Widerstand, nicht voll genutzt werden.
Wenn ein Material selektiert wird, um die Adhäsions­ schicht zu bilden, müssen demzufolge die oben beschriebenen Punkte hinlänglich berücksichtigt werden.
Elemente, die den spezifischen Widerstand von Cu nicht sehr erhöhen, wenn sie in Cu eingebracht werden, sind Zr (Zirconium), Cd (Cadmium), Zn (Zink), Ag (Silber), Pb (Blei), Sn (Zinn), Al (Aluminium), etc. Diese Materialien sind in der angegebenen Reihenfolge zum Erhöhen des spezifi­ schen Widerstandes in geringerem Maße effektiv.
Damit die Adhäsionsschicht funktioniert, ist es ande­ rerseits erforderlich, daß selbst dann, nachdem die Grenz­ fläche, wie oben beschrieben, durch eine Wärmebehandlung oder andere Behandlungen kompatibel gemacht ist, die Adhäsi­ onsschicht zwischen der Kupferzwischenverbindung und der Barrierenschicht noch vorhanden ist, um die Adhäsion zwischen beiden beizubehalten. Daher ist es vorzuziehen, daß ein Material, das die Adhäsionsschicht bildet, eines ist, das eine niedrige Festkörperlöslichkeitsgrenze in Cu aufweist, und daß nicht alle Bildungselemente von ihm in die Cu-Zwischenverbindung diffundieren, und durch das eine Erhöhung des spezifischen Widerstandes von Kupfer niedrig gehalten werden kann.
Elemente, die eine niedrige Festkörperlöslichkeits­ grenze in Cu aufweisen, sind z. B. Ag, B (Bor), Ba (Barium), Bi (Wismut), Ca (Calcium), Cd, Ce (Cer), Dy (Dysprosium), Er (Erbium), Eu (Europium), Gd (Gadolinium), Hf (Hafnium), In (Indium), La (Lanthan), Mo (Molybdän), Nb (Niob), Nd (Neodymium), Pb, Pr (Praseodym), Se (Selen), Sm (Samarium), Sr (Strontium), Te (Tellur), Th (Thorium), Tl (Thallium), V (Vanadium), Y (Yttrium), Yb (Ytterbium), Zr, etc.
Die Festkörperlöslichkeitsgrenzen der oben beschriebe­ nen Elemente, die zum Erhöhen des spezifischen Widerstandes von Cu in geringerem Maße effektiv sind, wenn sie in Cu eingebracht werden, sind wie folgt: Zr, 0,15 Gew.-%; Cd, 0,5 Gew.-%; Zn, 39 Gew.-%; Ag, 0,8 Gew.-%; Pb, 0,09 Gew.-%; Ni, ein ganzes Gew.-%; Sn, 11-15 Gew.-%; und Al, 9 Gew.-%.
Wenn ein optimales Material aus den oben beschriebenen Materialien ausgewählt wird, ist es daher vorzuziehen, daß als Adhäsionsfilm ein Zr-Film selektiert wird, der eine niedrige Festkörperlöslichkeitsgrenze hat und zum Erhöhen des spezifischen Widerstandes von Cu nicht effektiv ist. Die Verwendung eines Filmes, der Zr enthält, wie z. B. ein ZrN- (Zirconiumnitrid)-Film, wird denselben Effekt ergeben. Die Adhäsionsschicht aus einem Nitridfilm kann die Funktion einer Barrierenschicht haben.
In dem Fall, wenn die Adhäsionsschicht aus Zr gebildet wird, diffundieren an der Grenzfläche zwischen der Barrie­ renschicht und der Adhäsionsschicht Bildungselemente der Barrierenschicht und der Adhäsionsschichten durch eine Wärmebehandlung ineinander, wodurch die Adhäsion zwischen beiden verbessert wird. Zr weist eine gute Adhäsion an einem Siliciumoxidfilm, etc., des Zwischenschichtisolierfilms auf. Die Adhäsionsschicht aus Zr kann zwischen dem Zwischen­ schichtisolierfilm und der Barrierenschicht funktionieren.
Angesichts der typischen Filmstruktur und des Prozesses ist es vorzuziehen, obwohl die Bedingung in Abhängigkeit von Filmstrukturen und der späteren Wärmebehandlung, etc., schwankt und nicht allgemein definiert werden kann, daß eine Festkörperlöslichkeitsgrenze des Materials, das die Adhäsi­ onsschicht bildet, in Cu unter 20 Gew.-% liegt. Um den niedrigen Widerstandswert von Cu zu nutzen, wenn Cu auf die Zwischenverbindungsschicht angewendet wird, muß eine Erhö­ hung des spezifischen Widerstandes von Cu infolge einer Verunreinigung, die in Cu eingebracht wird, unterdrückt werden, um unter 19,8 % zu liegen.
Obwohl die Erfinder der vorliegenden Anmeldung nicht die Einzelheiten untersucht haben, können unter solch einem Gesichtspunkt andere Materialien, die eine niedrige Festkör­ perlöslichkeitsgrenze in Cu haben und zur Erhöhung des spezifischen Widerstandes von Cu nicht effektiv sind, wie z. B. Cd, Ag, Pb, etc., als Adhäsionsschicht verwendbar sein.
Was die Verarbeitung anbetrifft, um die Grenzfläche zwischen der Adhäsionsschicht und der Kupferzwischenverbin­ dung kompatibel zu machen, um die Adhäsion zu erhöhen, wird zum Beispiel die Adhäsionsschicht aus Zr im amorphen Zustand abgeschieden, und die Keimschicht wird durch eine Filmbil­ dungstechnik wie z. B. ein Sputterverfahren oder andere Verfahren abgeschieden, bei denen Filmkomponenten eine hohe Energie haben. Wenn die Keimschicht durch solch eine Film­ bildungstechnik gebildet wird, gelangt ein Teil des Cu, das die Keimschicht bildet, in die Adhäsionsschicht, wodurch die Adhäsion zwischen der Keimschicht und der Adhäsionsschicht verbessert wird.
Es ist möglich, daß dann, nachdem die Keimschicht ge­ bildet ist, ein Teil des Zr, das die Adhäsionsschicht bil­ det, in die Keimschicht diffundiert. Zum Beispiel wird eine Wärmebehandlung bei einer niedrigen Temperatur von etwa 200°C oder eine thermische Schnellbehandlung von mehreren Sekunden bei etwa 500°C ausgeführt, um einen Teil des Zr der Adhäsionsschicht zu diffundieren, um dadurch die Adhä­ sion zwischen der Adhäsionsschicht und der Keimschicht zu verbessern.
Anderenfalls ist es möglich, eine Wärmebehandlung aus­ zuführen, bis ein Teil des Zr der Adhäsionsschicht eine Festkörperlöslichkeitsgrenze in der Keimschicht erreicht. Zum Beispiel kann eine 30minütige Wärmebehandlung bei 300°C zum Einsatz kommen. Zr hat eine niedrige Festkörperlöslich­ keitsgrenze in dem Cu-Film, und selbst wenn die Wärmebehand­ lung bis zu der Festkörperlöslichkeitsgrenze ausgeführt wird, ist der Effekt zum Erhöhen des spezifischen Widerstan­ des von Cu gering. Wenn Zr in festem Zustand bis zu der Festkörperlöslichkeitsgrenze gelöst ist, diffundiert kein Zr mehr in das Cu, wodurch der Effekt, durch spätere Wärmebe­ handlungen und verschiedene Prozesse nur kleine Veränderun­ gen des spezifischen Widerstandes der Kupferzwischenverbin­ dung zu bewirken, gewährleistet wird. In diesem Fall ist es erforderlich, die Filmdicke der Keimschicht und der Adhäsi­ onsschichten zu steuern, so daß der Zr-Film auch nach der Wärmebehandlung an der Grenzfläche zwischen der Keimschicht und der Barrierenschicht noch vorhanden ist.
Adhäsionsveränderungen und Filmwiderstandsveränderun­ gen, die auftreten, wenn die Adhäsionsschicht aus dem Zr- Film und die Keimschicht aus dem Cu-Film auf der Barrieren­ schicht aus TaN abgeschieden werden, sind in TABELLE 1 und Fig. 1 gezeigt. Filmdicken der Adhäsionsschicht und der Keimschicht betrugen insgesamt konstant 200 nm, und Filmdic­ kenverhältnisse zwischen dem Zr-Film und dem Cu-Film wurden verändert.
TABELLE 1
Wenn ein Filmdickenverhältnis von Zr : Cu 1 : 99 oder mehr beträgt, wird festgestellt, wie in TABELLE 1 gezeigt, daß eine kritische Belastung, die ein Index der Adhäsion ist, im Vergleich zu jener in dem Fall, wenn die Adhäsions­ schicht aus Zr nicht gebildet ist, erhöht wird.
Wenn ein Filmdickenverhältnis von Zr : Cu 1 : 99 be­ trägt, beläuft sich eine Zr-Konzentration in Cu auf 0,15 Gew.-% und stellt damit im wesentlichen die Festkörperlös­ lichkeitsgrenze dar. Es wird festgestellt, wie in Fig. 1 gezeigt, daß Veränderungen des spezifischen Widerstandes der Kupferzwischenverbindung klein sind, obwohl das Filmdicken­ verhältnis von Zr zunimmt.
In Fig. 1 ergeben eine Kontrolle, wenn ein Sn-Film und der Cu-Film in einer Gesamtfilmdicke von 300 nm gebildet sind, und eine Kontrolle, wenn ein Pd-Film und der Cu-Film in einer Gesamtfilmdicke von 300 nm gebildet sind, dieselben Resultate. Wenn die Filmdicke von Sn und Pd zunimmt, wird der spezifische Widerstand von Cu erhöht. Es wird festge­ stellt, daß Sn und Pd zum Unterdrücken des Anstieges des spezifischen Widerstandes von Cu in geringerem Maße als Zr effektiv sind. Für die Beziehungen zwischen dem Sn-Film und dem Cu-Film wurden Daten verwendet, die genannt sind in C.- K. Hu et al., Thin Solid Films, 262 (1995) 84, C.-K. Hu et al., J. Electrochem. Soc., 143 (1996) 1001, und Y. S. Gong et al., Appl. Surf. Soc., 92 (1996) 355. Für die Beziehungen zwischen dem Pd-Film und dem Cu-Film wurden die Daten ver­ wendet, die genannt sind in C. W. Park et al., Thin Solid Films, 226 (1993) 238.
Eine Schnittstruktur einer Probe mit einem Filmdicken­ verhältnis von Zr : Cu von 1 : 99 wurde, obwohl nicht gezeigt, mit einem Durchstrahlungselektronenmikroskop untersucht. Es wurde herausgefunden, daß Zr, das in dem Cu-Film in festem Zustand nicht gelöst wurde, an der Grenzfläche zwischen der Keimschicht und der Barrierenschicht noch vorhanden war, und das restliche Zr und TaN diffundierten ineinander, wodurch die Grenzfläche mit hoher Adhäsion gebildet wurde.
Inselförmige Strukturen aus einer Cu-Zr-Legierung (die in dieser Beschreibung auch als Inseln aus einer Cu-Zr- Legierung bezeichnet werden) werden zwischen der Keimschicht und der Barrierenschicht vorgesehen, wodurch eine verbes­ serte Adhäsion erhalten werden kann. Auf Grund der inselför­ migen Strukturen aus einer Cu-Zr-Legierung verbindet eine mikroskopisch rauhe Oberfläche, die durch die inselförmigen Strukturen gebildet wird, die Barrierenschicht und die Adhäsionsschicht mechanisch miteinander, wodurch selbst dann, wenn auf die Grenzfläche zwischen der Barrierenschicht und der Adhäsionsschicht eine Belastung angewendet wird, das Ablösen der Kupferzwischenverbindung verhindert werden kann. Die Adhäsionsschicht wird aus einem Zr-haltigen Material gebildet, dessen Adhäsion an dem Cu und dem schwerschmelzen­ den Metallmaterial, das im allgemeinen als Barrierenfilm verwendet wird, hoch ist, wodurch die Bildungselemente an der Grenzfläche zwischen der Adhäsionsschicht und der Cu- Zwischenverbindung oder der Barrierenschicht ineinander diffundieren und die Adhäsion zwischen dem Cu-Film und der Barrierenschicht verbessert werden kann. Somit werden die mechanische Verbindung durch die rauhe Oberfläche, die durch die inselförmigen Strukturen aus einem Cu-Zr-Legierungsfilm gebildet wird, und die Adhäsion durch den Adhäsionsfilm beide verwendet, wodurch die Adhäsion zwischen der Kupfer­ zwischenverbindung und der Barrierenschicht synergistisch stabilisiert werden kann.
Das heißt, die oben beschriebene Aufgabe wird durch eine Metallzwischenverbindung erfüllt, die in einem Isolier­ film vergraben ist und umfaßt: eine Barrierenschicht, die auf dem Isolierfilm gebildet ist; eine Adhäsionsschicht, die Zirconium enthält und auf der Barrierenschicht gebildet ist; und ein Zwischenverbindungsmaterial, das Kupfer als Haupt­ bestandteil enthält und auf der Adhäsionsschicht gebildet ist.
Die oben beschriebene Aufgabe wird auch durch eine Me­ tallzwischenverbindung erfüllt, die in einem Isolierfilm vergraben ist und umfaßt: eine Adhäsionsschicht, die Zirco­ nium enthält und auf dem Isolierfilm gebildet ist; eine Barrierenschicht, die auf der Adhäsionsschicht gebildet ist; und ein Zwischenverbindungsmaterial, das Kupfer als Hauptbe­ standteil enthält und auf der Barrierenschicht gebildet ist.
Die oben beschriebene Aufgabe wird auch durch eine Me­ tallzwischenverbindung erfüllt, die in einem Isolierfilm vergraben ist und umfaßt: eine Barrierenschicht, die auf dem Isolierfilm gebildet ist; eine Adhäsionsschicht, die ein Metallmaterial enthält, das eine Festkörperlöslichkeits­ grenze von nicht mehr als 20 Gew.-% in Kupfer hat und eine Erhöhung des spezifischen Widerstandes von nicht mehr als 19,8% bewirkt, wenn es in Kupfer gelöst wird, und die auf der Barrierenschicht gebildet ist; und ein Zwischenverbin­ dungsmaterial, das Kupfer als Hauptbestandteil enthält und auf der Adhäsionsschicht gebildet ist.
Die oben beschriebene Aufgabe wird auch durch eine Halbleitervorrichtung erfüllt, die umfaßt: ein Basissubstrat mit einem Halbleitersubstrat und einem Halbleiterelement, das auf dem Halbleitersubstrat gebildet ist; einen Isolier­ film, der auf dem Basissubstrat gebildet ist, welcher Iso­ lierfilm eine Öffnung hat; und eine Metallzwischenverbin­ dung, die vergraben in der Öffnung gebildet ist und enthält: eine Barrierenschicht, die auf einer Innenwand und einem Boden der Öffnung gebildet ist; eine Adhäsionsschicht, die Zirconium enthält und auf der Barrierenschicht gebildet ist; und ein Metallzwischenverbindungsmaterial, das Kupfer als Hauptbestandteil enthält und auf der Adhäsionsschicht gebil­ det ist.
Die oben beschriebene Aufgabe wird auch durch eine Halbleitervorrichtung erfüllt, die umfaßt: ein Basissubstrat mit einem Halbleitersubstrat und einem Halbleiterelement, das auf dem Halbleitersubstrat gebildet ist; einen Isolier­ film, der auf dem Basissubstrat gebildet ist, welcher Iso­ lierfilm eine Öffnung hat; und eine Metallzwischenverbin­ dung, die vergraben in der Öffnung gebildet ist und enthält: eine Adhäsionsschicht, die Zirconium enthält und auf einer Innenwand und einem Boden der Öffnung gebildet ist; eine Barrierenschicht, die auf der Adhäsionsschicht gebildet ist; und ein Zwischenverbindungsmaterial, das Kupfer als Hauptbe­ standteil enthält und auf der Barrierenschicht gebildet ist.
Die oben beschriebene Aufgabe wird auch durch ein Ver­ fahren zum Bilden einer Metallzwischenverbindung erfüllt, die in einem Isolierfilm vergraben ist, welches die folgen­ den Schritte umfaßt: Bilden einer Barrierenschicht auf dem Isolierfilm; Bilden einer Adhäsionsschicht, die Zirconium enthält, auf der Barrierenschicht; und Bilden eines Zwi­ schenverbindungsmaterials, das Kupfer als Hauptbestandteil enthält, auf der Adhäsionsschicht.
Die oben beschriebene Aufgabe wird auch durch ein Ver­ fahren zum Bilden einer Metallzwischenverbindung erfüllt, die in einem Isolierfilm vergraben ist, welches die folgen­ den Schritte umfaßt: Bilden einer Adhäsionsschicht, die Zirconium enthält, auf dem Isolierfilm; Bilden einer Barrie­ renschicht auf der Adhäsionsschicht; und Bilden eines Zwi­ schenverbindungsmaterials, das Kupfer als Hauptbestandteil enthält, auf der Barrierenschicht.
Die oben beschriebene Aufgabe wird auch durch ein Ver­ fahren zum Herstellen einer Halbleitervorrichtung erfüllt, welches die folgenden Schritte umfaßt: Bilden eines Isolier­ films auf dem Basissubstrat, das ein Halbleitersubstrat und ein Halbleiterelement hat, das auf dem Halbleitersubstrat gebildet ist; selektives Entfernen des Isolierfilms, um eine Öffnung in dem Isolierfilm zu bilden; Bilden einer Barrie­ renschicht auf dem Isolierfilm und in einer Zone, wo die Öffnung gebildet ist; Bilden einer ersten Adhäsionsschicht, die Zirconium enthält, auf der Barrierenschicht; Bilden eines Zwischenverbindungsmaterials, das Kupfer als Haupt­ bestandteil enthält, auf der ersten Adhäsionsschicht, um die Öffnung zu füllen; und Entfernen des Zwischenverbindungs­ materials, der ersten Adhäsionsschicht und der Barrieren­ schicht durch Polieren derselben, bis der Isolierfilm expo­ niert ist, um die Metallzwischenverbindung aus dem Zwischen­ verbindungsmaterial, der ersten Adhäsionsschicht und der Barrierenschicht in der Öffnung vergraben zu bilden.
Die oben beschriebene Aufgabe wird auch durch ein Ver­ fahren zum Herstellen einer Halbleitervorrichtung erfüllt, welches die folgenden Schritte umfaßt: Bilden eines Isolier­ films auf dem Basissubstrat, das ein Halbleitersubstrat und ein Halbleiterelement hat, das auf dem Halbleitersubstrat gebildet ist; selektives Entfernen des Isolierfilms, um eine Öffnung in dem Isolierfilm zu bilden; Bilden einer Adhäsi­ onsschicht, die Zirconium enthält, auf dem Isolierfilm und in einer Zone, wo die Öffnung gebildet ist; Bilden einer Barrierenschicht auf der Adhäsionsschicht; Bilden eines Zwischenverbindungsmaterials, das Kupfer als Hauptbestand­ teil enthält, auf der Barrierenschicht, um die Öffnung zu füllen; und Entfernen des Zwischenverbindungsmaterials, der Barrierenschicht und der Adhäsionsschicht durch Polieren derselben, bis der Isolierfilm exponiert ist, um die Metall­ zwischenverbindung aus dem Zwischenverbindungsmaterial, der Barrierenschicht und der Adhäsionsschicht in der Öffnung vergraben zu bilden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 ist ein Graph von Veränderungen des spezifischen Widerstandes, die sich bei Filmdickenverhältnissen von Cu- Film zu Zr-Film, Cu-Film zu Sn-Film und Cu-Film zu Pd-Film ergeben.
Fig. 2 ist eine schematische Ansicht der Halbleitervor­ richtung gemäß einer ersten Ausführungsform und einer zwei­ ten Ausführungsform der vorliegenden Erfindung.
Fig. 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B sind Schnittansichten der Halbleitervorrichtung gemäß den ersten und zweiten Ausführungsformen der vorliegenden Erfin­ dung während der Schritte des Verfahrens zum Herstellen derselben, die das Verfahren verdeutlichen.
Fig. 10 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Fig. 11A-11C, 12A-12C, 13A-13B und 14A-14B sind Schnittansichten der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung während der Schritte des Verfahrens zum Herstellen derselben, die das Verfahren verdeutlichen.
Fig. 15 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
Fig. 16A-16D, 17A-17B und 18A-18B sind Schnittansichten der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung während der Schritte des Verfah­ rens zum Herstellen derselben, die das Verfahren verdeutli­ chen.
Fig. 19 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
Fig. 20A-20D sind Schnittansichten der Halbleitervor­ richtung gemäß der fünften Ausführungsform der vorliegenden Erfindung während der Schritte des Verfahrens zum Herstellen derselben, die das Verfahren verdeutlichen.
Fig. 21 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
Fig. 22A-22D sind Schnittansichten der Halbleitervor­ richtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung während der Schritte des Verfahrens zum Herstellen derselben, die das Verfahren verdeutlichen.
Fig. 23 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß einer Abwandlung der Ausführungsfor­ men der vorliegenden Erfindung, die die Halbleitervorrich­ tung und das Verfahren zum Herstellen derselben verdeut­ licht.
Fig. 24A-24D sind Schnittansichten der herkömmlichen Halbleitervorrichtung während der Schritte des Verfahrens zum Herstellen derselben, die das Verfahren verdeutlichen.
EINGEHENDE BESCHREIBUNG DER ERFINDUNG Erste Ausführungsform
Unter Bezugnahme auf Fig. 2, 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B werden die Halbleitervorrichtung und das Verfahren zum Herstellen derselben gemäß einer ersten Ausführungsform der vorliegenden Erfindung erläutert.
Fig. 2 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß der vorliegenden Ausführungsform und zeigt eine Struktur von ihr. Fig. 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B sind Schnittansichten der Halb­ leitervorrichtung gemäß der vorliegenden Ausführungsform während der Schritte des Verfahrens zum Herstellen dersel­ ben, die das Verfahren verdeutlichen.
Zuerst wird unter Bezugnahme auf Fig. 2 die Struktur der Halbleitervorrichtung gemäß der vorliegenden Ausfüh­ rungsform erläutert.
Ein MOS-Transistor, der eine diffundierte Source/Drain- Schicht 14 und eine Gateelektrode 18 enthält, ist in einer Vorrichtungszone eines Siliciumsubstrates 10 gebildet, die durch einen Vorrichtungsisolierfilm 12 definiert ist.
Auf dem Siliciumsubstrat 10 mit dem darauf gebildeten MOS-Transistor sind ein Zwischenschichtisolierfilm 22, ein Stopperfilm 24 und ein Zwischenschichtisolierfilm 26 über­ einander gebildet. Durchgangslöcher 32, die die diffundierte Source/Drain-Schicht 14 und die Gateelektrode 18 erreichen, sind in dem Zwischenschichtisolierfilm 22 und dem Stopper­ film 24 gebildet. Zwischenverbindungsnuten 30 sind in dem Zwischenschichtisolierfilm 26 in Zonen gebildet, die die Zonen enthalten, wo die Durchgangslöcher 32 gebildet sind. Eine Zwischenverbindungsschicht 42, die aus einer Barrieren­ schicht 34 aus einem TaN-Film, einer Adhäsionsschicht 36 aus einem Zr-Film, einem Cu-Film 38 als Keimschicht und einem Cu-Film 40 gebildet ist, ist in den Durchgangslöchern 32 und den Zwischenverbindungsnuten 30 vergraben.
Auf dem Zwischenschichtisolierfilm 26 mit der darin vergrabenen Zwischenverbindungsschicht 42 sind ein Zwischen­ verbindungsschutzfilm 44, ein Zwischenschichtisolierfilm 46, ein Stopperfilm 48 und ein Zwischenschichtisolierfilm 50 übereinander gebildet. Durchgangslöcher 56, die an der Zwischenverbindungsschicht 42 ankommen, sind in dem Zwi­ schenverbindungsschutzfilm 44, dem Zwischenschichtisolier­ film 46 und dem Stopperfilm 48 gebildet. Zwischenverbin­ dungsnuten 54 sind in dem Zwischenschichtisolierfilm 50 in den Zonen gebildet, die die Zonen enthalten, wo die Durch­ gangslöcher 56 gebildet sind. Eine Zwischenverbindungs­ schicht 66, die aus einer Barrierenschicht 58 aus einem TaN- Film, einer Adhäsionsschicht 60 aus einem Zr-Film, einem Cu- Film 62 als Keimschicht und einem Cu-Film 64 gebildet ist, ist in den Durchgangslöchern 56 und den Zwischenverbindungs­ nuten vergraben.
Ein Zwischenverbindungsschutzfilm 68 ist auf dem Zwi­ schenschichtisolierfilm 50 mit der darin vergrabenen Zwi­ schenverbindungsschicht 66 gebildet.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform hat solch eine Struktur.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform ist dadurch gekennzeichnet, daß die Adhäsions­ schicht 36 aus dem Zr-Film zwischen der Barrierenschicht und dem Cu-Film 38 als Keimschicht gebildet ist und der Adhäsi­ onsfilm 60 zwischen der Barrierenschicht 58 und dem Cu-Film 62 als Keimschicht gebildet ist. Auf Grund der so angeordne­ ten Adhäsionsschichten 36, 60 aus dem Zr-Film kann die Adhäsion zwischen den Barrierenschichten 34, 58 und den Adhäsionsschichten 36, 60 und jene zwischen den Adhäsions­ schichten 36, 60 und den Cu-Filmen 38, 62 als Keimschichten verbessert werden. Daher weist die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform im Vergleich zu den herkömmlichen Halbleitervorrichtungen eine verbesserte Adhäsion auf.
Als nächstes wird unter Bezugnahme auf Fig. 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform erläutert.
Zuerst wird ein Siliciumsubstrat 10 z. B. durch das üb­ liche LOCOS-Verfahren lokal oxidiert, um den Vorrichtungs­ isolierfilm 12 zu bilden, der eine Vorrichtungszone defi­ niert.
Dann wird auf dieselbe Weise wie bei dem üblichen MOS- Transistor-Herstellungsprozeß ein MOS-Transistor herge­ stellt, der die diffundierte Source/Drain-Schicht 14, einen Gateisolierfilm 16, die Gateelektrode 18 und einen Seiten­ wandisolierfilm 20 enthält (Fig. 3A).
Als nächstes wird ein etwa 500-700 nm dicker Silici­ umoxidfilm auf der gesamten Oberfläche durch ein CVD-Verfah­ ren abgeschieden, und dann wird die Oberfläche z. B. durch ein CMP-Verfahren poliert, um planarisiert zu werden. Damit ist der Zwischenschichtisolierfilm 22 aus dem Siliciumoxid­ film mit der planarisierten Oberfläche gebildet (Fig. 3B).
Dann wird auf der gesamten Oberfläche ein Silicium­ nitridfilm mit einer Dicke von mehreren zehn nm z. B. durch ein CVD-Verfahren abgeschieden. Damit ist der Stopperfilm 24 aus dem Siliciumnitridfilm gebildet (Fig. 3C).
Dann wird der Stopperfilm 24 in den Zonen, wo die Durchgangslöcher zur Zwischenverbindung der Zwischenverbin­ dungsschicht, die darüber zu bilden ist, und von Elementen, die auf dem Siliciumsubstrat 10 gebildet sind, zu bilden sind, durch übliche Lithographie und Ätzen entfernt (Fig. 3D). Fig. 3 verdeutlicht den Fall, wenn die Durchgangslöcher auf der diffundierten Source/Drain-Schicht 14 und auf der Gateelektrode 18 auf der rechten Seite geöffnet werden, wie in Fig. 3D gezeigt.
Als nächstes wird ein etwa 400 nm dicker Siliciumoxid­ film auf der gesamten Oberfläche z. B. durch ein CVD-Verfah­ ren abgeschieden, um den Zwischenschichtisolierfilm 26 aus dem Siliciumoxidfilm zu bilden (Fig. 4A).
Dann wird ein Resistfilm 28, der ein Öffnungsmuster hat, das der zu bildenden Zwischenverbindungsschicht ent­ spricht, durch die übliche Lithographie gebildet (Fig. 4B).
Als nächstes werden die Zwischenschichtisolierfilme 22, 26 mit dem Resistfilm 28 und dem Stopperfilm 24 als Maske anisotrop geätzt, um die Zwischenverbindungsnuten 30 in dem Zwischenschichtisolierfilm 26 und die Durchgangslöcher 32 in dem Zwischenschichtisolierfilm 22 zu bilden, die die diffun­ dierte Source/Drain-Schicht 14 und die Gateelektrode 18 erreichen (Fig. 4C).
Als nächstes wird ein 20-40 nm dicker TaN-Film auf der gesamten Oberfläche z. B. durch ein reaktives Sputter­ verfahren abgeschieden. Damit ist die Barrierenschicht 34 aus dem TaN-Film gebildet. Die Barrierenschicht 34 dient dazu, das Diffundieren des Cu in den Zwischenverbindungs­ schichten in die Zwischenschichtisolierfilme 22, 26 zu verhindern. Der TaN-Film kann auch durch ein CVD-Verfahren abgeschieden werden.
Dann wird ein etwa 5-50 nm dicker Zr-Film im amorphen Zustand auf der gesamten Oberfläche z. B. durch ein Sputter­ verfahren, CVD-Verfahren oder Plattierungsverfahren abge­ schieden. Damit ist die Adhäsionsschicht 36 aus dem Zr-Film gebildet.
Als nächstes wird auf der gesamten Oberfläche ein etwa 50-200 nm dicker Cu-Film z. B. durch ein Sputterverfahren, CVD-Verfahren oder durch andere Verfahren abgeschieden. Damit ist der Cu-Film 38 als Keimschicht gebildet (Fig. 5A). Der Cu-Film 38 als Keimschicht wird als Grundfilm zum Verbes­ sern der Leitfähigkeit des Substrates abgeschieden, wenn der Cu-Film durch ein Plattierungsverfahren abgeschieden wird.
Der Cu-Film 38 als Keimschicht wird durch solch eine Technik wie etwa ein Sputterverfahren oder durch andere Verfahren gebildet, bei denen ein Filmbestandteil mit hoher Energie erzeugt wird, so daß ein Teil des Cu, welches den Cu-Film 38 als Keimschicht bildet, in die Adhäsionsschicht 36 aus Zr eindringt, wodurch die Adhäsion zwischen der Adhäsionsschicht 36 und dem Cu-Film 38 als Keimschicht selbst ohne spätere Wärmebehandlung verbessert werden kann.
Als nächstes wird ein etwa 1000 nm dicker Cu-Film 40 auf der gesamten Oberfläche z. B. durch ein Plattierungsver­ fahren abgeschieden, um die Zwischenverbindungsnuten 30 und die Durchgangslöcher 32 mit dem Cu-Film 40 vollständig zu füllen (Fig. 5B).
Hierbei kann der Cu-Film 40 aus reinem Kupfer oder aus einer Kupferlegierung gebildet werden. Verschiedene Kupfer­ legierungen wie etwa Cu-Sn-(Kupfer-Zinn)-Legierungen, Cu-Mg- (Kupfer-Magnesium)-Legierungen, Cu-Al-(Kupfer-Aluminium)- Legierungen, etc., können verwendet werden. Durch die Ver­ wendung von Cu-Sn-Legierungen kann die Elektromigrations­ beständigkeit weiter verbessert werden. Durch die Verwendung von Cu-Mg-Legierungen kann die Oxidation der Oberfläche des Cu-Films 40 unterdrückt werden. Bei der vorliegenden Ausfüh­ rungsform wird der Cu-Film 40 durch ein Plattierungsverfah­ ren gebildet, er kann aber durch eine andere Technik wie z. B. ein Sputterverfahren oder durch andere Verfahren gebildet werden, um die Zwischenverbindungsnuten 30 und die Durch­ gangslöcher 32 ohne das Bilden des Cu-Films 38 als Keim­ schicht zu füllen.
Dann werden der Cu-Film 40, der Cu-Film 38 als Keim­ schicht, die Adhäsionsschicht 36 und die Barrierenschicht 34 durch Polieren z. B. durch ein CMP-Verfahren planarisiert, bis der Zwischenschichtisolierfilm 26 exponiert ist, so daß der Cu-Film 40, der Cu-Film 38 als Keimschicht, die Adhäsi­ onsschicht 36 und die Barrierenschicht 34 nur in den Zwi­ schenverbindungsnuten 30 und den Durchgangslöchern 32 ver­ bleiben.
Damit ist die Zwischenverbindungsschicht 42 gebildet, die aus dem Cu-Film 40, dem Cu-Film 38 als Keimschicht, der Adhäsionsschicht 36 und der Barrierenschicht 34 gebildet ist, mit der diffundierten Source/Drain-Schicht und den Gateelektroden 18 durch die Durchgangslöcher 32 verbunden ist und in den Zwischenverbindungsnuten 30 vergraben ist (Fig. 5C).
Als nächstes wird der Zwischenverbindungsschutzfilm 44 aus einem 50-70 nm dicken Siliciumnitridfilm auf dem Zwischenschichtisolierfilm 26 mit der darin vergrabenen Zwischenverbindungsschicht 42 zum Beispiel durch ein CVD- Verfahren gebildet (Fig. 6A).
Dann wird ein etwa 500-700 nm dicker Siliciumoxidfilm auf dem Zwischenverbindungsschutzfilm 44 z. B. durch ein CVD-Verfahren abgeschieden, um den Zwischenschichtisolier­ film 46 aus dem Siliciumoxidfilm zu bilden.
Dann wird ein mehrere zehn nm dicker Siliciumnitridfilm auf der gesamten Oberfläche z. B. durch ein CVD-Verfahren abgeschieden. Damit ist der Stopperfilm 48 aus dem Silicium­ nitridfilm gebildet.
Als nächstes wird der Stopperfilm 48 in der Zone, wo Durchgangslöcher zur Zwischenverbindung einer Zwischenver­ bindungsschicht, die darüber zu bilden ist, und der Zwi­ schenverbindungsschicht 42 zu bilden sind, durch die übliche Lithographie und Ätzen entfernt.
Dann wird ein etwa 400 nm dicker Siliciumoxidfilm auf der gesamten Oberfläche z. B. durch ein CVD-Verfahren abge­ schieden, um den Zwischenschichtisolierfilm 50 aus dem Siliciumoxidfilm zu bilden (Fig. 6B).
Als nächstes wird der Resistfilm 52, der das Öffnungs­ muster hat, das der Zwischenverbindungsschicht entspricht, die zu bilden ist, durch die übliche Lithographie gebildet (Fig. 7A).
Als nächstes werden mit dem Resistfilm 52 und dem Stop­ perfilm 48 als Maske die Zwischenschichtisolierfilme 46, 50 und der Zwischenverbindungsschutzfilm 44 anisotrop geätzt, um die Zwischenverbindungsnuten 54 in dem Zwischenschicht­ isolierfilm 50 zu bilden, und die Durchgangslöcher 56 in dem Zwischenschichtisolierfilm 46 und die Durchgangslöcher 56 in dem Zwischenverbindungsschutzfilm 44 und dem Zwischen­ schichtisolierfilm 46, die in den Zwischenverbindungsnuten 54 gebildet sind und an der Zwischenverbindungsschicht 42 ankommen (Fig. 7B).
Dann wird ein 25-30 nm dicker TaN-Film auf der gesam­ ten Oberfläche z. B. durch ein reaktives Sputterverfahren abgeschieden. Damit ist die Barrierenschicht 58 aus dem TaN- Film gebildet.
Dann wird ein etwa 5-50 nm dicker Zr-Film im amorphen Zustand auf der gesamten Oberfläche z. B. durch ein Sputter­ verfahren abgeschieden. Damit ist die Adhäsionsschicht 60 aus dem Zr-Film gebildet.
Als nächstes wird ein etwa 50-200 nm dicker Cu-Film auf der gesamten Oberfläche z. B. durch ein Sputterverfahren abgeschieden. Damit ist der Cu-Film 62 als Keimschicht des Cu-Films gebildet (Fig. 8A). Wie beim Bilden des Cu-Films 38 als Keimschicht wird der Cu-Film 62 als Keimschicht durch eine Filmbildungstechnik wie etwa ein. Sputterverfahren gebildet, bei dem Filmkomponenten mit hoher Energie erzeugt werden, so daß ein Teil des Cu, welches den Cu-Film 62 als Keimschicht bildet, in die Adhäsionsschicht 60 aus Zr ein­ dringt. Daher kann die Adhäsion zwischen der Adhäsions­ schicht 60 und dem Cu-Film 62 als Keimschicht selbst ohne spätere thermische Behandlung verbessert werden.
Dann wird ein etwa 1000 nm dicker Cu-Film 64 auf der gesamten Oberfläche z. B. durch ein Plattierungsverfahren abgeschieden, um den Cu-Film 64 in den Zwischenverbindungs­ nuten 54 und den Durchgangslöchern 56 vollständig zu vergra­ ben (Fig. 8B).
Als nächstes werden der Cu-Film 64, der Cu-Film 62 als Keimschicht, die Adhäsionsschicht 60 und die Barrieren­ schicht 58 durch Polieren z. B. durch ein CMP-Verfahren planarisiert, bis der Zwischenschichtisolierfilm 50 expo­ niert ist, um den Cu-Film 64, den Cu-Film 62 als Keim­ schicht, die Adhäsionsschicht 60 und die Barrierenschicht 58 nur in den Zwischenverbindungsnuten 54 und den Durchgangs­ löchern 56 zu belassen.
Damit ist die Zwischenverbindungsschicht 66 gebildet, die aus dem Cu-Film 64, dem Cu-Film 62 als Keimschicht, der Adhäsionsschicht 60 und der Barrierenschicht 58 gebildet ist, mit der Zwischenverbindungsschicht 42 durch die Durch­ gangslöcher 56 verbunden ist und in den Zwischenverbindungs­ nuten 54 vergraben ist (Fig. 9A).
Als nächstes wird der Zwischenverbindungsschutzfilm 68 aus einem 50-70 nm dicken Siliciumnitridfilm z. B. durch ein CVD-Verfahren auf der Zwischenschichtisolierung 50 mit der darin vergrabenen Zwischenverbindungsschicht 66 gebil­ det.
Als nächstes werden die dritten und die oberen Zwi­ schenverbindungsschichten (nicht gezeigt) nach Erfordernis gebildet.
Gemäß der vorliegenden Ausführungsform wird die Adhäsi­ onsschicht aus dem Zr-Film, wie oben beschrieben, zwischen der Keimschicht und der Barrierenschicht gebildet, wodurch die Adhäsion zwischen der Keimschicht und der Barrieren­ schicht verbessert werden kann. Daher kann das Ablösen des Cu-Films bei dem Schritt zum Polieren des Cu-Films durch das CMP-Verfahren verhindert werden, und die Halbleitervorrich­ tung kann eine höhere Qualität und verbesserte Zuverlässig­ keit haben.
Zweite Ausführungsform
Unter Bezugnahme auf Fig. 2, 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B wird das Verfahren zum Herstellen der Halbleitervorrichtung gemäß einer zweiten Ausführungs­ form der vorliegenden Erfindung erläutert. Dieselben Glieder der vorliegenden Ausführungsform wie jene der ersten Ausfüh­ rungsform sind mit denselben Bezugszeichen versehen, um ihre Erläuterung nicht zu wiederholen oder sie zu vereinfachen.
Fig. 2 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß der vorliegenden Ausführungsform und zeigt eine Struktur von ihr. Fig. 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B sind Schnittansichten der Halb­ leitervorrichtung gemäß der vorliegenden Ausführungsform während der Schritte des Verfahrens zum Herstellen dersel­ ben, die das Verfahren verdeutlichen.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform und das Verfahren zum Herstellen der Halblei­ tervorrichtung sind dieselben wie jene gemäß der ersten Ausführungsform, mit Ausnahme des Verfahrens zum Bilden der Barrierenschicht, der Adhäsionsschicht und des Cu-Films.
Das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird unter Bezugnahme auf Fig. 3A-3D, 4A-4C, 5A-5C, 6A-6B, 7A-7B, 8A-8B und 9A-9B erläutert.
Zuerst werden auf dieselbe Weise wie z. B. bei dem Ver­ fahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 3A bis 4C gezeigt ist, ein Zwischenschichtisolierfilm 26 mit in ihm gebildeten Durchgangslöchern 32, ein Stopperfilm 24 und ein Zwischen­ schichtisolierfilm 28 mit darin gebildeten Zwischenverbin­ dungsnuten 30 auf einem Siliciumsubstrat 10 mit einem darauf gebildeten MOS-Transistor gebildet.
Dann wird ein 25-30 nm dicker TaN-Film auf der gesam­ ten Oberfläche z. B. durch ein reaktives Sputterverfahren abgeschieden. Damit ist eine Barrierenschicht 34 aus dem TaN-Film gebildet. Der TaN-Film kann auch durch ein CVD- Verfahren gebildet werden.
Als nächstes wird ein etwa 5-50 nm dicker Zr-Film im amorphen Zustand auf der gesamten Oberfläche z. B. durch ein Sputterverfahren abgeschieden. Damit ist eine Adhäsions­ schicht 36 aus dem Zr-Film gebildet. Der Zr-Film kann auch durch ein CVD-Verfahren oder ein Plattierungsverfahren gebildet werden.
Als nächstes wird ein etwa 50-200 nm dicker Cu-Film auf der gesamten Oberfläche z. B. durch ein CVD-Verfahren gebildet. Damit ist der Cu-Film 38 als Keimschicht gebildet (Fig. 5A).
Als nächstes wird eine Wärmebehandlung bei einer nied­ rigen Temperatur von etwa 200°C oder eine thermische Schnellbehandlung für einige Sekunden und bei 500°C ausge­ führt, damit ein Teil des Zr, das die Adhäsionsschicht 36 bildet, in den Cu-Film 38 diffundiert. So wird die Adhäsion zwischen der Adhäsionsschicht 36 und dem Cu-Film 38 als Keimschicht verbessert. Diese Wärmebehandlung bewirkt eine gegenseitige Diffusion zwischen der Adhäsionsschicht 36 und einer Barrierenschicht 34, und die Adhäsion zwischen der Adhäsionsschicht 36 und der Barrierenschicht 34 wird auch verbessert.
Bei diesem Wärmebehandlungsschritt kann durch die Wär­ mebehandlung bei 300°C für etwa 30 Minuten ein Teil des Zr, das die Adhäsionsschicht 36 bildet, in den Cu-Film 38 als Keimschicht bis zu einer Festkörperlöslichkeitsgrenze dif­ fundieren. Auf diese Weise kann auch die Adhäsion zwischen der Adhäsionsschicht 36 und dem Cu-Film 38 als Keimschicht verbessert werden. In diesem Fall werden eine Filmdicke der Adhäsionsschicht 36 und eine Filmdicke des Cu-Films 38 als Keimschicht gesteuert, so daß die Adhäsionsschicht 36 selbst nach der Wärmebehandlung zwischen der Adhäsionsschicht 36 und dem Cu-Film 38 als Keimschicht noch vorhanden ist.
Als nächstes wird auf dieselbe Weise wie z. B. bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform die Zwischenverbindungsschicht 42 gebildet, die aus dem Cu-Film 40, dem Cu-Film 38 als Keim­ schicht, der Adhäsionsschicht 36 und der Barrierenschicht 34 gebildet ist, mit der diffundierten Source/Drain-Schicht und den Gateelektroden 18 durch die Durchgangslöcher 32 verbun­ den ist und in den Zwischenverbindungsnuten 30 vergraben ist (Fig. 5B-5C).
Dann werden auf dieselbe Weise wie z. B. bei dem Ver­ fahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 6A bis 9B gezeigt ist, die zweiten und die oberen Zwischenverbindungsschichten gebildet.
Gemäß der vorliegenden Ausführungsform wird die Adhäsi­ onsschicht aus dem Zr-Film, wie oben beschrieben, zwischen der Keimschicht und der Barrierenschicht gebildet, und die Wärmebehandlung erfolgt nach der Bildung der Keimschicht, wodurch die Adhäsion zwischen der Keimschicht und der Bar­ rierenschicht verbessert werden kann. Daher kann das Ablösen des Cu-Films bei dem Schritt zum Polieren des Cu-Films durch das CMP-Verfahren verhindert werden, und die Halbleitervor­ richtung kann eine höhere Qualität und höhere Zuverlässig­ keit haben.
Bei der vorliegenden Ausführungsform wird das Verfahren zum Herstellen der Halbleitervorrichtung auf den Schritt zum Bilden der Cu-Zwischenverbindungsschicht 42 der ersten Schicht angewendet, sie kann aber auf den Schritt zum Bilden der Zwischenverbindungsschicht der zweiten oder der oberen Zwischenverbindungsschichten angewendet werden.
Dritte Ausführungsform
Unter Bezugnahme auf Fig. 10, 11A-11C, 12A-12C, 13A-13B und 14A-14B werden die Halbleitervorrichtung und das Verfah­ ren zum Herstellen derselben gemäß einer dritten Ausfüh­ rungsform der vorliegenden Erfindung erläutert. Dieselben Glieder der vorliegenden Ausführungsform wie jene der Halb­ leitervorrichtung gemäß den ersten und zweiten Ausführungs­ formen und des Verfahrens zum Herstellen derselben sind mit denselben Bezugszeichen versehen, um ihre Erläuterung nicht zu wiederholen oder diese zu vereinfachen.
Fig. 10 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß der vorliegenden Ausführungsform und zeigt eine Struktur von ihr. Fig. 11A-11C, 12A-12C, 13A-13B und 14A-14B sind Schnittansichten der Halbleitervorrichtung während der Schritte des Verfahrens zum Herstellen der Halbleitervorrichtung, die das Verfahren zeigen.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform weist eine verbesserte Adhäsion zwischen dem Zwischenschichtisolierfilm und der Barrierenschicht auf. Die Halbleitervorrichtung und das Verfahren zum Herstellen derselben werden erläutert.
Zuerst wird eine Struktur der Halbleitervorrichtung ge­ mäß der vorliegenden Ausführungsform unter Bezugnahme auf Fig. 10 erläutert.
Ein MOS-Transistor, der eine diffundierte Source/Drain- Schicht 14 und eine Gateelektrode 18 enthält, ist in einer Vorrichtungszone eines Siliciumsubstrates 10 gebildet, die durch einen Vorrichtungsisolierfilm 12 definiert ist.
Auf dem Siliciumsubstrat 10 mit dem auf ihm gebildeten MOS-Transistor sind ein Zwischenschichtisolierfilm 22, ein Stopperfilm 24 und ein Zwischenschichtisolierfilm 26 über­ einander gebildet. Durchgangslöcher 32, die die diffundierte Source/Drain-Schicht 14 und die Gateelektrode 18 erreichen, sind in dem Zwischenschichtisolierfilm 22 und dem Stopper­ film 24 gebildet. Zwischenverbindungsnuten 30 sind in dem Zwischenschichtisolierfilm 26 in den Zonen gebildet, die die Zonen enthalten, wo die Durchgangslöcher 32 gebildet sind. In den Durchgangslöchern 32 und den Zwischenverbindungsnuten 30 sind Zwischenverbindungsschichten 42 vergraben, die aus einer Adhäsionsschicht 70 aus einem Zr-Film, einer Barrie­ renschicht 34 aus einem TaN-Film, einem Cu-Film 38 als Keimschicht und einem Cu-Film 40 gebildet sind.
Auf dem Zwischenschichtisolierfilm 26 mit der in ihm vergrabenen Zwischenverbindungsschicht 42 sind ein Zwischen­ verbindungsschutzfilm 44, ein Zwischenschichtisolierfilm 46, ein Stopperfilm 48 und ein Zwischenschichtisolierfilm 50 übereinander gebildet. Durchgangslöcher 56, die die Zwi­ schenverbindungsschicht 42 erreichen, sind in dem Zwischen­ verbindungsschutzfilm 44 und dem Zwischenschichtisolierfilm 46 gebildet. Zwischenverbindungsnuten 54 sind in dem Zwi­ schenschichtisolierfilm 50 in den Zonen gebildet, die die Zonen enthalten, wo die Durchgangslöcher 56 gebildet sind. In den Durchgangslöchern 56 und den Zwischenverbindungsnuten 54 sind die Zwischenverbindungsschichten 66 vergraben, die aus einer Adhäsionsschicht 72 aus einem Zr-Film, einer Barrierenschicht 58 aus einem TaN-Film, einer Keimschicht aus einem Cu-Film 62 und einem Cu-Film 64 gebildet sind.
Ein Zwischenverbindungsschutzfilm 68 ist auf dem Zwi­ schenschichtisolierfilm 50 gebildet.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform hat solch eine Struktur.
Der Halbleiter gemäß der vorliegenden Ausführungsform ist dadurch gekennzeichnet, daß die Adhäsionsschicht 70 aus dem Zr-Film zwischen den Zwischenschichtisolierfilmen 22, 26 und der Barrierenschicht 34 gebildet ist, und die Adhäsions­ schicht 72 aus dem Zr-Film ist zwischen den Zwischenschicht­ isolierfilmen 46, 50 und der Barrierenschicht 58 gebildet. Auf Grund der so angeordneten Adhäsionsschichten 70, 72 aus dem Zr-Film kann die Adhäsion zwischen den Zwischenschicht­ isolierfilmen 22, 26, 46, 50 und den Adhäsionsschichten 70, 72 und jene zwischen den Adhäsionsschichten 70, 72 und den Barrierenschichten 34, 58 verbessert werden. Im Vergleich zu der herkömmlichen Halbleitervorrichtung kann daher die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform eine verbesserte Adhäsion zwischen den Zwischenschichtiso­ lierfilmen und den Barrierenschichten haben.
Als nächstes wird unter Bezugnahme auf Fig. 11A-11C, 12A-12C, 13A-13B und 14A-14B das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausfüh­ rungsform erläutert.
Zuerst werden auf dieselbe Weise wie z. B. bei dem Ver­ fahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 3A bis 4C gezeigt ist, der Zwischenschichtisolierfilm 26 und der Stopperfilm mit den darin gebildeten Durchgangslöchern 32 und der Zwischen­ schichtisolierfilm 28 mit den darin gebildeten Zwischenver­ bindungsnuten 30 auf einem Siliciumsubstrat 10 mit einem darauf hergestellten MOS-Transistor gebildet (Fig. 11A).
Als nächstes wird ein etwa 5-50 nm dicker Zr-Film auf der gesamten Oberfläche durch ein Sputterverfahren abge­ schieden. Damit ist die Adhäsionsschicht 70 aus dem Zr-Film gebildet (Fig. 11B).
Dann wird ein 25-30 nm dicker TaN-Film auf der gesam­ ten Oberfläche z. B. durch ein reaktives Sputterverfahren abgeschieden. Damit ist die Barrierenschicht 34 aus dem TaN- Film gebildet.
Als nächstes wird ein etwa 50-200 nm dicker Cu-Film auf der gesamten Oberfläche z. B. durch ein Sputterverfahren abgeschieden. Damit ist der Cu-Film 38 als Keimschicht gebildet (Fig. 11C).
Dann wird ein etwa 1000 nm dicker Cu-Film 40 auf der gesamten Oberfläche z. B. durch ein Plattierungsverfahren abgeschieden, um den Cu-Film 40 vollständig in die Zwischen­ verbindungsnuten 30 und die Durchgangslöcher 32 zu füllen (Fig. 12A).
Als nächstes werden der Cu-Film 40, der Cu-Film 38 als Keimschicht, die Barrierenschicht 34 und die Adhäsions­ schicht 70 durch Polieren z. B. durch das CMP-Verfahren planarisiert, bis der Zwischenschichtisolierfilm 26 expo­ niert ist, um den Cu-Film 40, den Cu-Film 38 als Keim­ schicht, die Barrierenschicht 34 und die Adhäsionsschicht 70 nur in den Zwischenverbindungsnuten 30 und den Durchgangs­ löchern 32 zu belassen.
Damit ist die Zwischenverbindungsschicht 42 gebildet, die aus dem Cu-Film 40, dem Cu-Film 38 als Keimschicht, der Barrierenschicht 34 und der Adhäsionsschicht 70 gebildet ist, mit der diffundierten Source/Drain-Schicht 14 und der Gateelektrode 18 durch die Durchgangslöcher 32 verbünden ist und in den Zwischenverbindungsnuten 30 vergraben ist (Fig. 12B).
Dann wird der Zwischenverbindungsschutzfilm 44 aus ei­ nem 50-70 nm dicken Siliciumnitridfilm z. B. durch das CVD-Verfahren auf dem Zwischenschichtisolierfilm 26 mit der in ihm vergrabenen Zwischenverbindungsschicht 42 gebildet (Fig. 12C).
Dann werden auf dieselbe Weise wie z. B. bei dem Ver­ fahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform der Zwischenschichtisolierfilm 46 und der Stopperfilm 48 mit den darin gebildeten Durchgangslö­ chern 56 und der Zwischenschichtisolierfilm 50 mit den darin gebildeten Zwischenverbindungsnuten 54 gebildet (Fig. 13A).
Als nächstes wird ein etwa 5-50 nm dicker Zr-Film auf der gesamten Oberfläche z. B. durch ein Sputterverfahren abgeschieden. Damit ist die Adhäsionsschicht 72 aus dem Zr- Film gebildet.
Dann wird ein 25-30 nm dicker TaN-Film auf der gesam­ ten Oberfläche z. B. durch ein reaktives Sputterverfahren abgeschieden. Damit ist die Barrierenschicht 58 aus dem TaN- Film gebildet.
Dann wird ein etwa 50-200 nm dicker Cu-Film auf der gesamten Oberfläche z. B. durch ein Sputterverfahren abge­ schieden. Damit ist der Cu-Film 62 als Keimschicht gebildet.
Als nächstes wird ein etwa 1000 nm dicker Cu-Film 40 auf der gesamten Oberfläche z. B. durch Plattieren abge­ schieden, um die Zwischenverbindungsnuten 30 und die Durch­ gangslöcher 32 vollständig mit dem Cu-Film 64 zu füllen (Fig. 13B).
Dann werden der Cu-Film 64, der Cu-Film 62 als Keim­ schicht, die Barrierenschicht 58 und die Adhäsionsschicht 72 z. B. durch CMP poliert, um planarisiert zu werden, wobei sie nur in den Zwischenverbindungsnuten 54 und den Durch­ gangslöchern 56 verbleiben.
Damit sind die Zwischenverbindungsschichten 66 gebil­ det, die aus dem Cu-Film 64, dem Cu-Film 62 als Keimschicht, der Barrierenschicht 58 und der Adhäsionsschicht 72 gebildet sind, mit den Zwischenverbindungsschichten 42 durch die Durchgangslöcher 56 verbunden sind und in den Zwischenver­ bindungsnuten 54 vergraben sind (Fig. 14A).
Dann wird der Zwischenverbindungsschutzfilm 68 aus ei­ nem 50-70 nm dicken Siliciumnitridfilm z. B. durch das CVD-Verfahren auf dem Zwischenschichtisolierfilm 50 mit der in ihm vergrabenen Zwischenverbindungsschicht 66 gebildet (Fig. 14B).
Als nächstes werden die dritten und die oberen Zwi­ schenverbindungsschichten (nicht gezeigt) nach Erfordernis gebildet.
Gemäß der vorliegenden Ausführungsform wird die Adhäsi­ onsschicht aus dem Zr-Film, wie oben beschrieben, zwischen dem Zwischenschichtisolierfilm und der Barrierenschicht gebildet, wodurch die Adhäsion zwischen dem Zwischenschicht­ isolierfilm und der Barrierenschicht verbessert werden kann. Daher kann das Ablösen des Cu-Films bei dem Schritt zum Polieren des Cu-Films durch das CMP-Verfahren verhindert werden, und die Halbleitervorrichtung kann eine höhere Qualität und höhere Zuverlässigkeit haben.
Vierte Ausführungsform
Unter Bezugnahme auf Fig. 15, 16A-16D, 17A-17B und 18A-18B werden die Halbleitervorrichtung und das Verfahren zum Herstellen derselben gemäß einer vierten Ausführungsform der vorliegenden Erfindung erläutert. Dieselben Glieder der vorliegenden Ausführungsform wie jene der Strukturen der Halbleitervorrichtung gemäß den ersten bis dritten Ausfüh­ rungsformen, die in Fig. 2 bis 14 gezeigt sind, sind mit denselben Bezugszeichen versehen, um ihre Erläuterung nicht zu wiederholen oder diese zu vereinfachen.
Fig. 15 ist eine schematische Ansicht der Halbleiter­ vorrichtung gemäß der vorliegenden Ausführungsform und zeigt eine Struktur von ihr. Fig. 16A-16D, 17A-17B und 18A-18B sind Schnittansichten der Halbleitervorrichtung während der Schritte des Verfahrens zum Herstellen derselben und ver­ deutlichen das Verfahren.
Die oben beschriebenen ersten bis dritten Ausführungs­ formen betreffen das Verfahren zum Bilden der Zwischenver­ bindungsschicht durch den sogenannten Dual-Damaszener-Pro­ zeß, bei dem die Durchgangslöcher und die Zwischenverbin­ dungsnuten bei ein und demselben Schritt geöffnet werden und die Zwischenverbindungsschicht in den Nuten und Löchern vergraben wird. Die vorliegende Erfindung ist jedoch auf den sogenannten einzelnen Damaszener-Prozeß anwendbar, bei dem der Zwischenschichtisolierfilm mit der vergrabenen Kupfer­ zwischenverbindungsschicht gebildet wird, nachdem der Zwi­ schenschichtisolierfilm mit den in den Durchgangslöchern vergrabenen Elektrodensteckern gebildet ist. Die Halbleiter­ vorrichtung gemäß der vorliegenden Ausführungsform hat eine einzelne damaszierte Struktur, und die Halbleitervorrichtung und das Verfahren zum Herstellen der Halbleitervorrichtung werden erläutert.
Zuerst wird unter Bezugnahme auf Fig. 15 eine Struktur der Halbleitervorrichtung gemäß der vorliegenden Ausfüh­ rungsform erläutert.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform ist, wie in Fig. 15 gezeigt, dieselbe wie die Halbleitervorrichtung gemäß der ersten Ausführungsform, in der Hinsicht, daß die Zwischenverbindungsschicht 42 aus der Barrierenschicht 34, der Adhäsionsschicht 36, dem Cu-Film 38 als Keimschicht und dem Cu-Film 40 gebildet ist und eine Zwischenverbindungsschicht 66 aus der Barrierenschicht 58, der Adhäsionsschicht 60, dem Cu-Film 62 als Keimschicht und dem Cu-Film 64 gebildet ist. Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist dadurch gekennzeichnet, daß die Zwischenverbindungsschicht 42 mit einer Grundstruk­ tur durch Elektrodenstecker 74 verbunden ist, die in Durchgangslöchern 32 vergraben sind.
Als nächstes wird das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform erläutert.
Zuerst werden auf dieselbe Weise wie z. B. bei dem Ver­ fahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform ein MOS-Transistor und ein Zwischen­ schichtisolierfilm 22, der den MOS-Transistor bedeckt, gebildet (Fig. 16A).
Dann werden Durchgangslöcher 32, die die diffundierte Source/Drain-Schicht 14 und die Gateelektrode 18 erreichen, in dem Zwischenschichtisolierfilm 22 durch die übliche Lithographie und Ätzen gebildet (Fig. 16B).
Als nächstes werden ein TiN-Film z. B. mit einer Dicke von 80 nm und ein W-(Wolfram)-Film z. B. mit einer Dicke von 350 nm durch ein CVD-Verfahren abgeschieden und dann durch Polieren durch ein CMP-Verfahren planarisiert, bis die Oberfläche des Zwischenschichtisolierfilms 22 exponiert ist. Damit sind die Elektrodenstecker 74 gebildet, die in den Durchgangslöchern 32 vergraben sind und mit der diffundier­ ten Source/Drain-Schicht 14 oder der Gateelektrode 18 elek­ trisch verbunden sind (Fig. 16C).
Als nächstes wird ein etwa 400 nm dicker Siliciumoxid­ film auf der gesamten Oberfläche z. B. durch ein CVD-Verfah­ ren abgeschieden, um den Zwischenschichtisolierfilm 26 aus dem Siliciumoxidfilm zu bilden.
Dann werden die Zwischenverbindungsnuten 30 in dem Zwi­ schenschichtisolierfilm 26 durch die übliche Lithographie und Ätzen gebildet (Fig. 16D).
Als nächstes werden auf dieselbe Weise wie z. B. bei dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 4A gezeigt ist, die Barrierenschicht 34 aus dem TaN-Film mit einer Dicke von z. B. 25-30 nm, die Adhäsionsschicht 36 aus dem amorphen Zr-Film mit einer Dicke von z. B. 5-50 nm und der Cu-Film 38 als Keimschicht mit einer Dicke von z. B. 50-200 nm gebildet (Fig. 17A).
Als nächstes wird der Cu-Film mit einer Dicke von etwa 1000 nm auf der gesamten Oberfläche z. B. durch ein Plattie­ rungsverfahren abgeschieden, um die Zwischenverbindungsnut 30 mit dem Cu-Film 40 vollständig zu füllen (Fig. 17B).
Als nächstes werden der Cu-Film 40, der Cu-Film 38 als Keimschicht, die Adhäsionsschicht 36 und die Barrieren­ schicht 34 z. B. durch ein CMP-Verfahren poliert und plana­ risiert, bis der Zwischenschichtisolierfilm 26 exponiert ist, wobei diese nur in den Zwischenverbindungsnuten 30 verbleiben. Damit ist die Zwischenverbindungsschicht 42 gebildet, die aus dem Cu-Film 40, dem Cu-Film 38 als Keim­ schicht, der Adhäsionsschicht 36 und der Barrierenschicht 34 gebildet ist, mit der diffundierten Source/Drain-Schicht oder der Gateelektrode 18 durch die Elektrodenstecker 74 verbunden ist und in den Zwischenverbindungsnuten vergraben ist (Fig. 18A).
Als nächstes werden auf dieselbe Weise wie z. B. bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 6A bis 9B gezeigt ist, die Zwischenverbindungsschicht 66, die aus dem Cu-Film 64, dem Cu-Film 62 als Keimschicht, der Adhäsionsschicht 60 und der Barrierenschicht 58 gebildet ist, mit der Zwischen­ verbindungsschicht 42 durch die Durchgangslöcher 56 verbun­ den ist und in den Zwischenverbindungsnuten 54 vergraben ist, der Zwischenverbindungsschutzfilm 66, etc., gebildet.
Gemäß der vorliegenden Ausführungsform enthält die Halbleitervorrichtung, die die einzelne damaszierte Struktur hat, wie oben beschrieben, die Adhäsionsschicht aus dem Zr- Film, die zwischen der Keimschicht und der Barrierenschicht gebildet ist, wodurch die Adhäsion zwischen der Keimschicht und der Barrierenschicht verbessert werden kann. Daher kann das Ablösen des Cu-Films bei dem Schritt zum Polieren des Cu-Films durch das CMP-Verfahren verhindert werden, und die Halbleitervorrichtung kann eine höhere Qualität und höhere Zuverlässigkeit haben.
Bei der vorliegenden Ausführungsform wird die einzelne damaszierte Struktur auf die erste Zwischenverbindungs­ schicht angewendet, aber die einzelne damaszierte Struktur ist auf die zweiten und die oberen Zwischenverbindungs­ schichten anwendbar. Die einzelne damaszierte Struktur kann auch nur auf die zweiten und die oberen Zwischenverbindungs­ schichten angewendet werden.
Bei der vorliegenden Ausführungsform wird die einzelne damaszierte Struktur auf die Halbleitervorrichtung gemäß der ersten Ausführungsform und das Verfahren zum Herstellen derselben angewendet, sie ist aber auf die Halbleitervor­ richtung und das Verfahren zum Herstellen derselben gemäß den zweiten und dritten Ausführungsformen anwendbar.
Fünfte Ausführungsform
Unter Bezugnahme auf Fig. 19 und 20A-20D werden die Halbleitervorrichtung und das Verfahren zum Herstellen derselben gemäß einer fünften Ausführungsform der vorliegen­ den Erfindung erläutert. Dieselben Glieder der vorliegenden Ausführungsform wie jene der Halbleitervorrichtung und des Verfahrens zum Herstellen derselben gemäß den ersten bis vierten Ausführungsformen sind mit denselben Bezugszeichen versehen, um ihre Erläuterung nicht zu wiederholen oder diese zu vereinfachen.
Fig. 19 ist eine schematische Ansicht der Halbleiter­ vorrichtung gemäß der vorliegenden Ausführungsform und zeigt deren Struktur. Fig. 20A-20D sind Schnittansichten der Halbleitervorrichtung während der Schritte des Verfahrens zum Herstellen der Halbleitervorrichtung und erläutern das Verfahren. Fig. 19 und 20A-20D sind vergrößerte Schnitt­ ansichten von einer Zone, die der Zone der Halbleitervor­ richtung gemäß der ersten Ausführungsform entspricht, wo die Zwischenverbindungsschicht 42 gebildet ist.
Zuerst wird eine Struktur der Halbleitervorrichtung ge­ mäß der vorliegenden Ausführungsform unter Bezugnahme auf Fig. 19 erläutert.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform ist dadurch gekennzeichnet, daß inselförmige Strukturen aus einem Cu-Zr-(Kupfer-Zirconium)-Legierungsfilm (die in dieser Beschreibung auch als Inseln aus einer Cu-Zr- Legierung bezeichnet werden) 76' zwischen einer Barrieren­ schicht 34 und einer Adhäsionsschicht 36 gebildet sind und die Barrierenschicht 34, der Cu-Zr-Legierungsfilm 76', die Adhäsionsschicht 36 und die Cu-Filme 38, 40 die Zwischenver­ bindungsschicht 42 bilden, und auch dadurch, daß auf die­ selbe Weise inselförmige Strukturen aus dem Cu-Zr-Legie­ rungsfilm 78' ähnlich zwischen einer Barrierenschicht 58 und einer Adhäsionsschicht 60 gebildet sind und die Barrieren­ schicht 58, der Cu-Zr-Legierungsfilm 78', die Adhäsions­ schicht 60 und die Cu-Filme 62, 64 eine Zwischenverbindungs­ schicht 66 bilden. Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist im übrigen dieselbe wie die Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 2 gezeigt ist.
Als nächstes werden unter Bezugnahme auf Fig. 19 die Strukturen der Zwischenverbindungsschichten 42, 66 eingehend erläutert.
Die inselförmigen Strukturen aus dem Cu-Zr-Legierungs­ film 76' sind, wie in Fig. 19 gezeigt, längs der Grenzfläche zwischen der Adhäsionsschicht 36 aus dem Zr-Film und der Barrierenschicht 34 getrennt voneinander angeordnet. Auf der Adhäsionsschicht 36 sind der Cu-Film 38 als Keimschicht und der Cu-Film 40 gebildet, um die Zwischenverbindungsnuten 30 und die Durchgangslöcher 32 zu füllen.
Der Cu-Zr-Legierungsfilm 76' ist aus einem sehr dünnen Film mit einer Dicke von unter 20 nm und nicht als perfekter Schichtfilm gebildet. Daher sind, wie in Fig. 19 gezeigt, die inselförmigen (partikelförmigen) Strukturen getrennt voneinander angeordnet. Der Cu-Zr-Legierungsfilm 76' ist in solchen inselförmigen Strukturen und getrennt voneinander auf der Barrierenschicht 34 gebildet, wodurch die Adhäsions­ schicht 36 an dem Cu-Zr-Legierungsfilm 76' unter ihr in der Zone haftet, wo der Cu-Zr-Legierungsfilm 76' gebildet ist, und an der Barrierenschicht 34 unter ihr in der Zone haftet, wo der Cu-Zr-Legierungsfilm 76' nicht gebildet ist. Daher sind die Barrierenschicht 34 und die Adhäsionsschicht 36 durch die inselförmigen Strukturen aus dem Cu-Zr-Legierungs­ film 76' mechanisch miteinander verbunden.
Das Zr der Adhäsionsschicht 36 diffundiert während des Herstellungsprozesses, der später beschrieben wird, in den inselförmigen Cu-Zr-Legierungsfilm 76'. Daher verändert sich kontinuierlich die Zusammensetzung an der Grenzfläche zwi­ schen dem inselförmigen Cu-Zr-Legierungsfilm 76' und der Adhäsionsschicht 36, wodurch keine exakte Grenzfläche gebil­ det wird. Die Adhäsion zwischen der Adhäsionsschicht 36 und dem Cu-Zr-Legierungsfilm 76' kann dementsprechend verbessert werden. Ferner werden an der Grenzfläche zwischen der Adhä­ sionsschicht 36 und der Barrierenschicht 34 die Bildungsele­ mente gegenseitig diffundiert, wodurch eine hohe Adhäsion an der Grenzfläche zwischen dem Cu-Zr-Legierungsfilm 76' und der Barrierenschicht 34 gewährleistet wird. Weiterhin ist der Cu-Zr-Legierungsfilm 76' mit einer mikrorauhen Oberflä­ che gebildet und verbindet die Grenzfläche zwischen der Adhäsionsschicht 36 und der Barrierenschicht 34 mechanisch, wodurch die Adhäsionsschicht 36 und die Barrierenschicht 34 stabil aneinander haften können.
Der Cu-Film 38 und die Barrierenschicht 34 haften, wie oben beschrieben, durch die Adhäsionsschicht 36 und den Cu- Zr-Legierungsfilm 76' stabil aneinander, wodurch selbst dann, wenn ein Prozeß eingesetzt wird, bei dem eine mechani­ sche Belastung auf die Cu-Filme 39, 40 durch ein CMP-Verfah­ ren oder durch andere Verfahren angewendet wird, das Ablösen der Cu-Filme 38, 40 von der Barrierenschicht 34 verhindert werden kann und die Belastungsmigrationsbeständigkeit ver­ bessert werden kann. Die verbesserte Adhäsion zwischen dem Cu-Film 38 und der Barrierenschicht 34 kann die Atommigra­ tion nahe der Grenzfläche zwischen dem Cu-Film 38 und der Barrierenschicht 34 minimieren, wenn ein großer Strom auf die Zwischenverbindungsschicht 42 angewendet wird. Der Effekt zum Verbessern der Elektromigrationsbeständigkeit kann vorgesehen werden.
Unter Bezugnahme auf Fig. 20A-20D wird nun das Verfah­ ren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform erläutert.
Zuerst werden auf dieselbe Weise wie z. B. bei dem Ver­ fahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 3A bis 4C gezeigt ist, der Zwischenschichtisolierfilm 22 mit den in ihm gebildeten Durchgangslöchern 32 und der Zwischenschichtisolierfilm 26 mit den in ihm gebildeten Zwischenverbindungsnuten 30 auf einem Siliciumsubstrat 10 gebildet.
Als nächstes wird auf dieselbe Weise wie z. B. bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in Fig. 5A gezeigt ist, die Barrierenschicht 34 z. B. aus einem 20-40 nm dicken TaN- Film gebildet.
Als nächstes wird der inselförmige Cu-Film (der in die­ ser Beschreibung auch als Inseln aus Cu oder Inseln aus Cu als Hauptkomponente bezeichnet wird) 76 auf der gesamten Oberfläche des Siliciumsubstrates 10 gebildet, wobei er die Barrierenschicht 34 bedeckt (Fig. 20A). Genauer gesagt, der Cu-Film 76 wird in einer Dicke von etwa 30 nm durch ein Sputterverfahren gebildet, wobei eine Dampfabscheidungsmenge gesteuert wird und das Siliciumsubstrat 10 auf 100°C-250°C erhitzt wird. Daher wird der Cu-Film 76 nicht gleichför­ mig gebildet, sondern in einer Anzahl von runden, inselför­ migen Strukturen mit einem Durchmesser von etwa 20 nm, in der Ebene gesehen.
Wenn hierbei der Cu-Film 76 mit einer Filmdicke von 30 nm oder mehr gebildet wird, hängen benachbarte inselförmige Strukturen in einem gleichförmigen Film zusammen, und die inselförmigen Strukturen können nicht gebildet werden. Der Cu-Film 76 muß mit einer Dicke von unter 30 nm gebildet werden. Der Cu-Film 76, der mit einer Dicke von unter 30 nm gebildet wird, hat zwischen den inselförmigen Strukturen einen Abstand von 2-20 nm. Eine Substrattemperatur zu der Zeit, wenn der Cu-Film 76 gebildet wird, wird verändert, um eine Filmdicke und einen Durchmesser der inselförmigen Strukturen des Cu-Films 76 zu verändern. Wenn eine Substrat­ temperatur niedrig ist, sind eine Filmdicke und ein Durch­ messer klein. Das Siliciumsubstrat 10 wird von unten durch einen Heizer erhitzt, kann aber auch von oben mit einer Lichtquelle wie etwa einer Lampe oder etwas anderem erhitzt werden. Der Cu-Film 76 kann durch ein CVD-Verfahren oder Plattierungsverfahren gebildet werden.
Dann wird ein etwa 5-50 nm dicker Zr-Film auf der ge­ samten Oberfläche des Siliciumsubstrates 10 abgeschieden. Der Zr-Film wird durch ein Sputterverfahren, CVD-Verfahren, Plattierungsverfahren oder durch andere Verfahren gebildet.
Damit ist die Adhäsionsschicht 36 aus dem Zr-Film gebildet (Fig. 20B).
Als nächstes wird der Cu-Film 38 als Keimschicht in einer Dicke von etwa 50-200 nm durch ein Sputterverfahren, CVD-Verfahren oder durch andere Verfahren gebildet (Fig. 20C). Der Cu-Film 38 als Keimschicht wird als Grundfilm zum Verstärken der Leitfähigkeit des Substrates abgeschieden, wenn der Cu-Film durch ein Plattierungsverfahren abgeschie­ den wird.
Nachdem der Cu-Film 38 als Keimschicht gebildet worden ist, erfolgt dann eine Wärmebehandlung. Die Wärmebehandlung wird bei einer niedrigen Temperatur von z. B. 200°C oder bei einer Temperatur von z. B. 500°C für einige Sekunden durch die thermische Schnellbehandlung ausgeführt. So dif­ fundiert das Zr in der Adhäsionsschicht 36 in den Cu-Film 76 aus den inselförmigen Strukturen mit einer feinen Kristall­ struktur und den Cu-Film 38 als Keimschicht, und der Cu-Film 76 wird zu dem Cu-Zr-Legierungsfilm 76' (Fig. 20D).
Da der Cu-Film 76 mit einer feinen Kristallstruktur ein kleines Volumen hat, diffundiert das Zr durch die Wärmebe­ handlung bei der niedrigen Temperatur oder bei der thermi­ schen Schnellbehandlung, wodurch die Adhäsion zwischen dem Cu-Zr-Legierungsfilm 76' und der Barriere 34 verbessert wird. Das Zr diffundiert auch in die Barrierenschicht 34, so daß die Barrierenschicht 34 nahe der Grenzfläche zwischen der Adhäsionsschicht 36 und der Barrierenschicht 34 oder die Barrierenschicht 34 nahe der Grenzfläche zwischen dem Cu-Zr- Legierungsfilm 76' und der Barrierenschicht 34 und die Adhäsion verstärkt wird. Ferner wird der inselförmige Cu-Zr- Legierungsfilm 76' mit der rauhen Oberfläche zwischen der Barrierenschicht 34 und der Adhäsionsschicht 36 gebildet, und er verbindet die Barrierenschicht 34 und die Adhäsions­ schicht 36 an der Grenzfläche zwischen ihnen miteinander. Diese Struktur ist gegenüber einer mechanischen Belastung verstärkt. Es ist möglich, nur die Adhäsionsschicht 36 aus Zr zu bilden, um dadurch die Adhäsion zwischen der Adhäsi­ onsschicht 36 und dem Cu-Film 76 oder der Barrierenschicht 34 zu verbessern. Die oben beschriebene Wärmebehandlung gewährleistet jedoch die Diffusion des Zr in den Cu-Film 76 mit den inselförmigen Strukturen und in die Barrierenschicht 34, wodurch die Adhäsion weiter verbessert werden kann. Eine Wärmebehandlungstemperatur und eine Wärmebehandlungszeit­ dauer sind nicht auf die oben beschriebene Temperatur und die Zeitdauer begrenzt, solange der Zweck des Diffundierens des Zr in den inselförmigen Cu-Film 76 und den Cu-Film 38 erreicht wird.
Dann wird auf dieselbe Weise wie z. B. bei dem Verfah­ ren zum Herstellen der Halbleitervorrichtung, die in Fig. 5B bis 9B gezeigt ist, und dem Verfahren zum Bilden der Zwi­ schenverbindungsschicht 42, das in Fig. 20A-20D gezeigt ist, die Zwischenverbindungsschicht 66, etc., gebildet.
Gemäß der vorliegenden Ausführungsform enthält die Struktur der Zwischenverbindungsschicht 42, die gebildet wird, indem die Barrierenschicht 34 und die Adhäsionsschicht 36 gebildet werden, die Innenwände der Zwischenverbindungs­ nuten 30 und der Durchgangslöcher 32 bedeckt werden und die Cu-Filme 38, 40 in die Zwischenverbindungsnuten 30 und die Durchgangslöcher 32 gefüllt werden, wie oben beschrieben, den Cu-Zr-Legierungsfilm 76' in den inselförmigen Struktu­ ren, der an der Grenzfläche zwischen der Barrierenschicht 34 und der Adhäsionsschicht 36 gebildet ist, wodurch die rauhe Oberfläche des inselförmigen Cu-Zr-Legierungsfilms 76' die Barrierenschicht 34 und die Adhäsionsschicht 36 an der Grenzfläche zwischen ihnen mechanisch verbindet, so daß die Adhäsion zwischen der Barrierenschicht 34 und der Adhäsions­ schicht 36 stabil wird. Die Adhäsionsschicht 36 ist aus einem Material wie etwa einem Zr-Film oder etwas anderem gebildet, das eine hohe Adhäsion an der Barrierenschicht 34 und der Cu-Schicht 38 aufweist, wodurch die Adhäsion zwi­ schen dem Cu-Film 38 und der Barrierenschicht 34 verbessert werden kann.
Selbst wenn bei dem Herstellungsprozeß eine Kraft auf die Cu-Filme 38, 40 ausgeübt wird und eine Belastung zwi­ schen dem Cu-Film 38 und der Barrierenschicht 34 angewendet wird, kann somit gemäß der vorliegenden Ausführungsform das Ablösen der Cu-Filme 38, 40 von der Barrierenschicht 34 verhindert werden, und die verbesserte Adhäsion zwischen dem Cu-Film 38 und der Barrierenschicht 34 kann die Belastungs­ migrationsbeständigkeit verbessern. Die verbesserte Adhäsion zwischen der Barrierenschicht 34 und dem Cu-Film 38 unter­ drückt die Migration von Atomen des Cu-Films 38 an der Grenzfläche zwischen dem Cu-Film 38 und der Barrierenschicht 34, wodurch die Elektromigrationsbeständigkeit verbessert werden kann.
Bei der vorliegenden Ausführungsform sind die inselför­ migen Strukturen aus der Cu-Zr-Legierung zwischen der Bar­ rierenschicht und der Adhäsionsschicht der Halbleitervor­ richtung gemäß der ersten Ausführungsform vorgesehen, sie können aber ähnlich bei den zweiten bis vierten Ausführungs­ formen vorgesehen sein.
Sechste Ausführungsform
Unter Bezugnahme auf Fig. 21 und 22A-22D werden nun die Halbleitervorrichtung und das Verfahren zum Herstellen derselben gemäß einer sechsten Ausführungsform der vorlie­ genden Erfindung erläutert. Dieselben Glieder der vorliegen­ den Ausführungsform wie jene der Halbleitervorrichtung und des Verfahrens zum Herstellen derselben gemäß den ersten bis fünften Ausführungsformen sind mit denselben Bezugszeichen versehen, um ihre Erläuterung nicht zu wiederholen oder diese zu vereinfachen.
Fig. 21 ist eine schematische Schnittansicht der Halb­ leitervorrichtung gemäß der vorliegenden Ausführungsform und zeigt deren Struktur. Fig. 22A-22D sind Schnittansichten der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform während der Schritte des Verfahrens zum Herstellen derselben und verdeutlichen das Verfahren. Fig. 21 und 22A-22D sind vergrößerte Schnittansichten von einer Zone, die der Zone der Halbleitervorrichtung der ersten Ausführungsform ent­ spricht, die in Fig. 2 gezeigt ist, wo die Zwischenverbin­ dungsschicht 42 gebildet ist.
Die Halbleitervorrichtung gemäß der vorliegenden Aus­ führungsform unterscheidet sich von der fünften Ausführungs­ form darin, daß bei der ersteren Zr-Filme als Adhäsions­ schichten auf und unter dem inselförmigen Cu-Zr-Legierungs­ film 76' gebildet sind, der bei der fünften Ausführungsform erläutert wurde, um den inselförmigen Cu-Zr-Legierungsfilm 76' durch die zwei Adhäsionsschichten einzuschließen, und ist in anderer Hinsicht dieselbe wie die fünfte Ausführungs­ form, die in Fig. 19 gezeigt ist.
Bei der sechsten Ausführungsform ist, wie in Fig. 21 gezeigt, eine Adhäsionsschicht 80 aus Zr auf einer Barrie­ renschicht < ;B 12764 00070 552 001000280000000200012000285911265300040 0002010041565 00004 12645OL<34 gebildet, und der Cu-Zr-Legierungsfilm 76' wird durch die Adhäsionsschicht 80 und die Adhäsionsschicht 36 eingeschlossen. Somit verbindet der Cu-Zr-Legierungsfilm 76' mechanisch die Adhäsionsschicht 36 und die Adhäsions­ schicht 80 miteinander. Eine Filmdicke und ein Durchmesser des inselförmigen Cu-Zr-Legierungsfilms 76' und ein Abstand zwischen benachbarten inselförmigen Strukturen sind diesel­ ben wie bei der fünften Ausführungsform.
Das Zr der Adhäsionsschichten 36, 80 diffundiert wäh­ rend des Herstellungsprozesses, der später beschrieben wird, in den inselförmigen Cu-Zr-Legierungsfilm 76'. Daher verän­ dert sich die Zusammensetzung an den Grenzflächen zwischen den Adhäsionsschichten 36, 80 und dem Cu-Zr-Legierungsfilm 76' kontinuierlich, und es gibt keine exakte Grenzfläche. Daher wird die Adhäsion zwischen den Adhäsionsschichten 36, 80 und der Cu-Zr-Legierung 76' verbessert. Auch an der Grenzfläche zwischen der Adhäsionsschicht 36 und dem Cu-Film 38 diffundiert das Zr der Adhäsionsschicht 36 ähnlich in den Cu-Film 38, und die Adhäsion zwischen ihnen wird verbessert. Ferner diffundieren an der Grenzfläche zwischen der Adhäsi­ onsschicht 80 und der Barrierenschicht 34 die Bildungsele­ mente ineinander, wodurch auch hier eine verbesserte Adhä­ sion gewährleistet wird.
Die mikrorauhe Oberfläche des inselförmigen Legierungs­ films 76' verbindet die Adhäsionsschicht 36 und die Adhäsi­ onsschicht 80 mechanisch miteinander, wodurch die Adhäsion zwischen beiden stabil werden kann. Selbst wenn eine mecha­ nische Belastung auf die Cu-Filme 38, 40 durch einen Prozeß wie etwa das CMP-Verfahren oder durch andere Verfahren angewendet wird, kann daher das Ablösen der Cu-Filme 38, 40 von der Barrierenschicht 34 verhindert werden. Die Bela­ stungsmigrationsbeständigkeit kann verbessert werden. Ferner wird die Adhäsion zwischen dem Cu-Film 38 und der Barrieren­ schicht 34 verbessert, wodurch die Migration von Atomen nahe der Grenzfläche zwischen dem Cu-Film 38 und der Barrieren­ schicht 34 minimiert werden kann und die Elektromigrations­ beständigkeit verbessert werden kann.
Als nächstes wird unter Bezugnahme auf Fig. 22A-22D das Verfahren zum Bilden der Adhäsionsschicht 80, des Cu-Zr- Legierungsfilms 76', der Adhäsionsschicht 36, des Cu-Films 38 als Keimschicht und des Cu-Films 40 eingehend erläutert.
Zuerst wird ein etwa 5-50 nm dicker Zr-Film im amor­ phen Zustand abgeschieden, der die Barrierenschicht 34 bedeckt, um die Adhäsionsschicht 80 aus dem Zr-Film zu bilden.
Als nächstes wird der inselförmige Cu-Film 76 auf der Adhäsionsschicht 80 gebildet (Fig. 22A). Beim Bilden des Cu- Films 76 wird der Cu-Film 76 in einer Dicke von etwa 30 nm, wobei ein Siliciumsubstrat 10 auf 100-250°C erhitzt wird, durch ein Sputterverfahren mit gesteuerter Dampfabschei­ dungsmenge gebildet. Daher wird der Cu-Film nicht als gleichförmiger Film gebildet und wird in der Draufsicht in Form von runden, inselförmigen Strukturen mit einem Durch­ messer von etwa 20 nm gebildet. Bei der vorliegenden Ausfüh­ rungsform kann eine Größe der inselförmigen Strukturen entsprechend einer Filmdicke der Adhäsionsschicht 80 gesteu­ ert werden. Ähnlich wie bei der fünften Ausführungsform wird eine Temperatur zum Erhitzen des Siliciumsubstrates 10 geändert, um eine Filmdicke und einen Durchmesser des insel­ förmigen Cu-Films 76 zu verändern. Der Cu-Film 76 kann auch durch ein CVD-Verfahren oder ein Plattierungsverfahren gebildet werden.
Als nächstes wird wieder ein etwa 5-50 nm dicker Zr- Film auf der gesamten Oberfläche des Siliciumsubstrates 10 abgeschieden. Damit ist die Adhäsionsschicht 36 aus dem Zr- Film gebildet (Fig. 22B).
Als nächstes wird der Cu-Film 38 als Keimschicht in ei­ ner Dicke von etwa 50-200 nm durch ein Sputterverfahren, CVD-Verfahren oder durch andere Verfahren gebildet (Fig. 22C).
Nachdem der Cu-Film 38 gebildet ist, wird dann eine Wärmebehandlung ausgeführt. Die Wärmebehandlung erfolgt bei einer niedrigeren Temperatur von z. B. etwa 200°C oder bei einer Temperatur von z. B. 500°C für einige Sekunden durch die thermische Schnellbehandlung. So wird das Zr der Adhäsi­ onsschicht 36 und der Adhäsionsschicht 80 in den inselförmi­ gen Cu-Film 76 mit einer feinen Kristallstruktur und den Cu- Film 38 als Keimschicht diffundiert, und der Cu-Film 76 wird zu dem Cu-Zr-Legierungsfilm 76' (Fig. 22D). Das Zr diffun­ diert auch in die Barrierenschicht 34, so daß die Bildungs­ elemente nahe der Grenzfläche zwischen der Adhäsionsschicht 36 und der Barrierenschicht 34 ineinander diffundieren. Die Adhäsion zwischen der Adhäsionsschicht 36 und der Barrieren­ schicht 34 wird verbessert. Der inselförmige Cu-Zr-Legie­ rungsfilm 76' hat eine rauhe Oberfläche, wodurch der Cu-Zr- Legierungsfilm 76' die Adhäsionsschicht 36 und die Adhäsi­ onsschicht 80 mechanisch miteinander verbindet. Die Struktur ist gegenüber einer mechanischen Belastung verstärkt.
Dann wird der Cu-Film 40 durch ein Plattierungsverfah­ ren mit dem Cu-Film 38 als Keimschicht gebildet, und eine Zwischenverbindungsschicht 42, die in Fig. 21 gezeigt ist, ist vollendet.
Gemäß der vorliegenden Ausführungsform wird die Adhäsi­ onsschicht 80 auf der Barrierenschicht 34 gebildet, und der inselförmige Cu-Zr-Legierungsfilm 76' wird an der Grenzflä­ che zwischen der Adhäsionsschicht 80 und der Adhäsions­ schicht 36 gebildet, wie oben beschrieben, wodurch die rauhe Oberfläche des inselförmigen Cu-Zr-Legierungsfilms 76. die Adhäsionsschicht 80 und die Adhäsionsschicht 36 mechanisch miteinander verbindet, woraufhin die Adhäsion zwischen der Adhäsionsschicht 80 und der Adhäsionsschicht 36 stabilisiert werden kann.
Die Adhäsionsschichten 36, 80 sind aus einem Material wie z. B. Zirconium gebildet, das eine hohe Adhäsion an der Barrierenschicht 34 und dem Cu-Film aufweist, wodurch die zuerst gebildete Adhäsionsschicht 80 eine hohe Adhäsion an der Barrierenschicht 34 hat und die Adhäsion zwischen dem Cu-Film 38 und der Barrierenschicht 34 weiter verbessert werden kann.
Gemäß der vorliegenden Ausführungsform kann somit, wie bei der fünften Ausführungsform, selbst wenn eine Kraft auf die Cu-Filme 38, 40 bei dem Herstellungsprozeß ausgeübt wird und eine Belastung auf den Cu-Film 38 und die Barrieren­ schicht 34 angewendet wird, das Ablösen der Cu-Filme 38, 40 von der Barrierenschicht 34 verhindert werden, und die höhere Adhäsion zwischen dem Cu-Film 38 und der Barrieren­ schicht 34 kann die Belastungsmigrationsbeständigkeit ver­ bessern. Die verbesserte Adhäsion zwischen der Barrieren­ schicht 34 und dem Cu-Film 38 unterdrückt die Migration der Elemente des Cu-Films an der Grenzfläche zwischen dem Cu- Film 38 und der Adhäsionsschicht 36, wodurch die Elektromi­ grationsbeständigkeit verbessert werden kann.
Bei der vorliegenden Ausführungsform ist die inselför­ mige Cu-Zr-Legierung zwischen der Barrierenschicht und der Adhäsionsschicht der Halbleitervorrichtung gemäß der ersten Ausführungsform vorgesehen, aber die inselförmige Cu-Zr- Legierung ist auch auf die zweiten bis vierten Ausführungs­ formen anwendbar.
Abwandlungen
Die vorliegende Erfindung ist nicht auf die oben be­ schriebenen Ausführungsformen beschränkt und umfaßt ver­ schiedene andere Abwandlungen.
Zum Beispiel ist die Adhäsionsschicht in den ersten bis sechsten Ausführungsformen aus einem Zr-Film gebildet. Solange ein Material jedoch eine niedrige Festkörperlöslich­ keitsgrenze in dem Cu-Film aufweist und zum Erhöhen des Widerstandswertes von Cu nicht effektiv ist, kann das Mate­ rial den oben beschriebenen vorteilhaften Effekt der vorlie­ genden Erfindung bewirken. Anstelle von Zr kann daher Cd, Ag, Pb oder eine Legierung aus ihnen verwendet werden. In solch einem Fall werden bei den fünften und sechsten Ausfüh­ rungsformen die inselförmigen Strukturen aus einer Legierung aus einem von diesen Metallen und Cu gebildet.
Bei den ersten bis dritten Ausführungsformen ist die Barrierenschicht aus TaN gebildet. Statt TaN können auch andere Materialien verwendet werden. Solche Barrierenmate­ rialien, die eine gute Adhäsion an dem Zr-Film vorsehen können, sind z. B. Ta, Ti, W, Nb oder deren Nitride, schwer­ schmelzende Metallsilicide wie etwa WSi, TiW, etc.
Bei den ersten, zweiten und vierten Ausführungsformen werden die Halbleitervorrichtungen, einschließlich der Adhäsionsschicht zwischen der Barrierenschicht und der Keimschicht, und das Verfahren zum Herstellen derselben erläutert. Bei der dritten Ausführungsform werden die Halb­ leitervorrichtung, die die Adhäsionsschicht zwischen dem Zwischenschichtisolierfilm und der Barrierenschicht enthält, und das Verfahren zum Herstellen derselben erläutert. Jedoch können, wie in Fig. 23 gezeigt, Adhäsionsschichten jeweilig zwischen einem Zwischenschichtisolierfilm und einer Barrie­ renschicht und zwischen der Barrierenschicht und einer Keimschicht vorgesehen sein. Das heißt, die Zwischenverbin­ dungsschicht 42 kann aus dem Cu-Film 40/dem Cu-Film 38 als Keimschicht/der Adhäsionsschicht 36/der Barrierenschicht 34/der Adhäsionsschicht 70 gebildet sein, und die Zwi­ schenverbindungsschicht 66 kann aus dem Cu-Film 64/dem Cu- Film 62 als Keimschicht/der Adhäsionsschicht 60/der Barrierenschicht 58/der Adhäsionsschicht 72 gebildet sein.
Bei den ersten bis vierten Ausführungsform wird die vorliegende Erfindung auf einen Fall angewendet, bei dem die erste Metallzwischenverbindungsschicht vorhanden ist, und die zweite Metallzwischenverbindungsschicht, die mit der ersten Metallzwischenverbindungsschicht verbunden ist. Die vorliegende Erfindung ist auf obere Metallzwischenverbin­ dungsschichten anwendbar. Es ist nicht erforderlich, daß Zwischenverbindungsschichten von verschiedenen Ebenen die­ selbe Struktur haben. Zum Beispiel kann die erste Ausfüh­ rungsform auf die erste Zwischenverbindungsschicht angewen­ det werden, und die dritte Ausführungsform kann auf die zweite Zwischenverbindungsschicht angewendet werden.
Gemäß der vorliegenden Erfindung wird in der Halblei­ tervorrichtung, die eine vergrabene Zwischenverbindungs­ schicht aus Kupfer als Hauptkomponente enthält, und bei einem Verfahren zum Herstellen der Halbleitervorrichtung die Adhäsionsschicht aus dem Zr-Film zwischen der Keimschicht und der Barrierenschicht gebildet, wie oben beschrieben, wodurch die Adhäsion zwischen der Keimschicht und der Bar­ rierenschicht verbessert werden kann. Die inselförmigen Strukturen aus einer Cu-Zr-Legierung, die zwischen der Keimschicht und der Barrierenschicht gebildet werden, können die Adhäsion weiter verbessern. Als Resultat kann das Ablö­ sen der Kupferzwischenverbindung bei dem Herstellungsprozeß verhindert werden. Die Elektromigrationsbeständigkeit und die Belastungsmigrationsbeständigkeit der Kupferzwischenver­ bindung können weiter verbessert werden. Daher können die Metallzwischenverbindung und die Halbleitervorrichtung und das Verfahren zum Bilden der Metallzwischenverbindung und das Verfahren zum Herstellen der Halbleitervorrichtung eine höhere Qualität und höhere Zuverlässigkeit haben.

Claims (25)

1. Metallzwischenverbindung, die in einem Isolierfilm vergraben ist und umfaßt:
eine Barrierenschicht, die auf dem Isolierfilm gebildet ist;
eine Adhäsionsschicht, die Zirconium enthält und auf der Barrierenschicht gebildet ist; und
ein Zwischenverbindungsmaterial, das Kupfer als Haupt­ komponente enthält und auf der Adhäsionsschicht gebildet ist.
2. Metallzwischenverbindung, die in einem Isolierfilm vergraben ist und umfaßt:
eine Adhäsionsschicht, die Zirconium enthält und auf dem Isolierfilm gebildet ist;
eine Barrierenschicht, die auf der Adhäsionsschicht gebildet ist; und
ein Zwischenverbindungsmaterial, das Kupfer als Haupt­ komponente enthält und auf der Barrierenschicht gebildet ist.
3. Metallzwischenverbindung nach Anspruch 1, ferner mit: Inseln aus einer Kupfer-Zirconium-Legierung, die von­ einander getrennt zwischen der Adhäsionsschicht und der Barrierenschicht gebildet sind.
4. Metallzwischenverbindung nach Anspruch 3, bei der die Inseln aus der Kupfer-Zirconium-Legierung auf der Barrierenschicht gebildet sind, hin zu der Adhäsi­ onsschicht ragen und in der Adhäsionsschicht im Eingriff mit der Adhäsionsschicht vergraben sind.
5. Metallzwischenverbindung, die in einem Isolierfilm vergraben ist und umfaßt:
eine Barrierenschicht, die auf dem Isolierfilm gebildet ist;
eine Adhäsionsschicht, die ein Metallmaterial enthält, das eine Festkörperlöslichkeitsgrenze von nicht mehr als 20 Gew.-% in Kupfer hat und eine Erhöhung des spezifischen Widerstandes von nicht mehr als 19, 8% bewirkt, wenn es in Kupfer gelöst wird, und die auf der Barrierenschicht gebil­ det ist; und
ein Zwischenverbindungsmaterial, das Kupfer als Haupt­ komponente enthält und auf der Adhäsionsschicht gebildet ist.
6. Halbleitervorrichtung mit:
einem Basissubstrat, das ein Halbleitersubstrat und ein Halbleiterelement hat, das auf dem Halbleitersubstrat gebil­ det ist;
einem Isolierfilm, der auf dem Basissubstrat gebildet ist, welcher Isolierfilm eine Öffnung hat; und
einer Metallzwischenverbindung, die vergraben in der Öffnung gebildet ist und umfaßt:
eine Barrierenschicht, die auf einer Innenwand und einem Boden der Öffnung gebildet ist;
eine Adhäsionsschicht, die Zirconium enthält und auf der Barrierenschicht gebildet ist; und
ein Metallzwischenverbindungsmaterial, das Kupfer als Hauptkomponente enthält und auf der Adhäsionsschicht gebildet ist.
7. Halbleitervorrichtung mit:
einem Basissubstrat, das ein Halbleitersubstrat und ein Halbleiterelement hat, das auf dem Halbleitersubstrat gebil­ det ist;
einem Isolierfilm, der auf dem Basissubstrat gebildet ist, welcher Isolierfilm eine Öffnung hat; und
einer Metallzwischenverbindung, die vergraben in der Öffnung gebildet ist und umfaßt:
eine Adhäsionsschicht, die Zirconium enthält und auf einer Innenwand und einem Boden der Öffnung gebildet ist;
eine Barrierenschicht, die auf der Adhäsions­ schicht gebildet ist; und
ein Metallzwischenverbindungsmaterial, das Kupfer als Hauptkomponente enthält und auf der Barrierenschicht gebildet ist.
8. Halbleitervorrichtung nach Anspruch 6, ferner mit: Inseln aus einer Kupfer-Zirconium-Legierung, die von­ einander getrennt zwischen der Barrierenschicht und der Adhäsionsschicht gebildet sind.
9. Halbleitervorrichtung nach Anspruch 6, ferner mit: Inseln aus einer Kupfer-Zirconium-Legierung, die von­ einander getrennt in der Adhäsionsschicht gebildet sind.
10. Halbleitervorrichtung nach Anspruch 8, bei der die Inseln aus der Kupfer-Zirconium-Legierung eine Dicke von nicht mehr als 30 nm haben.
11. Halbleitervorrichtung nach Anspruch 8, bei der die Inseln aus der Kupfer-Zirconium-Legierung einen Durchmesser von nicht mehr als 20 nm haben.
12. Halbleitervorrichtung nach Anspruch 8, bei der die Inseln aus der Kupfer-Zirconium-Legierung mit einem Abstand von nicht weniger als 2 nm und nicht mehr als 20 nm voneinander getrennt angeordnet sind.
13. Halbleitervorrichtung nach Anspruch 6, bei der die Öffnung eine Zwischenverbindungsnut und ein Durchgangsloch enthält, das in der Zwischenverbindungsnut geöffnet ist.
14. Verfahren zum Bilden einer Metallzwischenverbin­ dung, die in einem Isolierfilm vergraben ist, mit den fol­ genden Schritten:
Bilden einer Barrierenschicht auf dem Isolierfilm;
Bilden einer Adhäsionsschicht, die Zirconium enthält, auf der Barrierenschicht; und
Bilden eines Zwischenverbindungsmaterials, das Kupfer als Hauptkomponente enthält, auf der Adhäsionsschicht.
15. Verfahren zum Bilden einer Metallzwischenverbin­ dung, die in einem Isolierfilm vergraben ist, mit den fol­ genden Schritten:
Bilden einer Adhäsionsschicht, die Zirconium enthält, auf dem Isolierfilm;
Bilden einer Barrierenschicht auf der Adhäsionsschicht; und
Bilden eines Zwischenverbindungsmaterials, das Kupfer als Hauptkomponente enthält, auf der Barrierenschicht.
16. Verfahren zum Bilden einer Metallzwischenverbin­ dung nach Anspruch 14, das ferner nach dem Schritt zum Bilden der Barrierenschicht den Schritt zum Bilden von Inseln aus Kupfer als Hauptkomponente auf der Barrieren­ schicht umfaßt, die voneinander getrennt sind.
17. Verfahren zum Herstellen einer Halbleitervorrich­ tung, das die folgenden Schritte umfaßt:
Bilden eines Isolierfilms auf dem Basissubstrat, das ein Halbleitersubstrat und ein Halbleiterelement hat, das auf dem Halbleitersubstrat gebildet ist;
selektives Entfernen des Isolierfilms, um eine Öffnung in dem Isolierfilm zu bilden;
Bilden einer Barrierenschicht auf dem Isolierfilm und in einer Zone, wo die Öffnung gebildet ist;
Bilden einer ersten Adhäsionsschicht, die Zirconium enthält, auf der Barrierenschicht;
Bilden eines Zwischenverbindungsmaterials, das Kupfer als Hauptkomponente enthält, auf der ersten Adhäsions­ schicht, um die Öffnung zu füllen; und
Entfernen des Zwischenverbindungsmaterials, der ersten Adhäsionsschicht und der Barrierenschicht durch Polieren derselben, bis der Isolierfilm exponiert ist, um die Metall­ zwischenverbindung aus dem Zwischenverbindungsmaterial, der ersten Adhäsionsschicht und der Barrierenschicht vergraben in der Öffnung zu bilden.
18. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 17, das ferner nach dem Schritt zum Bilden der Barrierenschicht den Schritt zum Bilden von Inseln aus Kupfer als Hauptkomponente auf der Barrieren­ schicht umfaßt, die voneinander getrennt sind.
19. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 18, das ferner vor dem Schritt zum Bilden der Inseln den Schritt zum Bilden der zweiten Adhäsions­ schicht, die Zirconium enthält, auf der Barrierenschicht umfaßt.
20. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 17, das ferner die folgenden Schritte umfaßt:
Bilden einer Keimschicht aus Kupfer als Hauptkomponente auf der Adhäsionsschicht; und
Unterziehen des Halbleitersubstrates einer Wärmebehand­ lung, um Zirconium in der Adhäsionsschicht in die Keim­ schicht zu diffundieren.
21. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 18, das ferner die folgenden Schritte umfaßt:
Bilden einer Keimschicht aus Kupfer als Hauptkomponente auf der Adhäsionsschicht; und
Unterziehen des Halbleitersubstrates einer Wärmebehand­ lung, um Zirconium in der Adhäsionsschicht in die Keim­ schicht und in die Inseln zu diffundieren.
22. Verfahren zum Herstellen einer Halbleitervorrich­ tung, das die folgenden Schritte umfaßt:
Bilden eines Isolierfilms auf dem Basissubstrat, das ein Halbleitersubstrat und ein Halbleiterelement hat, das auf dem Halbleitersubstrat gebildet ist;
selektives Entfernen des Isolierfilms, um eine Öffnung in dem Isolierfilm zu bilden;
Bilden einer Adhäsionsschicht, die Zirconium enthält, auf dem Isolierfilm und in einer Zone, wo die Öffnung gebil­ det ist;
Bilden einer Barrierenschicht auf der Adhäsionsschicht;
Bilden eines Zwischenverbindungsmaterials, das Kupfer als Hauptkomponente enthält, auf der Barrierenschicht, um die Öffnung zu füllen; und
Entfernen des Zwischenverbindungsmaterials, der Barrie­ renschicht und der Adhäsionsschicht durch Polieren dersel­ ben, bis der Isolierfilm exponiert ist, um die Metallzwi­ schenverbindung aus dem Zwischenverbindungsmaterial, der Barrierenschicht und der Adhäsionsschicht vergraben in der Öffnung zu bilden.
23. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 18, bei dem beim Schritt zum Bilden von Inseln die Inseln in einer Dicke von nicht mehr als 30 nm gebildet werden.
24. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 18, bei dem beim Schritt zum Bilden von Inseln die Inseln mit einem Durchmesser von nicht mehr als 20 nm gebildet werden.
25. Verfahren zum Herstellen einer Halbleitervorrich­ tung nach Anspruch 18, bei dem beim Schritt zum Bilden von Inseln die Inseln mit einem Abstand von nicht weniger als 2 nm und nicht mehr als 20 nm voneinander getrennt gebildet werden.
DE10041565A 1999-08-27 2000-08-24 Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung Expired - Lifetime DE10041565B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP24086699 1999-08-27
JP11-240866/1999 1999-08-27
JP2000169361 2000-06-06
JP2000-169361 2000-06-06
JP2000-236744 2000-08-04
JP2000236744A JP4428832B2 (ja) 1999-08-27 2000-08-04 金属配線構造、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE10041565A1 true DE10041565A1 (de) 2001-05-10
DE10041565B4 DE10041565B4 (de) 2006-02-23

Family

ID=27332874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10041565A Expired - Lifetime DE10041565B4 (de) 1999-08-27 2000-08-24 Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6841477B1 (de)
JP (1) JP4428832B2 (de)
KR (1) KR100613154B1 (de)
DE (1) DE10041565B4 (de)
TW (1) TW536743B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099874A2 (en) * 2001-06-01 2002-12-12 Advanced Micro Devices, Inc. Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
DE10127934A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung
WO2002103782A2 (en) * 2001-06-14 2002-12-27 Mattson Technology, Inc. Barrier enhancement process for copper interconnects

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
JP2006019708A (ja) * 2004-06-04 2006-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
KR100645221B1 (ko) * 2005-12-28 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2007242880A (ja) * 2006-03-08 2007-09-20 Tdk Corp 成膜方法
JP4740004B2 (ja) * 2006-03-20 2011-08-03 株式会社神戸製鋼所 半導体装置におけるＣｕ合金配線の製造方法
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
JP5194549B2 (ja) * 2007-04-27 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4725626B2 (ja) * 2008-10-02 2011-07-13 株式会社デンソー 電子装置の製造方法
JP5604788B2 (ja) * 2009-01-28 2014-10-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5616605B2 (ja) * 2009-10-16 2014-10-29 株式会社アルバック 銅薄膜の形成方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP5569561B2 (ja) * 2012-06-18 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US9711454B2 (en) * 2015-08-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Through via structure for step coverage improvement
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
US10049980B1 (en) * 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
DE102018102448B4 (de) * 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751349A (en) * 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JP2701730B2 (ja) * 1994-02-24 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
JP2728025B2 (ja) 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US5677244A (en) * 1996-05-20 1997-10-14 Motorola, Inc. Method of alloying an interconnect structure with copper
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6022808A (en) * 1998-03-16 2000-02-08 Advanced Micro Devices, Inc. Copper interconnect methodology for enhanced electromigration resistance
US6284656B1 (en) * 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099874A2 (en) * 2001-06-01 2002-12-12 Advanced Micro Devices, Inc. Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
WO2002099874A3 (en) * 2001-06-01 2003-02-27 Advanced Micro Devices Inc Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
DE10127934A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung
WO2002103782A2 (en) * 2001-06-14 2002-12-27 Mattson Technology, Inc. Barrier enhancement process for copper interconnects
WO2002103782A3 (en) * 2001-06-14 2003-10-16 Mattson Tech Inc Barrier enhancement process for copper interconnects

Also Published As

Publication number Publication date
JP2002064098A (ja) 2002-02-28
KR100613154B1 (ko) 2006-08-17
DE10041565B4 (de) 2006-02-23
TW536743B (en) 2003-06-11
JP4428832B2 (ja) 2010-03-10
KR20010021437A (ko) 2001-03-15
US6841477B1 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
DE10041565A1 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE69929496T2 (de) Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst
DE69534636T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE4202294C2 (de) Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE4222142B4 (de) Halbleiterbauelement mit einer Verdrahtungsschicht und Verfahren zu dessen Herstellung
DE69233231T2 (de) Verfahren zur Herstellung von Kontaktbohrungen für Mehrschichtschaltung von Halbleiterbauelementen
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE4128421C2 (de) Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
DE69031903T2 (de) Verfahren zum Herstellen von Zwischenschicht-Kontakten
DE19527368C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Einkristall-Verdrahtungsschichten
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE3916622A1 (de) Verfahren zum zuechten einer sehr duennen metallschicht und vorrichtung hierfuer
DE10318921A1 (de) Halbleitereinrichtung und Herstellungsverfahren dafür sowie Beschichtungslösung
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE4210821A1 (de) Verbindungsaufbau einer halbleitereinrichtung und verfahren zur herstellung desselben
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE

R071 Expiry of right