DE69534636T2 - Halbleitervorrichtung und deren Herstellungsverfahren - Google Patents

Halbleitervorrichtung und deren Herstellungsverfahren Download PDF

Info

Publication number
DE69534636T2
DE69534636T2 DE69534636T DE69534636T DE69534636T2 DE 69534636 T2 DE69534636 T2 DE 69534636T2 DE 69534636 T DE69534636 T DE 69534636T DE 69534636 T DE69534636 T DE 69534636T DE 69534636 T2 DE69534636 T2 DE 69534636T2
Authority
DE
Germany
Prior art keywords
film
silicon
insulating film
metal
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69534636T
Other languages
English (en)
Other versions
DE69534636D1 (de
Inventor
Tadashi Minato-ku Matsuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69534636D1 publication Critical patent/DE69534636D1/de
Publication of DE69534636T2 publication Critical patent/DE69534636T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer auf Titan basierenden Metallverdrahtungsschicht oberhalb eines Isolationsfilms, spezieller, auf eine Halbleitervorrichtung mit verbesserten Hafteigenschaften zwischen der Verdrahtungsschicht und dem Isolationsfilm.
  • In den letzten Jahren wurde mit der höheren Integration für integrierte Schaltkreise und den Anforderungen für Operationen mit hoher Geschwindigkeit die Unterdrückung einer Verdrahtungskapazität in einem integrierten Schaltkreis ein ernsthaftes Problem. Wenn der Verdrahtungsintervall in einer Größenordnung von Submikron liegt, steigt die Kapazität zwischen Leitungsverbindungen plötzlich an, um die Ausbreitungsverzögerung eines Signals zu verlängern. Speziell in einem Logikschaltkreis mit hoher Geschwindigkeit, der für eine CPU und Ähnliches verwendet wird, ist die Verdrahtung auf einem Chip mehrschichtig. Ausführliche Studien zur Anforderung eines Isolationsfilms mit einer niedrigen dielektrischen Konstante, die für einen integrierten Schaltkreischip geeignet ist, wurden unternommen.
  • Als ein herkömmlicher Isolationsfilm für einen integrierten Schaltkreis wird ein Siliziumoxidfilm (SiO2) breit verwendet. Die dielektrische Konstante eines Siliziumoxidfilms, der durch ein allgemeines CVD gebildet wird, ist etwa 4.2 bis 5.0. Um diese dielektrische Konstante etwa auf die Hälfte zu reduzieren, ist ein organisches Polymer (eine dielektrische Konstante von 2.0 bis 3.1) bekannt. Das organische Polymer hat jedoch die Probleme der ungenügenden thermischen Stabilität und der schwierigen Musterbildung.
  • Kürzlich wurde untersucht, einen Isolationsfilm (eine dielektrische Konstante von 3.0 bis 3.6) zu bilden, der Si-F Verbindungen durch Hinzufügen von Fluor (F) in einen Siliziumoxidfilm enthält, um die dielektrische Konstante des Isolationsfilms zu erniedrigen. Ein Isolationsfilm, der Si-F Verbindungen enthält, ist ein Material, das Aufmerksamkeit für seine exzellenten Verdeckungseigenschaften in einer mehrschichtigen Verbindungsleitung verdient. Durch das Einfangen von Fluor in einen Oxidfilm kann ein Isolationsfilm mit einer niedrigen dielektrischen Konstante realisiert werden. Dies wird z.B. in "Reduktion von Verdrahtungskapazität mit einem neuen SiOF Zwischenschichtfilm mit niedriger dielektrischer Konstante für Hochgeschwindigkeits-/Niedrigenergie CMOS unterhalb von Halbmikron – Reduction of Wiring Capacitance with New Low Dielektric SiOF Interlayer Film for High Speed/Low Power Subhalf Micron CMOS" (J. Ida et al., 1994 Symposium on VLSI (p. 59)) berichtet. Dieser Report berichtet, dass die Ausbreitungsverzögerungszeit (tpd) von 0.35-fm CMOS 2NAND Gitter um 13% in einer Verbindungsleitung mit einem Isolationsfilm (einer dielektrischen Konstante von 3.6), der Si-F Verbindungen enthält, im Vergleich zu einer Verbindungsleitung mit einem normalen CVD Oxidfilm (einer dielektrischen Konstante von 4.3) verbessert wurde.
  • US-A-5 334 552 beschreibt ein Verfahren der Herstellung einer mehrschichtigen Verbindungsleitungsstruktur, das die Schritte enthält:
    Bildung einer ersten Verdrahtungsschicht auf einem Oxidfilm, der eine Druckspannung enthält; Bildung eines dicken (2 bis 3.5 μm) Siliziumoxidfilms, der Fluor enthält, bei einer Temperatur von nicht mehr als 200°C; Wiederausätzen des Fluor enthaltenden Siliziumoxidfilms um die Oberfläche des Films abzuflachen; Bildung eines Siliziumoxidfilms mit einer Druckspannung; Bildung eines Durchgangslochs in der Position; und Bildung einer zweiten Verdrahtungsschicht. Der Fluor enthaltende Siliziumoxidfilm wird als ein Teil des Isolationsfilms verwendet.
  • EP-A-0 599 730 beschreibt eine Halbleitervorrichtung und ein Verfahren, um dieselbe herzustellen. Ein Si Oxidfilm wird durch ein Plasma CVD unter Verwendung eines Siliziumverbindungsgases erzeugt, das Fluor enthält, wodurch die Erzeugung von Teilchen unterdrückt werden kann, um die Qualität der Vorrichtung und die Ausbeute zu verbessern, wobei die Ebenheit des Si Oxidfilms, der als ein dielektrischer Zwischenschichtfilm oder als ein Passivierungsfilm dient, verbessert werden kann, und eine höhere Geschwindigkeit der Operation in einer Halbleitervorrichtung erreicht werden kann.
  • "Eine bei Raumtemperatur chemische SiOF Dampfablagerungsfilm-Bildungstechnologie für die Zwischenschicht in Submikron Mehrfachleitungsverbindungen – A Room Temperature Chemical Vapor Deposition SiOF Film Formation Technology for the Interlayer in Submikron Multilevel Interconnections" von Tetsuya Homma et al., Journal of the Electromechanical Society, March (1993), pp 687–692 beschreibt einen dielektrische Zwischenschicht-Filmbildungstechnologie für eine Mehrfachleitungsverbindung durch katalytische chemische Dampfablagerung. Diese Technik verwendet Fluortriethoxysilane [FSi(OC2H5)3] und Wasserdampf als Gasquelle. Die Filme sedimentieren bei 25°C und haben bemerkenswert gute Eigenschaften, wie eng gebundene Si-O Netzwerke ohne OH Radikale, einen hohen Dichtewert (2.20 g/cm3), geringe Restspannung (50 Mpa), geringen Kriechstrom, und eine kleine dielektrische Konstante (3.7), obwohl der Film Rest- Fluor und -Kohlenstoffatome von 5.3 × 1021 bzw. 2 × 1021 Atome/cm3 enthält.
  • Auf diese Weise erzielt ein Isolationsfilm, der Si-F Verbindungen enthält, eine kleine dielektrische Konstante und einen Effekt der Reduzierung der Verdrahtungskapazität. Andererseits hat der Isolationsfilm den Nachteil ungenügender Hafteigenschaften mit einer hoch schmelzenden Metallverdrahtungsschicht, der das Ablösen der Verdrahtungsschicht verursacht. Die Situation wird mit Bezug auf die beiliegenden Darstellungen beschrieben.
  • 1 ist ein Teilquerschnitt, der eine Halbleitervorrichtung mit einer zweischichtigen Verbindungsleitung zeigt, die auf ihrer Oberfläche gebildet wurde. Genauer, wird ein Halbleiterelement (nicht gezeigt) auf der Oberfläche eines Silikonsubstrats 111 gebildet, und seine gesamte Oberfläche wird mit einem ersten Isolationsfilm 112 bedeckt, der aus Siliziumoxid besteht. Eine Verdrahtungsunterschicht 113a, bestehend aus Titan (Ti), wird auf der Oberfläche des ersten Isolationsfilms 112 gebildet. Eine Hauptverdrahtungsschicht 113b aus Cu, Al-Si-Cu, oder Ähnlichem wird auf die Verdrahtungsunterschicht 113a geschichtet, und diese geschichteten Schichten bilden eine erste Metallverbindungsleitung 113. Durch Übernahme der Zweischichtenstruktur auf diese Weise, kann die mechanische Festigkeit mit Bezug auf Unterbrechung und Ähnliches gestärkt werden, ohne den elektrischen Widerstand einer Zwischenschicht zu erhöhen. Diese erste Verdrahtungsschicht wird mit dem Halbleiterelement (nicht gezeigt), das auf dem Substrat 111 gebildet wurde, über einen Leiter (nicht gezeigt) verbunden.
  • Ein zweiter Isolationsfilm 115 aus Siliziumdioxid (SiO2) mit Si-F Verbindungen wird auf der gesamten Oberfläche der ersten Metallverbindungsleitung 113 gebildet. Durchgangslöcher werden partiell auf der ersten Metallverbindungsleitung 113 gebildet, und Stecker 116 aus Wolfram (W) werden in diese Durchgangslöcher eingebracht. Eine zweite Verdrahtungsunterschicht 117a aus Titan (Ti) und eine zweite Hauptverdrahtungsschicht 117b aus Cu, Al-Si-Cu, oder Ähnlichem werden auf diesen zweiten Isolationsfilm 115 geschichtet, um eine zweite Metallverbindungsleitung 117 zu bilden. Ein dritter Isolationsfilm 119 aus Siliziumdioxid (SiO2) wird auf der Struktur gebildet.
  • In der Halbleitervorrichtung, die auf diese Weise hergestellt wird, könnte die zweite Metallverbindungsleitung 117 auf der Oberfläche sich von der zweiten Isolationsschicht 115 auf Grund einer thermischen Restspannung lösen, die in der Verdrahtungsschicht erzeugt wird, und eines mechanischen Einflusses während des Bondings. Es wird angenommen, dass dieses Ablösen durch schlechte Adhäsionseigenschaften zwischen der Isolationsschicht 115 mit Si-F Verbindungen und der Titanverdrahtungsunterschicht 117a verursacht wird.
  • Wie oben beschrieben sind in der Halbleitervorrichtung mit einem Isolationsfilm, der Si-F Verbindungen enthält, und einer Titanverdrahtungsschicht die Adhäsionseigenschaften am Interface zwischen der Titanverdrahtungsschicht und dem Isolationsfilm verringert. Folglich wird der Verdrahtungsfilm veranlasst sich auf Grund einer thermischen Spannung abzulösen, die im Metallverdrahtungsfilm erzeugt wird, und wegen einer mechanischen Spannung während des Bondings.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die eine hohe Zuverlässigkeit besitzt, ohne ein Ablösen eines Metallverdrahtungsfilms zu verursachen, und ein Verfahren zur Herstellung derselben.
  • Um die obere Aufgabe gemäß der vorliegenden Erfindung zu erfüllen, enthält eine Halbleitervorrichtung folgendes:
    ein Substrat; einen Siliziumoxidisolationsfilm, der oberhalb des Substrats lokalisiert ist und Silizium-Fluorverbindungen enthält; und eine Titan basierte Metallverdrahtungsschicht, die oberhalb des Isolationsfilms lokalisiert ist; gekennzeichnet durch: einen Siliziumoxidisolationsfilm ohne Silizium-Fluorverbindungen, der auf dem Siliziumoxidisolationsfilm mit Silizium-Fluorverbindungen lokalisiert ist, wobei die Titan basierte Metallverdrahtungsschicht auf dem Isolationsfilm ohne Silizium-Fluorverbindungen lokalisiert ist; eine Reaktionsschicht, die am Interface zwischen dem Isolationsfilm (218) ohne Silizium-Fluorverbindungen und der Titan basierten Metallverdrahtungsschicht lokalisiert ist, und zumindest Titan, Silizium und Sauerstoff enthaltend, wobei die Reaktionsschicht, zumindest ein zentraler Teil davon, in der Richtung der Filmdicke einen Bereich besitzt, in dem die Verhältnisse der Titankonzentration zur Siliziumkonzentration und zur Sauerstoffkonzentration nicht größer als 1 sind; wobei die Fluorkonzentration am Interface der Titan basierten Metallverdrahtungsschicht zu den darunter liegenden Schichten geringer ist, als 1 × 1020 Atomen/cm3; einen Fluordiffusionsunterdrückungsfilm, gebildet unterhalb des Bereichs der Reaktionsschicht, in der die Verhältnisse der Titankonzentration zur Siliziumkonzentration und zur Sauerstoffkonzentration nicht größer als 1 sind, wobei der Fluordiffusionsunterdrückungsfilm am Interface zwischen dem Isolationsfilm mit Silizium-Fluorverbindungen und dem Isolationsfilm ohne Silizium-Fluorverbindungen liegt, und worin der Fluordiffusionsunterdrückungsfilm einer ist, der aus der Gruppe ausgewählt wird, die aus einem Siliziumfilm, einem Siliziumnitratfilm, einem W basierendem Metall-Silicidfilm, einem Ti basiertem Metall-Silicidfilm, einem Co basiertem Metall-Silicidfilm, einem Ni basiertem Metall-Silicidfilm, einem Al basiertem Metallfilm, einem Cu basiertem Metallfilm und einer Mehrschichtstruktur dieser Filme besteht.
  • SIMS (Sekundäre Ionen Massenspektroskopie) Analyse wird zur Messung der Fluorkonzentration im Hochschmelzmaterial verwendet. TiF wird als Erkennungs-Ion zur quantitativen Analyse des Fluors in der Titanschicht verwendet. Ein Modell 6600 von Perkin Elmer wird für die SIMS verwendet. Die Messung wird unter der Bedingung durchgeführt, worin die Ionisationsenergie der Cs+ Ionen 5 keV ist.
  • Wenn eine auf Titan basierte Hochschmelz-Metallverdrahtungsschicht auf einem Isolationsfilm mit Silizium-Fluorverbindungen direkt oder durch einen anderen Isolationsfilm gebildet wird, diffundiert Fluor in den Isolationsfilm zur Titan basierten Metallverdrahtungsschicht in dem sequentiellen Glühschritt oder Ähnlichem. Das diffundierte Fluor bildet TiF, TixFy und zur selben Zeit SixFy, SixFyOz, SixFyCz und Ähnliches in der Verdrahtungsschicht oder am Interface zwischen der Verdrahtungsschicht und dem Isolationsfilm. Zusätzlich wird eine Reaktionsschicht, bestehend aus TixSiyOz am Interface gebildet. Diese Produkte verschlechtern die Adhäsionseigenschaften zwischen der Isolationsschicht und der Titan basierten Verdrahtungsschicht. Speziell, wenn die Fluorkonzentration in der Titan basierten Verdrahtungsschicht 1 × 1020 Atome/cm3 oder mehr ist, oder wenn die Verhältnisse von Ti zu Si und O in der Reaktionsschicht höher sind, werden die Adhäsionseigenschaften stark verschlechtert.
  • In der vorliegenden Erfindung wird die Zusammensetzung der Reaktionsschicht, die am Interface zwischen der Verdrahtungsschicht zur Bondingdrahtverbindung und dem Isolationsfilm durch die Unterdrückung der Diffusionsmenge von F so festgelegt, dass die Elementzusammensetzungsverhältnisse von Ti zu Si und O, 1 oder weniger sind. Mit dieser Operation können die Adhäsionseigenschaften am Interface stark verbessert werden.
  • Diese Erfindung kann aus der folgenden detaillierten Beschreibung vollständiger verstanden werden, wenn sie in Verbindung mit den beiliegenden Abbildungen betrachtet wird, in denen:
  • 1 eine Schnittdarstellung ist, die den Hauptteil einer Halbleitervorrichtung entsprechend dem Stand der Technik zur Erklärung der Ablösung der Metallleitungsverbindung zeigt;
  • 2 ein Diagramm ist, das die Konzentrationsprofile der Bestandteilselemente auf einem Abschnitt entlang der Linie 2A -2A' in 1 zeigt;
  • 3 eine Schnittdarstellung ist, die den Hauptteil einer Halbleitervorrichtung zeigt, die keinen Teil der vorliegenden Erfindung bildet;
  • die Abbildungen 4A bis 4D Schnittdarstellungen der Halbleitervorrichtung sind, die Schritt um Schritt ein Herstellungsverfahren für die Vorrichtung der 3 zeigen;
  • 5 ein Diagramm ist, das die Konzentrationsprofile der Bestandselemente auf einem Abschnitt entlang der Linie 5A- 5A' in 3 zeigt;
  • 6 eine Schnittdarstellung ist, die den Hauptteil einer weiteren Halbleitervorrichtung zeigt, die keinen Teil der vorliegenden Erfindung bildet;
  • die Abbildungen 7A bis 10D Schnittdarstellungen der Halbleitervorrichtung sind, die Schritt um Schritt ein Herstellungsverfahren für die Vorrichtung der 6 zeigen;
  • 8 ein Diagramm ist, das die Konzentrationsprofile der Bestandselemente auf einem Abschnitt entlang der Linie 8A- 8A' in 6 zeigt;
  • 9 ein Diagramm ist, das eine Beziehung zwischen der Fluorkonzentration am Interface zwischen dem Titan- und Siliziumoxidfilm und dem Kontaktflächen-Ablösungsereignis in der Vorrichtung der 6 zeigt;
  • 10 eine Schnittdarstellung ist, die den Hauptteil einer dritten Halbleitervorrichtung zeigt, die keinen Teil der vorliegenden Erfindung bildet;
  • die Abbildungen 11A bis 11B Schnittdarstellungen der Halbleitervorrichtung sind, die einen Teil des Herstellungsprozesses für die Vorrichtung der 10 zeigen;
  • 12 ein Diagramm ist, das die Konzentrationsprofile der Bestandselemente auf einem Abschnitt entlang der Linie 12B- 12B' in der 10 zeigt;
  • 13 eine Schnittdarstellung ist, die den Hautteil einer vierten Halbleitervorrichtung zeigt, die keinen Teil der vorliegenden Erfindung bildet;
  • die Abbildungen 14A und 14B Schnittdarstellungen der Halbleitervorrichtung sind, die einen Teil des Herstellungsprozesses für die Vorrichtung der 13 zeigen;
  • 15 ein Diagramm ist, das die Konzentrationsprofile der Bestandselemente auf einem Abschnitt entlang der Linie 15B- 15B' in der 13 zeigt;
  • 16 ein Photomikrograph ist, der eine Reaktionsschicht zeigt, die am Interface zwischen einer Isolationsschicht und einer Metallverdrahtungsunterschicht gebildet wird;
  • 17 ein Diagramm ist, das eine Beziehung zwischen der Bondingsfestigkeit und der Dicke der Reaktionsschicht zeigt;
  • 18 ein Diagramm ist, das die Bestandteilverhältnisse der Hauptelemente am Interface zwischen einer Isolationsschicht und einer Unterschicht in der Vorrichtung der 3 zeigt;
  • 19 ein Diagramm ist, das die Bestandteilverhältnisse der Hauptelemente am Interface zwischen einer Isolationsschicht und einer Unterschicht nach dem Stand der Technik zeigt;
  • 20 ist ein Diagramm, das die Verhältnisse von Ti zu Si und O am Interface zwischen der Isolationsschicht und der Unterschicht in dem Fall der Fluorentfernung im Verhältnis zu denen nach dem Stand der Technik zeigt;
  • 21 eine Schnittdarstellung ist, die den Hauptteil einer Halbleitervorrichtung entsprechend einer Ausführung der vorliegenden Erfindung zeigt;
  • die Abbildungen 22A und 22B Schnittdarstellungen der Halbleitervorrichtung sind, die einen Teil des Herstellungsverfahrens für die obige Ausführung der vorliegenden Erfindung zeigen;
  • 23 eine Schnittdarstellung ist, die den Hauptteil einer weiteren Halbleitervorrichtung zeigt, die keinen Teil der vorliegenden Erfindung bildet; und
  • die Abbildungen 24A und 24B Schnittdarstellungen der Halbleitervorrichtung sind, die einen Teil eines Herstellungsverfahrens der Vorrichtung der 23 zeigen.
  • Die bevorzugte Ausführung wird unten mit Bezug auf die beiliegenden Darstellungen beschrieben. Die gleichen Bezugsziffern bezeichnen die gleichen Teile durch die folgende Beschreibung hindurch, und eine wiederholende Beschreibung wird weggelassen.
  • 3 ist eine Schnittdarstellung, die einen Metallverbindungsleitungsteil einer ersten Halbleitervorrichtung zeigt.
  • Sich auf die 3 beziehend, wird ein erster Isolationsfilm (SiO2) 212 auf einem Si Substrat 211 gebildet, und eine erste Metallverbindungsleitung 213 wird teilweise auf der Oberfläche des ersten Isolationsfilms 212 gebildet. Diese Metallverbindungsleitung 213 ist eine Verbindungsleitung einer Mehrschichtstruktur, die aus einer Titan basierenden Metallunterschicht 213a und einer Hauptverdrahtungsschicht 213b aus z.B. einer Al-Cu-Si Verbindung besteht. Ein zweiter Isolationsfilm 215 wird auf dem restlichen Bereich der ersten Isolationsschicht 212 gebildet. Dieser Isolationsfilm 215 ist ein SiO2 Film, der Si-F Verbindungen enthält. Stecker 216, die z.B. aus Wolfram (W) als einen Durchgangsleiter bestehen, werden auf der Metallverbindungsleitung 213 gebildet, und Elektroden werden aus der Oberfläche des zweiten Isolationsfilms 215 herausgelöst.
  • Eine zweite Metallverbindungsleitung 217 wird auf dem Isolationsfilm 215 gebildet, und ein Teil der zweiten Metallverbindungsleitung 217 wird mit den Steckern 216 verbunden. Diese Metallverbindungsleitung 217 ist eine Titan basierende Metallverdrahtungsschicht einer Mehrschichtstruktur, die aus einer Titan basierenden Metallunterschicht 217a und einer Hauptverdrahtungsschicht 217b aus z.B. einer Al-Cu-Si Verbindung besteht. Der Isolationsfilm 215 und die Metallverbindungsleitung 217 werden mit einem dritten Isolationsfilm (Passivierungsfilm) 219 zugedeckt, um ein Oberflächen-Metallverbindungsleitungsteil zu bilden.
  • Die obige Halbleitervorrichtung wird gemäß dem folgenden Verfahren hergestellt. Zuerst wird, wie in 4A gezeigt, ein SiO2 Film als der erste Isolationsfilm 212 bis zu einer Dicke von 1,500 nm auf dem Si Substrat unter Verwendung von TEOS-(Tetraethylorthosilikat) Gas und Sauerstoff-(O2)Gas in einen Niederdruckplasma abgelagert. In diesem Fall kann O3 anstelle von O2 Gas verwendet werden. Mit dem O3 Gas kann ein SiO2 Film mit besseren Selbstplanierungseigenschaften erzielt werden. Als Nächstes werden Ti und TiN hintereinander bis zu einer Mächtigkeit von 50 nm und 70 nm durch Zerstäuben angelagert, für die Hochschmelz-Verdrahtungsunterschicht 213a, die die erste Metallverbindungsleitung bildet. In diesem Fall kann das CVD Verfahren anstelle des Zerstäubensverfahrens verwendet werden. Eine Al-Cu-Si Verbindung für die Hauptverdrahtungsschicht 313b wird bis zu einer Dicke von 600 nm auf dieser Verdrahtungsunterschicht 213b durch das Zerstäubensverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrschichtstruktur zu bilden. Bemerke, dass Beispiele des Materials der Hauptverdrahtungsschicht 213b Cu, eine Cu Legierung, W, und eine W Legierung sein könnten. Daraufhin wird diese Metallverdrahtungsschicht der Mehrfachschichtstruktur durch Lithographietechnik und die RIE-(Reactive Ion Etching – Reaktives Ionen Ätzen) Technik bearbeitet, um die erste Metallverbindungsleitung 213 zu bilden.
  • Dann wird, wie in 4B gezeigt, ein SiO2 Film mit Fluor als der zweite Isolationsfilm 215, Si-F Verbindungen enthaltend, bis zu einer Dicke von 2,500 nm unter Verwendung von TEOS Gas, O2 Gas, und einem Nitrofluor (NFx) Gas in einem Niederdruckplasma abgelagert. Als ein hier zu verwendendes Filmbildungsgas für den CVD SiO2 Film könnte anorganisches SiH4 oder Ähnliches, anstelle von TEOS verwendet werden. In diesem Fall könnte ein Chlorfluorid (CxFy), ein Siliziumfluorid (SixFy), oder Ähnliches, anstelle des Nitrofluorids verwendet werden. Der zweite Isolationsfilm 215 enthält Si-F Verbindungen, Mehrfachverbindungen wie Si-F-C Verbindungen und freies Fluor ohne Bindungsradikal. Danach wird die Oberfläche des Isolationsfilms mit Hilfe der Schutzlack-Rückätzung- RIE Technik eingeebnet. In diesem Fall könnte die Oberfläche unter Verwendung der CMP (Chemical Mechanical Polishing – Chemischen Mechanischen Polierung) Technik eingeebnet werden.
  • Die erhaltene Struktur wird in einen Ofen mit einer Stickstoffatmosphäre von 450°C eingebracht, um sie für 15 Minuten auszuglühen. Eine Mehrfachverbindung im zweiten Isolationsfilm 215 hat eine niedrigere Verbindungsenergie als die einer Si-F Verbindung und ist daher in einem instabilen Verbindungszustand. Als Ergebnis dieses Ausglühens werden solche Polymerverbindungen wie z.B. Si-F-C Verbindungen getrennt, um CFx zu generieren, und das generierte CFx und freie Fluor werden aus dem Isolationsfilm 215 (siehe 4c) heraus diffundiert.
  • Dieser Entfernungsprozess des freien Fluors kann innerhalb einer kurzen Zeitperiode durch z.B. Lampenglühen mit einer Infrarotlampe bei 600°C für 20 Sekunden durchgeführt werden. Alternativ könnte dieser Prozess durch Niederdruckplasma-Entladung bei 200°C durchgeführt werden. In diesem Fall kann Sauerstoffgas, Stickstoffgas, Argongas oder Ähnliches als Atmosphäre verwendet werden.
  • Als Nächstes werden, wie in 4D gezeigt, die Durchgangslöcher zur Verbindung der ersten Metallverbindungsleitung zur zweiten Metallverbindungsleitung geöffnet. Wolfram wird selektiv unter Verwendung von WF6 und SiH4 in die Durchgangslöcher eingelagert, um die Stecker 216 zu Bilden. Ähnlich zur ersten Verdrahtungsunterschicht werden Ti und TiN für die zweite Metallunterschicht 217a hintereinander bis zur Filmdicke von 50 nm und 70 nm mit dem Zerstäuberverfahren abgelagert. Eine Al-Cu-Si Verbindung für die Hauptverdrahtungsschicht 217b wird bis zu einer Dicke von 1,200 nm auf diese Verdrahtungsunterschicht 217a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrfachschichtstruktur zu bilden. Bemerke, dass Beispiele des Materials der Hauptverdrahtungsschicht 217b Cu, eine Cu Legierung, Wolfram und eine Wolframverbindung sein könnten. Anschließend wird die Metallverdrahtungsschicht der Mehrfachschichtstruktur mit der Lithographietechnik und der RIE (Reaktives Ionen Ätzen) bearbeitet, um die zweite Metallverarbeitungsleitung 217 zu bilden. Die erhaltene Struktur wird in einem Glühschritt bei 450°C für 5 Minuten geglüht.
  • Der dritte Isolationsfilm 219 wird bis zu einer Mächtigkeit von 400 nm unter Verwendung von TEOS und Sauerstoff-(O2) Gasen in einem Niederdruckplasma bei 400°C abgelagert. Eine Öffnung zur Verbindung eines Zuleitungsdrahtes oder eines Bondingdrahtes wird mit den Lithographie- und RIE- Techniken gebildet. In diesem Fall könnte diese Öffnung unter Verwendung einer Chemikalie wie NH4F oder etwas Ähnlichem gebildet werden. Als ein Ergebnis wird der Oberflächenmetallverbindungs-Leitungsteil, wie in der 3 gezeigt, erlangt (bemerke, dass die Öffnung für den Zuleitungsdraht nicht dargestellt ist).
  • 5 zeigt die Konzentrationsverteilung der Bestandselemente (Ti, F, C und Ox) auf einem Abschnitt, der durch eine unterbrochene Linie 5A-5A' nahe dem Interface zwischen der zweiten Metallverbindung 217 und dem zweiten Isolationsfilm 215 angezeigt wird, die auf die obige Weise erhalten wurden. Die Abszisse in 5 repräsentiert die Tiefe von 5A in die Richtung entlang der Linie 5A-5A', und die Ordinate repräsentiert die Konzentration jedes Bestandselements. Ein Bereich, in dem Titan eine hohe Konzentration zeigt, ist der Unterschicht- 217a Teil, während der Bereich, in dem Kohlenstoff (C) eine hohe Konzentration zeigt, der Bereich des zweiten Isolationsfilms 215 ist. Bei der Tiefe, in der Titan Kohlenstoff kontaktiert (0.26 μm in diesem Fall; bemerke, dass der absolute Wert keine Signifikanz hat), ist das Interface zwischen der Unterschicht 217a und der zweiten Isolationsschicht 215 vorhanden. Es sollte bemerkt werden, dass die Konzentration des Fluor in einem Bereich genügend weit entfernt vom Interface der Unterschicht 217a (genauer, ein Bereich eines Titannitridfilms, 50 nm oder mehr entfernt angeordnet) etwa 5 × 1017 Atome/cm3 ist, was extrem weniger als die Fluorkonzentration im zweiten Isolationsfilm ist (etwa 5 × 1021 Atome/cm3). Die Fluorkonzentration am Interface ist auch so niedrig wie etwa 5 × 1019 Atome/cm3.
  • Bemerke, dass diese Konzentrationsverteilung durch Messung in einem Zustand der 3 erhalten wurde, worin der dritte Isolationsfilm 219 gebildet wurde. Es wurde auch bestätigt, das dasselbe Resultat auf dem Abschnitt entlang der Linie 5A -5A' in der 4D erhalten wurde, worin der dritte Isolationsfilm 219 noch nicht gebildet worden war.
  • Die Halbleitervorrichtung mit dieser Konzentrationsverteilung und die Halbleitervorrichtung nach dem Stand der Technik (d.h., die Halbleitervorrichtung, die mit Bezug auf die Abbildungen 1 und 2 beschrieben wurde) wurden einem Ultraschallbondingtest unterzogen. Ein Metalldraht, mit einem 25 μm Durchmesser, wurde zwischen einem Bondingstecker (50 × 80 μm) mit derselben Anordnung wie der der zweiten Metallverbindungsleitung 217 auf einem IC Chip und einem Ausgang eines Gehäuseteils, auf dem der IC Chip montiert ist, mit einem vorbestimmten Ultraschallausgabe und einer vorbestimmten Last verbunden. Ein Zugtest wurde an 100 Bondingdrähten durchgeführt, um die Anwesenheit von Ablösungseffekten, erzeugt am Interface zwischen dem Bondingstecker und dem Isolationsfilm 215, zu prüfen. Als ein Ergebnis gab es keinen Ablösungseffekt. Folglich war es klar, dass die Adhäsionseigenschaften zwischen der Metallverdrahtungsunterschicht 217a und dem Isolationsfilm 215 durch die Fluorkonzentration auf weniger als 1 × 1020 in dem Bereich, in dem ein Titan basiertes Metall die höchste Konzentration hat, angehoben werden können. Wenn die Diffusion von Fluor in die Verbindungsleitung 217 vollständig unterdrückt wird, kann die Idealbedingung realisiert werden. Die Untergrenze der Fluorkonzentration könnte im wesentlichen 0 sein.
  • 6 ist eine Schnittdarstellung, die ein Metallverbindungsleitungsteil einer zweiten Halbleitervorrichtung zeigt. Mit Bezug auf die 6, wird ein erster Isolationsfilm (SiO2) 212 auf einem Siliziumsubstrat 211 gebildet, und eine erste Metallverbindungsleitung 213 wird teilweise auf der Oberfläche des ersten Isolationsfilms 212 gebildet. Diese Metallverbindungsleitung 213 ist eine Verbindungsleitung der Mehrfachschichtstruktur, die aus einer Titan basierten Metallunterschicht 213a und einer Hauptverdrahtungsschicht 213b von z.B. einer Al-Cu-Si Legierung besteht. Ein zweiter Isolationsfilm 215 wird in dem Restbereich des ersten Isolationsfilms 212 gebildet. Dieser Isolationsfilm 215 ist ein SiO2 Film, der Si-F Verbindungen 215a enthält. Die charakteristische Eigenschaft dieser Vorrichtung ist, dass ein dritter Isolationsfilm 218 auf diesem Isolationsfilm 215 gebildet wird. Bei der Filmbildung wird kein Fluor in diesen dritten Isolationsfilm 218 dotiert. Stecker 216, die z.B. aus Wolfram (W) als Durchgangsleiter bestehen, werden auf der Metallverbindungsleitung 213 gebildet, und Elektroden werden aus der Oberfläche des dritten Isolationsfilms 218 durch den zweiten Isolationsfilm 215 und den dritten Isolationsfilm 218 hindurch heraus gelöst.
  • Eine zweite Metallverbindungsleitung 217 wird auf dem dritten Isolationsfilm 218 gebildet, und ein Teil der zweiten Metallverbindungsleitung 217 wird mit den Steckern 216 verbunden. Diese Metallverbindungsleitung 217 ist eine Verbindungsleitung einer Mehrfachschichtstruktur, die aus einer Titan basierten Metallunterschicht 217a und einem Leiter 217b aus z.B. einer Al-Cu-Si Legierung besteht. Der Isolationsfilm 215 und die Metallverbindungsleitung 217 werden mit einem vierten Isolationsfilm (Passivierungsfilm) 219 bedeckt, um ein Oberflächenmetallverbindungsteil zu bilden.
  • Die obige Halbleitervorrichtung wird gemäß dem folgenden Verfahren hergestellt. Erstens wird, wie in 7A gezeigt, ein SiO2 Film als der erste Isolationsfilm 212 bis zu einer Dicke von 1,500 nm auf dem Siliziumsubstrat 211 unter Verwendung von TEOS- und Sauerstoff-(O2)Gasen in einem Niederdruckplasma abgelagert. Danach werden Ti und TiN hintereinander bis zu einer Filmmächtigkeit von 50 nm und 70 nm mit dem Zerstäuberverfahren für die Hochschmelzdrahtunterschicht 213a abgelagert, die die erste Metallverbindungsleitung bildet. Eine Al-Cu-Si Legierung wird für die Hauptverdrahtungsschicht 213b bis zu einer Dicke von 600 nm auf dieser Verdrahtungsunterschicht 213a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrfachschichtstruktur zu bilden. Anschließend wird diese Metallverdrahtungsschicht der Mehrfachschichtstruktur mit Lithographie- und RIE- Techniken bearbeitet, um die erste Metallverbindungsleitung 213 zu bilden.
  • Dann wird, wie in der 7B gezeigt, ein SiO2 Film mit Fluor als der zweite Isolationsfilm 215, der Si-F Verbindungen enthält, bis zu einer Dicke von 2,500 nm unter Verwendung von TEOS Gas, Sauerstoff-(O2)Gas und einem Nitrofluorid-(NFx)Gas in einem Niederdruckplasma abgelagert, ähnlich zur Vorrichtung der 3. Der zweite Isolationsfilm 215 enthält Si-F Verbindungen, Mehrfachbindungen wie Si-F-C Verbindungen und freies Fluor ohne Verbindungsradikal. Danach wird die Oberfläche dieses Isolationsfilms mit der Schutzlack-Rückätzung- RIE- Technik eingeebnet.
  • Die erhaltene Struktur wird in eine Stickstoffatmosphäre bei 450°C in einen Ofen eingebracht, um sie für 15 Minuten zu glühen. Eine Mehrfachverbindung im zweiten Isolationsfilm 215 hat eine geringere Bindungsenergie als die einer Si-F Verbindung, und ist daher in einem instabilen Bindungszustand. Als Ergebnis dieses Glühens, werden die Polymerbindungen wie z.B. Si-F-C Verbindungen getrennt, um CFx Verbindungen zu erzeugen, und das erzeugte CFx und freies Fluor werden aus dem Isolationsfilm 215 heraus diffundiert.
  • Anschließend wird, wie in 7C gezeigt, der dritte Isolationsfilm 218 bis auf eine Dicke von 300 nm unter Verwendung von TEOS- und Sauerstoff-(O2)Gasen in einem Niederdruckplasma abgelagert. Als ein hier zu verwendendes Filmbildungsgas für den CVD SiO2 Film könnte anorganisches SiH4 anstelle von TEOS verwendet werden. Weiterhin könnte O3 Gas anstelle von O2 Gas verwendet werden.
  • Als Nächstes werden, wie in 7D gezeigt, Durchgangslöcher zur Verbindung der ersten Metallverbindungsleitung mit der zweiten Metallverbindungsleitung geöffnet. Wolfram wird selektiv in die Durchgangslöcher unter Verwendung von WF6 und SiH4 Gasen abgelagert, um die Stecker 216 zu bilden. Ähnlich zur ersten Verdrahtungsunterschicht werden Ti und TiN für die zweite Verdrahtungsunterschicht 217a sequentiell bis zu Filmdicken von 50 nm und 70 nm mit dem Zerstäuberverfahren abgelagert. Eine Al-Cu-Si Legierung wird für die Hauptverdrahtungsschicht 217b bis zu einer Dicke von 1,200 nm auf dieser Verdrahtungsunterschicht 217a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrschichtstruktur zu bilden. Anschließend wird diese Metallverdrahtungsschicht der Mehrschichtstruktur mit Lithographie- und RIE- Techniken bearbeitet, um die zweite Metallverbindungsleitung 217 zu bilden. Die erhaltene Struktur wird in einem Glühschritt bei 450°C für 5 Minuten geglüht.
  • Der vierte Isolationsfilm 219 wird bis zu einer Mächtigkeit von 400 nm, unter Verwendung von TEOS- und Sauerstoff-(O2) Gasen, in einem Niedrigdruckplasma bei 400°C abgelagert. Eine Öffnung zur Verbindung eines Zuleitungsdrahtes oder eines Bondingdrahtes wird mit Lithographie- und RIE- Techniken gebildet. Als ein Resultat wird der Oberflächenmetall-Verbindungsleitungsteil, wie in 6 gezeigt, erhalten (bemerke, dass die Öffnung für den Zuleitungsdraht nicht dargestellt ist).
  • 8 zeigt die Konzentrationsverteilung der Bestandselemente (Ti, F, C und Ox) auf einem Abschnitt, der durch eine strichpunktierte Linie 8A-8A' nahe dem Interface der zweiten Metallverbindungsleitung 217 und dem dritten Isolationsfilm 218 angezeigt wird, die auf die obige Weise erhalten werden. Die Abszisse in der 8 repräsentiert die Tiefe von 8A in die Richtung entlang der Linie 8A-8A', und die Ordinate repräsentiert die Konzentration jedes Bestandselementes. Wie in der Vorrichtung der 3, ist die Fluorkonzentration in einem Bereich, der genügend weit weg vom Interface der Unterschicht 217a ist (genauer, ein Bereich des Titannitridfilms, der räumlich 50 nm oder mehr entfernt ist), etwa 5 × 1017 Atome/cm3, und die am Interface ist so niedrig wie etwa 5 × 1018 Atome/cm3. Es sollte bemerkt werden, dass die Fluorkonzentration an einem Teil, der dem dritten Isolationsfilm 218 entspricht (ein Bereich, in dem die Kohlenstoff-(C)Konzentration einen Wert von etwa 1 × 1021 Atome/cm3 zeigt) geringer ist, als die des zweiten Isolationsfilms 215 (ein Bereich, in dem die C Konzentration einen Wert von etwa 1 × 1021 Atome/cm3 zeigt)·dis ist so, weil Fluor ursprünglich nicht in den dritten Isolationsfilm 218 dotiert wurde, und der dritte Isolationsfilm 218 enthält nur Fluor, das aus der zweiten Isolationsschicht 215 während des Glühens diffundierte und im dritten Isolationsfilm 218 verblieb.
  • Bemerke, dass diese Konzentrationsverteilung durch Messung in einem Zustand der 6 erhalten wurde, worin der vierte Isolationsfilm 219 gebildet wurde. Es wurde auch bestätigt, dass dasselbe Resultat in einem Abschnitt entlang der Linie 8A-8A' in der 7D erhalten wurde, worin der vierte Isolationsfilm 219 noch nicht gebildet worden war.
  • In der auf diese Weise zusammengestellten Mehrschichtstruktur kann die Fluorkonzentration am Interface zwischen der zweiten Metallverbindungsleitung 217 und dem dritten Isolationsfilm 218 durch Änderung der Glühbedingungen und der Filmbildungsbedingungen des Fluor dotierten Isolationsfilms geändert werden. 9 ist ein Diagramm, das die Beziehung zwischen der Fluorkonzentration an diesem Interface und dem Auftauchen des Stackerablösens während des Drahtbondings zeigt. Diese Beziehung wurde durch Änderung der Fluorkonzentration an diesem Interface untersucht. Die Bedingungen für das Drahtbonding sind denen in der Vorrichtung der 3 vollständig gleich. Wie aus der 9 klar wird, taucht das Steckerablösen überhaupt nicht auf, wenn die Fluorkonzentration geringer ist als 1 × 1020 Atome/cm3 in dem Bereich, in dem das Ti basierte Metall die höchste Konzentration besitzt. Auf diese Weise kann das Steckerablösen durch die Steuerung der Fluorkonzentration am Interface vermieden werden.
  • Bemerke, dass SIMS-(sekundäre Ionenmassen-Spektrometrie) Analyse zur Messung der Fluorkonzentration im Hochschmelzmetall verwendet wurde. TiF wurden als Entdeckungs-Ionen zur quantitativen Analyse des Fluors in der Titanschicht verwendet. Ein Modell 6600, verfügbar von Perkin Elmer, wurde zur SIMS verwendet. Die Messung wurde unter der Bedingung ausgeführt, worin die Ionisationsenergie von Cs+ Ionen 5 keV war.
  • Der obige Effekt kann auch in einem Metallverbindungsleitungsteil erzielt werden, der eine große Zahl von Schichten hat. Als Nächstes wird ein Beispiel einer Mehrschichtverbindungsleitung mit Bezug auf die 10 beschrieben. Dieses Beispiel erläutert den Fall, worin eine weitere Metallverbindungsleitung auf die zweite Metallverbindungsleitung der Vorrichtung der 3 geschichtet wird. Das heißt, ein drittes 215 wird auf der zweiten Metallverarbeitungsleitung 217 gebildet, und Stecker 226, bestehend aus Wolfram oder Ähnlichem, werden in vorbestimmten Teilen der zweiten Metallverbindungsleitung gebildet. Auf dem oberen Teil wird eine dritte Metallverbindungsleitung 220 wie die zweite Metallverbindungsleitung gebildet. Weiterhin bedeckt eine zweite Isolationsschicht 224 die resultierende Struktur.
  • Dieser Mehrschicht-Metallverbindungsleitungsteil wird, wie in den Abbildungen 11A und 11B gezeigt, hergestellt. Zuerst wird dieselbe Prozedur wie in der Vorrichtung der 3 durchgeführt, um die zweite Metallverbindungsleitung 217 zu bilden. In dieser Stufe ist die Konzentrationsverteilung jedes Bestandselementes entlang einer Linie 5A-5A' in der 11A dieselbe, wie in der 5. Dann wird, im gleichen Schritt wie für den zweiten Isolationsfilm 215, der dritte, mit Fluor dotierte Isolationsfilm 222 bis zu einer Mächtigkeit des Filmes von 2,500 nm gebildet. Die Oberfläche dieses Isolationsfilms 222 wird mit der Schutzlack-Rückätzung- RIE Technik eingeebnet. Anschließend wird dieses Substrat in einen Ofen mit Stickstoffatmosphäre bei 450°C eingebracht, um es für 15 Minuten zu glühen. Als Ergebnis werden CFx und freies Fluor aus dem Isolationsfilm 222 heraus diffundiert.
  • Als Nächstes werden, wie in der 11B gezeigt, Durchgangslöcher zur Verbindung der zweiten Metallverbindungsleitung mit der dritten Metallverbindungsleitung geöffnet. Wolfram wird selektiv in den Durchgangslöchern unter Verwendung von WF6 und SiH4 Gasen abgelagert, um die Stecker 226 zu bilden. Ähnlich zur ersten Verdrahtungsunterschicht, werden Ti und TiN für eine dritte Verdrahtungsunterschicht 220a sequentiell bis zu einer Mächtigkeit von 50 nm und 70 nm mit dem Zerstäuberverfahren abgelagert. Eine Al-Cu-Si Legierung für eine Hauptverdrahtungsschicht 220b wird bis zu einer Mächtigkeit von 1,200 nm auf dieser Verdrahtungsunterschicht 220a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrschichtstruktur zu bilden.
  • Anschließend wird diese Metallverdrahtungsschicht der Mehrschichtstruktur mit Lithographie- und RIE- Techniken bearbeitet, um die dritte Metallverbindungsleitung 220 zu bilden. Die erhaltene Struktur wird in einem Glühschritt bei 450°C für 5 Minuten geglüht.
  • Der zweite Isolationsfilm 224 wird bis zu einer Mächtigkeit von 400 nm unter Verwendung von TEOS- und Sauerstoff-(O2) Gasen in einem Niederdruckplasma bei 400°C abgelagert. Eine Öffnung zur Verbindung eines Zuleitungsdrahtes oder eines Bondingdrahtes wird mit den Lithographie- und RIE- Techniken gebildet. Als Ergebnis wird das dreischichtige Metallverbindungsleitungsteil, wie in 10 gezeigt, erhalten (bemerke, dass die Öffnung für die Zuleitungsdrahtverbindung nicht dargestellt ist). Zu diesem Zeitpunkt zeigt die Konzentrationsverteilung jedes Bestandselementes auf einem Abschnitt entlang der Linie 12B- 12B' in der 10 dasselbe Resultat, wie in der Vorrichtung der 3. Die Oberflächenmetallverbindungsleitung, die auf diese Weise gebildet wird, wurde einem Bondingtest unterzogen, ähnlich wie in der Vorrichtung der 3. Es wurde bestätigt, dass es keine Steckerablösungseffekte gab, die durch das Bonding verursacht werden.
  • 13 zeigt an einem Beispiel den Fall, in dem noch eine Metallverbindungsleitung auf die zweite Metallverbindungsleitung der Vorrichtung der 6 geschichtet wird. D.h., ein dritter Isolationsfilm 222, ähnlich dem zweiten Isolationsfilm 215, wird auf einer zweiten Metallverbindungsleitung 217 gebildet, und ein vierter Isolationsfilm 223 wird weiterhin darauf geschichtet. Stecker aus Wolfram werden in vorbestimmten Teilen der zweiten Metallverbindungsleitung gebildet. Auf dem oberen Teil wird eine dritte Metallverbindungsleitung 220, ähnlich wie die zweite Metallverbindungsleitung, gebildet. Weiterhin bedeckt eine zweite Isolationsschicht 224 die resultierende Struktur.
  • Dieser Mehrschicht-Metallverbindungsleitungsteil wird, wie in den 14A und 14B gezeigt, hergestellt. Zuerst wird dieselbe Prozedur wie zur Bildung der Vorrichtung der 6 durchgeführt, um die zweite Metallverbindungsleitung 217 zu bilden. Die Konzentrationsverteilung jedes Bestandselementes entlang einer Linie 8A-8A' in der 14A wird der in der 8 gleich. Dann wird, im gleichen Schritt, wie für den zweiten Isolationsfilm 215, der dritte, mit Fluor dotierte Isolationsfilm bis zu 2,500 nm gebildet. Die Oberfläche dieses Isolationsfilms 222 wird mit der Schutzlack-Rückätzung- RIE- Technik eingeebnet, dieses Substrat wird in einen Ofen mit einer Stickstoffatmosphäre bei 450°C eingebracht, um es für 15 Minuten zu glühen. Als Ergebnis werden CFx und freies Fluor aus dem Isolationsfilm heraus diffundiert.
  • Als Nächstes werden Durchgangslöcher zur Verbindung der zweiten Metallverbindungsleitung mit der dritten Metallverbindungsleitung geöffnet. Wolfram wird selektiv in den Durchgangslöchern unter Verwendung von WF6 und SiH4 Gasen abgelagert, um die Stecker 226 zu bilden. Ähnlich zur ersten Verdrahtungsunterschicht, werden Ti und TiN für eine dritte Verdrahtungsunterschicht 220a sequentiell bis zu einer Mächtigkeit von 50 nm und 70 nm mit dem Zerstäuberverfahren abgelagert. Eine Al-Cu-Si Legierung für eine Hauptverdrahtungsschicht 220b wird bis zu einer Mächtigkeit von 1,200 nm auf dieser Verdrahtungsunterschicht 220a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrschichtstruktur zu bilden.
  • Anschließend wird diese Metallverdrahtungsschicht der Mehrschichtstruktur mit Lithographie- und RIE- Techniken bearbeitet, um die dritte Metallverbindungsleitung zu bilden. Die erhaltene Struktur wird in einem Glühschritt bei 450°C für 5 Minuten geglüht.
  • Der zweite Isolationsfilm 224 wird bis zu einer Mächtigkeit von 400 nm unter Verwendung von TEOS- und Sauerstoff-(O2) Gasen in einem Niederdruckplasma bei 400°C abgelagert. Eine Öffnung zur Verbindung eines Zuleitungsdrahtes oder eines Bondingdrahtes wird mit den Lithographie- und RIE- Techniken gebildet. Als Ergebnis wird das dreischichtige Metallverbindungsleitungsteil, wie in 13 gezeigt, erhalten (bemerke, dass die Öffnung für die Zuleitungsdrahtverbindung nicht dargestellt ist). Zu diesem Zeitpunkt zeigt die Konzentrationsverteilung jedes Bestandselementes auf einem Abschnitt entlang der Linie 15B- 15B' in der 13 dasselbe Resultat, wie in der Vorrichtung der 6.
  • Die Oberflächenmetallverbindungsleitung, die auf diese Weise gebildet wird, wurde einem Bondingtest unterzogen, ähnlich wie in der Vorrichtung der 6. Es wurde bestätigt, dass es keine Steckerablösungseffekte gab, die durch das Bonding verursacht werden.
  • Das Bildungsverfahren für eine Mehrschichtverbindungsleitung ist nicht auf die obigen Beispiele Begrenzt, und verschiedene Modifikationen könnten angewendet werden. Es ist z.B. möglich, eine Isolationsschicht zwischen der ersten und zweiten Schicht einer dreischichtigen Verbindungsleitung mit dem gleichen Verfahren wie für die Vorrichtung der 3 herzustellen, und eine Isolationsschicht zwischen der zweiten und dritten Schicht mit dem für die 6 verwendeten Verfahren herzustellen.
  • Wie oben beschrieben, wird die Adhäsionsstärke der Mehrschichtverbindungsleitung, die ein Titan basiertes Metall, gebildet auf einem Si-F enthaltenden Isolationsfilm als eine Unterschicht, verwendet, durch die Aufmerksamkeitswidmung auf die Konzentration von Fluor, enthalten in der Unterschicht, verbessert. Eine weitere Analyse des Adhäsionsmechanismus zwischen der Unterschicht und dem Isolationsfilm offenbart den folgenden Effekt. Wenn die Grenze zwischen der Metallverdrahtungsunterschicht und dem Isolationsfilm, repräsentiert durch einen Kreis 16 in der 3, vergrößert wird, schiebt sich eine mehrere nm dicke Reaktionsschicht 230 dazwischen, wie in dem Fotomikrograph der 16 gezeigt. Es wird angenommen, dass die Reaktionsschicht 230 so aufgebaut ist, dass SiO2, enthalten in dem Isolationsfilm 215 mit Ti der Unterschicht reagiert, um ein Reaktionsprodukt TixSiyOz zu bilden. Die Bestandselemente der Reaktionsschicht, erhalten in der Vorrichtung der 3 und die der Reaktionsschicht, erhalten im Stand der Technik, wobei kein Fluorentfernungsprozess durchgeführt wurde, wurden mit der EDX (Energy Dispersed X-ray Spectrometer – Energie gestreutes Röntgenstrahlen-Spektrometer), dabei die folgenden Resultate in Tabelle 1 gezeigten Resultate erzielend.
  • Tabelle 1
    Figure 00250001
  • Die Verhältnisse von Ti zu Si und das von Ti zu O wurden mit der Tabelle 1 berechnet, und die Resultate werden in der Tabelle 2 gezeigt.
  • Tabelle 2
    Figure 00250002
  • In der Tabelle 2 findet man, dass das Verhältnis von Ti zu Si in der Reaktionsschicht, erhalten in der Vorrichtung der 3, so sehr niedrig wie 0.2 oder weniger (Ti/Si < 0.2) ist, und das Verhältnis von Ti zu O auch so sehr niedrig wie 0.2 oder weniger (Ti/O < 0.2) ist. Andererseits sind beide Verhältnisse in der Reaktionsschicht des Standes der Technik, in der kein Fluorentfernungsprozess durchgeführt wurde, so sehr hoch wie 0.8 oder mehr.
  • Eine Untersuchung einer Beziehung zwischen der Bondingfestigkeit und der Dicke der Reaktionsschicht offenbart die folgenden Resultate, die in der 17 gezeigt werden. Die Stärke von 3 g oder mehr, die in einem guten Bondingzustand erwartet wird, wird in einer Reaktionsschicht von 3.5 nm oder weniger Dicke erreicht. Die Verhältnisse von Bestandselementen einer Reaktionsschicht, die einer Bondingfestigkeit von 7.5 g entsprechen, wurden mit der EDX analysiert, und die Ergebnisse werden in der 18 gezeigt. Es wurde gefunden, dass die Ti Menge in der Reaktionsschicht 100 oder weniger im Bezug auf Si und O ist. Die Verhältnisse der Bestandselemente einer Reaktionsschicht, die einer Bondingfestigkeit von 1.5 g entspricht, wurden mit der EDX analysiert, und die Ergebnisse werden in der 19 gezeigt. Es wurde gefunden, dass die Ti Menge in der Reaktionsschicht, mit Ausnahme für einen Teil, die Mengen von Si und O stark übertrifft. Bemerke, dass in den Abbildungen 18 und 19 jede Abszisse nicht die aktuellen Distanzen, sondern eine schematisches Positionsverhältnis der Messpunkte angibt. Die Dicke der Reaktionsschicht 230 ist 2 oder 3 nm in der 18, und 4 oder 6 nm in der 19.
  • Die 20 zeigt einen Vergleich zwischen der Fluorentfernung und dem Stand der Technik, in dem kein Fluorentfernungsprozess ausgeführt wird, durch Berechnung der Ti/Si und Ti/O Werte. Zumindest auf der zentralen Position einer Reaktionsschicht in eine Richtung der Filmdicke, sind in der Vorrichtung der 3, zwei Verhältnisse der Elemente 1.0 oder weniger, während diese Verhältnisse beim Stand der Technik 1.0 oder mehr sind. D.h., das charakteristische Verhältnis wird offenkundig, in dem die Adhäsionsstärke in der Reaktionsschicht mit kleinen Werten von Ti bis Si und O der Adhäsionsstärke beim Stand der Technik überlegen wird. Obwohl dieser Mechanismus noch nicht aufgeklärt wurde, wird angenommen, dass Diffusion von F zur Ti Schicht stark in diesem Phänomen beteiligt ist. Aus dem oben Gefundenen wurde vermutet, dass ein Anwachsen der Adhäsionsstärke der Unterschicht durch Verhinderung der Diffusion von F in die Reaktionsschicht realisiert werden könnte. Um die Verhinderung der F Diffusion zu erreichen, wird, von einem Standpunkt unterschiedlich zu den Vorrichtungen der Abbildungen 3 bis 13, die folgende Ausführung vorgeschlagen.
  • (Ausführung der Erfindung)
  • 21 ist eine Schnittansicht, die ein Metallverbindungsleitungsteil einer Halbleitervorrichtung gemäß einer Ausführung der vorliegenden Erfindung zeigt. Mit Bezug auf die 21, wird ein erster Isolationsfilm (SiO2) 212 auf einem Si Substrat 211 gebildet, und eine erste Metallverbindungsleitung 213 wird partiell auf der Oberfläche des ersten Isolationsfilms 212 gebildet. Diese Metallverbindungsleitung 213 ist eine Verbindungsleitung der Mehrfachschichtstruktur, die aus einer Titan basierten Metallunterschicht 213a und einer Hauptverdrahtungsschicht 213b von z.B. einer Al-Cu-Si Legierung besteht. Ein zweiter Isolationsfilm 215 wird in dem Restbereich des ersten Isolationsfilms 212 gebildet. Dieser Isolationsfilm 215 ist ein SiO2 Film, der Si-F Verbindungen 215a enthält. Die charakteristische Eigenschaft dieser Ausführung ist, dass ein erster Fluorunterdiffusionsunterdrückungsfilm 231 auf diesem Isolationsfilm gebildet wird. Dieser Fluordiffusionsunterdrückungsfilm 231 ist ein SiN Film, ein Siliziumfilm, ein W-, Ti-, Co- oder Ni basierter Metallsilicidfilm, ein Metallfilm mit einem Al- oder Cu-basierten Metallfilm, oder eine Mehrschichtstruktur dieser Filme kann verwendet werden.
  • Der Fluordiffusionsunterdrückungsfilm 231 wird bearbeitet, um selektiv unter einem Teil angeordnet zu werden, das als Verbindungsleitungsbereich für eine Bondingdrahtverbindung (Bondingstecker) dient. Danach wird ein dritter Siliziumoxidisolationsfilm 218 aus z.B. SiO2 auf dem Fluordiffusionsunterdrückungsfilm 231 und dem zweiten Isolationsfilm 215 gebildet. Ein Stecker 216, der z.B. aus Wolfram (W) als Durchgangsleiter besteht, wird auf der Metallverbindungsleitung 213 gebildet. Elektroden werden aus der Oberfläche des dritten Isolationsfilms 218 durch den zweiten Isolationsfilm 215 und den dritten Isolationsfilm 218 hindurch heraus gelöst.
  • Eine zweite Metallverbindungsleitung 217 wird auf dem Isolationsfilm 218 gebildet, und ein Teil der zweiten Metallverbindungsleitung 217 wird mit den Steckern 216 verbunden. Diese Metallverbindungsleitung 217 ist eine Verbindungsleitung einer Mehrschichtstruktur, die aus einer Titan basierenden Metallunterschicht 217a und einer Hauptverdrahtungsschicht 217b aus z.B. einer Al-Cu-Si Legierung besteht. Der Isolationsfilm 218 und die Metallverbindungsleitung 217 werden mit einem vierten Isolationsfilm (Passivierungsfilm) 219 zugedeckt, um ein Oberflächen-Metallverbindungsleitungsteil zu bilden.
  • Die obige Halbleitervorrichtung wird nach dem folgenden Verfahren hergestellt. Denselben Prozeduren, wie in den Abbildungen 4A und 4B gezeigt, folgend, werden der erste Isolationsfilm 212, die erste Metallverbindungsleitung 213 und der zweite Isolationsfilm 215 auf dem Substrat 211 gebildet.
  • Dann wird, wie in 22A gezeigt, z.B. ein SiN Isolationsfilm als der Fluordiffusionsunterdrückungsfilm 231 bis zu einer Dicke von 200 nm auf dem zweiten Isolationsfilm 215, der Si-F Verbindungen enthält, mit dem Niederdruckplasma- CVD Verfahren abgelagert. Anschließend wird der SiN Film mit der Lithographie- und der RIE- Technik geätzt, um den SiN Film nur im Bereich unter dem Steckerteil übrig zu lassen, damit die Bondingdrahtverbindung gebildet wird. Dieselbe Prozedur wird zur Verwendung auf einem SiH4-SiO2 Film, einem SiON Film, einem Polysiliziumfilm, oder einem Metallfilm als diesem Fluordiffusionsunterdrückungsfilm 231 durchgeführt. Jeder Film wird mit der Lithographietechnik geätzt, um selektiv im Bereich unter dem Bondingstecker angeordnet zu sein. Der dritte Isolationsfilm 218 wird bis zu einer Mächtigkeit von 300 nm unter Verwendung von TEOS- und Sauerstoff (O2) Gasen in einem Niederdruckplasma abgelagert.
  • Als Nächstes wird, wie in der 22B gezeigt, ein Durchgangsloch zur Verbindung der ersten Metallverbindungsleitung mit der zweiten Metallverbindungsleitung geöffnet. Wolfram wird selektiv in dem Durchgangsloch unter Verwendung von WF6 und SiH4 Gasen abgelagert, um den Stecker 216 zu bilden. Ähnlich zur ersten Verdrahtungsunterschicht, werden Ti und TiN für eine zweite Verdrahtungsunterschicht 217a sequentiell bis zu einer Mächtigkeit von 50 nm und 70 nm mit dem Zerstäuberverfahren abgelagert. Eine Al-Cu-Si Legierung für eine Hauptverdrahtungsschicht 217b wird bis zu einer Mächtigkeit von 1,200 nm auf dieser Verdrahtungsunterschicht 217a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrschichtstruktur zu bilden. Anschließend wird diese Metallverdrahtungsschicht der Mehrschichtstruktur mit Lithographie- und RIE- Techniken bearbeitet, um die zweite Metallverbindungsleitung 217 zu bilden. Die erhaltene Struktur wird in einem Glühschritt bei 450°C für 5 Minuten geglüht.
  • Der vierte Isolationsfilm 219 wird bis zu einer Mächtigkeit von 400 nm unter Verwendung von TEOS- und Sauerstoff-(O2) Gasen in einem Niederdruckplasma bei 400°C abgelagert. Eine Öffnung zur Verbindung eines Bondingsteckers 232 wird mit den Lithographie- und RIE- Techniken gebildet. Als Ergebnis wird das Oberflächenverbindungsleitungsteil, wie in 21 gezeigt, erhalten.
  • Die Nachbarschaft des Interfaces zwischen der zweiten Metallverbindungsleitung 217 und dem dritten Isolationsfilm 218, die auf diese Weise erhalten wurden, wurde analysiert. Als Ergebnis wurde die Bildung einer Reaktionsschicht 230, wie in der 16 gezeigt, bestätigt. Die Dicke der Reaktionsschicht war 2.6 nm auf einem Abschnitt entlang einer gestrichelten Linie C-C' in der 228, und 4.1 nm auf einem Abschnitt entlang einer gestrichelten Linie D-D'. Die Verhältnisse der Bestandselemente in der Reaktionsschicht wurden mit EDX analysiert. Die Bestandteilverhältnisse Ti/Si und Ti/O waren im zentralen Teil der Reaktionsschicht in einer Richtung der Filmdicke entlang der Linie C-C' so niedrig wie 0.3, während diese in der Reaktionsschicht entlang der Linie D-D' größer als 1 waren. D.h., es wurde bestätigt, dass der Umfang von Ti im Bereich (Bondingsteckerbereich) gering war, da wo die Adhäsionseigenschaften zwischen Ti und SiO2 erhöht werden sollten. Die Fluorkonzentrationen in der Ti Unterschicht 217a und der Reaktionsschicht 230 in der 16 wurden untersucht, und sind geringer als 1 × 1020 Atome/cm3.
  • Die Halbleitervorrichtung mit dieser Konzentrationsverteilung wurde einem Ultraschallbondingtest unterworfen. Ein Metalldraht, mit einem 25 μm Durchmesser, wurde zwischen einem Bondingstecker (50 × 80 μm) mit derselben Anordnung wie der der zweiten Metallverbindungsleitung 217 auf einem IC Chip und einem Ausgang eines Gehäuseteils, auf dem der IC Chip montiert ist, mit einem vorbestimmten Ultraschallausgabe und einer vorbestimmten Last verbunden. Ein Zugtest wurde an 100 Bondingdrähten durchgeführt, um die Anwesenheit von Ablösungseffekten, erzeugt am Interface zwischen dem Bondingstecker und dem Isolationsfilm 218, zu prüfen. Als Ergebnis gab es keinen Ablösungseffekt. Folglich war es klar, dass die Adhäsionseigenschaften zwischen der Metallverdrahtungsunterschicht 217a und dem Isolationsfilm 218 unter Verwendung der Technik, durch die die Bestandteilverhältnisse von Ti/Si und Ti/O geringer als 1.0 wurden, angehoben werden konnten.
  • 23 ist eine Schnittansicht, die ein Metallverbindungsleitungsteil einer weiteren Halbleitervorrichtung zeigt, die keinen Teil der vorliegenden Erfindung zeigt. Mit Bezug auf die 23, wird ein erster Isolationsfilm (SiO2) 212 auf einem Si Substrat 211 gebildet, und eine erste Metallverbindungsleitung 213 wird partiell auf der Oberfläche des ersten Isolationsfilms 212 gebildet. Diese Metallverbindungsleitung 213 ist eine Verbindungsleitung der Mehrfachschichtstruktur, die aus einer Titan basierten Metallunterschicht 213a und einer Hauptverdrahtungsschicht 213b von z.B. einer Al-Cu-Si Legierung besteht. Ein zweiter Isolationsfilm 215 wird in dem Restbereich des ersten Isolationsfilms 212 gebildet. Dieser Isolationsfilm 215 ist ein SiO2 Film, der Si-F Verbindungen enthält. Die charakteristische Eigenschaft dieser Vorrichtung ist, den Isolationsfilm 215 teilweise zu entfernen. Ein Teil oder der gesamte Isolationsfilm 215 wird an einem Teilstück, das als ein Verbindungsleitungsbereich für eine Bondingdrahtverbindung dient, in dem die Adhäsionseigenschaften zwischen Ti und SiO2verbessert werden sollten, werden selektiv mit der Lithographietechnik, der CDE- und RIE- Technik und Ähnlichem entfernt. Z.B., wenn der Isolationsfilm 215 eine normale Dicke von 800 nm besitzt, wird er um eine Dicke von 600 nm im Bereich unter dem Bondingstecker 232 entfernt. Obwohl es überlegt wird, die gesamte Dicke des Isolationsfilms 215 zu verdünnen, steigt die Kapazität zwischen der Verbindungsleitungen, die auf zwei verschiedenen Schichten gebildet wurden an, um so eine Hochgeschwindigkeitsoperation zu verschlechtern. Aus diesem Grund ist es wünschenswert, den Isolationsfilm 215 nur unterhalb des Bondingsteckers 232 zu verdünnen. Eine Dicke des Isolationsfilms unterhalb des Bondingsteckers sollte bevorzugt 100 bis 600 nm sein, bevorzugter 200 bis 500 nm.
  • Die obige Halbleitervorrichtung wird nach dem folgenden Verfahren hergestellt. Denselben Prozeduren, wie in den Abbildungen 4A und 4B gezeigt, folgend, werden der erste Isolationsfilm 212, die erste Metallverbindungsleitung 213 und der zweite Isolationsfilm 215 auf dem Substrat 211 gebildet. Bemerke, dass in diesem Fall die Dicke des zweiten Isolationsfilms 215 festgelegt wird, 800 nm zu sein.
  • Dann wird, wie in der 24A gezeigt, der Isolationsfilm 215 auf einem Teilstück unterhalb des Bereichs, in dem der Bondingstecker gebildet werden soll, selektiv um eine Dicke von 600 nm entsprechend der Lithographietechnik, der CDE- oder RIE- Technik, oder etwas Ähnlichem entfernt. Anschließend wird ein dritter Isolationsfilm 218 bis zu einer Mächtigkeit von 300 nm unter Verwendung von TEOS- und Sauerstoff-(O2)Gasen in einem Niederdruckplasma abgelagert.
  • Als Nächstes wird, wie in der 24B gezeigt, ein Durchgangsloch zur Verbindung der ersten Metallverbindungsleitung mit der zweiten Metallverbindungsleitung geöffnet. Wolfram wird selektiv in dem Durchgangsloch unter Verwendung von WF6 und SiH4 Gasen abgelagert, um den Stecker 216 zu bilden. Ähnlich zur ersten Verdrahtungsunterschicht, werden Ti und TiN für eine zweite Verdrahtungsunterschicht 217a sequentiell bis zu einer Mächtigkeit von 50 nm und 70 nm mit dem Zerstäuberverfahren abgelagert. Eine Al-Cu-Si Legierung für eine Hauptverdrahtungsschicht 217b wird bis zu einer Mächtigkeit von 1,200 nm auf dieser Verdrahtungsunterschicht 217a mit dem Zerstäuberverfahren abgelagert, um die Metallverdrahtungsschicht der Mehrschichtstruktur zu bilden. Anschließend wird diese Metallverdrahtungsschicht der Mehrschichtstruktur mit Lithographie- und RIE- Techniken bearbeitet, um die zweite Metallverbindungsleitung 217 zu bilden. Die erhaltene Struktur wird in einem Glühschritt bei 450°C für 5 Minuten geglüht.
  • Ein vierter Isolationsfilm 219 wird bis zu einer Mächtigkeit von 400 nm unter Verwendung von TEOS- und Sauerstoff-(O2) Gasen in einem Niederdruckplasma bei 400°C abgelagert. Eine Öffnung zur Verbindung eines Bondingsteckers 232 wird mit den Lithographie- und RIE- Techniken gebildet. Als Ergebnis wird das Oberflächenverbindungsleitungsteil, wie in 23 gezeigt, erhalten.
  • Die Nachbarschaft des Interfaces zwischen der zweiten Metallverbindungsleitung 217 und dem dritten Isolationsfilm 218, die auf diese Weise erhalten wurden, wurde analysiert. Als Ergebnis wurde die Bildung einer Reaktionsschicht 230, wie in der 16 gezeigt, bestätigt. Die Dicke der Reaktionsschicht war 2.7 nm auf einem Abschnitt entlang einer gestrichelten Linie E-E' in der 23, und 4.0 nm auf einem Abschnitt entlang einer gestrichelten Linie F-F'. Die Verhältnisse der Bestandteilelemente in der Reaktionsschicht wurden mit EDX analysiert. Die Bestandteilverhältnisse Ti/Si und Ti/O waren im zentralen Teil der Reaktionsschicht in einer Richtung der Filmdicke entlang der Linie E-E' so niedrig wie 0.3, während diese in der Reaktionsschicht entlang der Linie F-F' größer als 1 waren. D.h., es wurde bestätigt, dass der Umfang von Ti im Bereich (Bondingsteckerbereich) gering war, da wo die Adhäsionseigenschaften zwischen Ti und SiO2 erhöht werden sollten.
  • Die Halbleitervorrichtung mit dieser Konzentrationsverteilung wurde einem Ultraschallbondingtest unterworfen. Ein Metalldraht, mit einem 25 μm Durchmesser, wurde zwischen einem Bondingstecker (50 × 80 μm) mit derselben Anordnung wie der der zweiten Metallverbindungsleitung 217 auf einem IC Chip und einem Ausgang eines Gehäuseteils, auf dem der IC Chip montiert ist, mit einem vorbestimmten Ultraschallausgabe und einer vorbestimmten Last verbunden. Ein Zugtest wurde an 100 Bondingdrähten durchgeführt, um die Anwesenheit von Ablösungseffekten, erzeugt am Interface zwischen dem Bondingstecker und dem Isolationsfilm 218, zu prüfen. Als Ergebnis gab es keinen Ablösungseffekt. Folglich war es klar, dass die Adhäsionseigenschaften zwischen der Metallverdrahtungsunterschicht 217a und dem Isolationsfilm 218 durch Reduzierung der Dicke des Isolationsfilms 215, der Si-F Verbindungen enthält, angehoben werden konnten. Das liegt daran, dass Umfang von Fluor, der die Diffusionsquelle ist, in der dünnen Schicht ursprünglich klein war.
  • Bemerke, dass die vorliegende Erfindung nicht auf die obige Ausführung beschränkt ist. In einer Mehrschichtverbindungsleitung mit mehr als drei Schichten, wird das Verfahren der oben beschriebenen Ausführung nur für eine Oberflächenschicht verwendet, und das Verfahren der Vorrichtungen der Abbildungen 3 bis 13 oder des Standes der Technik wird für die übrigen Unterschichten verwendet.
  • In der oben beschriebenen Ausführung werden Siliziumsubstrate für die Substrate für die vorliegende Erfindung verwendet. Jedoch sind die Substrate nicht auf Siliziumsubstrate beschränkt. Jedes gewöhnlich für eine Halbleitervorrichtung verwendete Substratmaterial kann für die vorliegende Erfindung verwendet werden.
  • Wie oben beschrieben wird gemäß der vorliegenden Erfindung der folgende Prozess auf dem Isolationsfilm, der Si-F Verbindungen enthält, durchgeführt. D.h., ein Fluordiffusionsunterdrückungsfilm wird auf dem Isolationsfilm gebildet. Danach wird eine Metallverbindungsleitung, die Ti enthält, auf diesem Isolationsfilm gebildet. Die Adhäsionseigenschaften zwischen dem Isolationsfilm und der Ti basierten Metallverdrahtungsschicht werden durch die Festlegung der Fluorkonzentration am Interface zwischen Ti und dem Isolationsfilm auf weniger als 1 × 1020 Atome/cm3, oder durch die Festlegung der Verhältnisse von Ti zu Si und O in einer Reaktionsschicht, gebildet am Interface, auf 1.0 oder weniger, erhöht. Daher kann die Halbleitervorrichtung mit hoher Zuverlässigkeit, in der keine Ablösung zwischen Ti und dem Isolationsfilm auftaucht, realisiert werden.

Claims (2)

  1. Eine Halbleitereinrichtung, enthaltend: ein Substrat (211); einen Siliziumoxidisolationsfilm (215), oberhalb des Substrats (211) lokalisiert, und Silizium-Fluorverbindungen enthaltend; und eine auf Titan basierende Metallverdrahtungsschicht (217a), oberhalb des Isolationsfilms (215) lokalisiert; gekennzeichnet durch: einen Siliziumoxidisolationsfilm (218) ohne Silizium-Fluorverbindungen, lokalisiert auf dem Siliziumoxidisolationsfilm (215) mit Silizium-Fluorverbindungen, wobei die auf Titan basierende Metallverdrahtungsschicht (217a) auf dem Isolationsfilm (218) lokalisiert ist, der keine Silizium-Fluorverbindungen enthält; eine Reaktionsschicht (230), lokalisiert am Interface zwischen dem Isolationsfilm (218) ohne Silizium-Fluorverbindungen und der auf Titan basierenden Metallverdrahtungsschicht (217a) und zumindest Titan, Silizium und Sauerstoff enthaltend, wobei die Reaktionsschicht (230) zumindest an einem zentralen Teil davon in eine Richtung der Filmdicke einen Bereich besitzt, in dem die Verhältnisse der Titankonzentration zur Siliziumkonzentration und zur Sauerstoffkonzentration nicht größer als 1 sind; wobei die Fluorkonzentration am Interface der auf Titan basierenden Metallverdrahtungsschicht (217) zur darunter liegenden Schicht geringer als 1 × 1020 Atome/cm3 ist; einen Fluordiffusionsunterdrückungsfilm (231), gebildet unterhalb des Bereiches der Reaktionsschicht (230), in der die Verhältnisse der Titankonzentration zur Siliziumkonzentration und zur Sauerstoffkonzentration nicht größer als 1 sind, wobei der Fluordiffusionsunterdrückungsfilm (231) sich am Interface zwischen dem Isolationsfilm mit Silizium-Fluorverbindungen und dem Isolationsfilm (218) ohne Silizium-Fluorverbindungen befindet, und wobei der Fluordiffusionsunterdrückungsfilm (231) aus einem aus einer Gruppe ausgewählten Film besteht, die aus einem Siliziumfilm, einem Siliziumnitratfilm, einem Wolfram basierendem Metallsiliziumverbindungsfilm, einem Titan basierendem Metallsiliziumverbindungsfilm, einem Nickel basierendem Metallsiliziumverbindungsfilm, einem Aluminium basierendem Metallfilm, einem Kupfer basierendem Metallfilm und einer Mehrschichtenstruktur dieser Filme besteht.
  2. Eine Einrichtung entsprechend dem Anspruch 1, die weiterhin eine Kontaktierungsfläche (232) enthält, gebildet auf der Metallverdrahtungsschicht (217), wobei der Bereich der Reaktionsschicht (230), in dem die Verhältnisse der Titankonzentration zur Siliziumkonzentration und zur Sauerstoffkonzentration nicht größer als 1 sind, unterhalb der Kontaktierungsfläche (232) lokalisiert ist.
DE69534636T 1994-09-01 1995-09-01 Halbleitervorrichtung und deren Herstellungsverfahren Expired - Lifetime DE69534636T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20872894 1994-09-01
JP20872894 1994-09-01
JP8598995 1995-03-20
JP8598995 1995-03-20

Publications (2)

Publication Number Publication Date
DE69534636D1 DE69534636D1 (de) 2005-12-29
DE69534636T2 true DE69534636T2 (de) 2006-08-10

Family

ID=26427011

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69533233T Expired - Lifetime DE69533233D1 (de) 1994-09-01 1995-09-01 Halbleitervorrichtung und deren Herstellungsverfahren
DE69525795T Expired - Lifetime DE69525795T2 (de) 1994-09-01 1995-09-01 Halbleiteranordnung und Herstellungsverfahren
DE69534636T Expired - Lifetime DE69534636T2 (de) 1994-09-01 1995-09-01 Halbleitervorrichtung und deren Herstellungsverfahren

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE69533233T Expired - Lifetime DE69533233D1 (de) 1994-09-01 1995-09-01 Halbleitervorrichtung und deren Herstellungsverfahren
DE69525795T Expired - Lifetime DE69525795T2 (de) 1994-09-01 1995-09-01 Halbleiteranordnung und Herstellungsverfahren

Country Status (7)

Country Link
US (3) US5753975A (de)
EP (3) EP0949677B1 (de)
JP (1) JP3535280B2 (de)
KR (1) KR0172205B1 (de)
CN (1) CN1069446C (de)
DE (3) DE69533233D1 (de)
TW (1) TW350135B (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US6268657B1 (en) * 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
JPH09129727A (ja) * 1995-10-30 1997-05-16 Nec Corp 半導体装置及びその製造方法
JPH09172072A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置及びその製造方法
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
KR100295380B1 (ko) * 1997-04-02 2001-08-07 가네꼬 히사시 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
US6828230B2 (en) 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP0933814A1 (de) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US5994778A (en) * 1998-09-18 1999-11-30 Advanced Micro Devices, Inc. Surface treatment of low-k SiOF to prevent metal interaction
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP3230667B2 (ja) * 1998-11-17 2001-11-19 日本電気株式会社 半導体装置の配線構造
US6444593B1 (en) 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6444295B1 (en) * 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness
US6166427A (en) * 1999-01-15 2000-12-26 Advanced Micro Devices, Inc. Integration of low-K SiOF as inter-layer dielectric for AL-gapfill application
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6372291B1 (en) * 1999-12-23 2002-04-16 Applied Materials, Inc. In situ deposition and integration of silicon nitride in a high density plasma reactor
JP3425582B2 (ja) * 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3574383B2 (ja) * 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
JP5953974B2 (ja) * 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US10153175B2 (en) * 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612557A (en) * 1986-10-27 1997-03-18 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
KR0131439B1 (ko) * 1992-11-24 1998-04-14 나카무라 타메아키 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
DE69525795D1 (de) 2002-04-18
KR960012327A (ko) 1996-04-20
KR0172205B1 (ko) 1999-03-30
JPH08321547A (ja) 1996-12-03
EP0949677A1 (de) 1999-10-13
EP0949677B1 (de) 2004-06-30
EP0949676B1 (de) 2005-11-23
DE69533233D1 (de) 2004-08-05
EP0949676A1 (de) 1999-10-13
US5753975A (en) 1998-05-19
DE69534636D1 (de) 2005-12-29
JP3535280B2 (ja) 2004-06-07
EP0700087B1 (de) 2002-03-13
US6046502A (en) 2000-04-04
DE69525795T2 (de) 2002-10-24
CN1132935A (zh) 1996-10-09
TW350135B (en) 1999-01-11
EP0700087A3 (de) 1997-01-08
CN1069446C (zh) 2001-08-08
US5874779A (en) 1999-02-23
EP0700087A2 (de) 1996-03-06

Similar Documents

Publication Publication Date Title
DE69534636T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
EP0269095B1 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE69737762T2 (de) Verbesserungen in Bezug auf integrierte Schaltungen
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE19620022C2 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE10318921B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE69937317T2 (de) Al-Cu Dünnfilmsputterprozess mit hohem Durchsatz auf einem schmalen Kontakt-Via
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE4222142A1 (de) Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10101037A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren
DE19505947A1 (de) Halbleitervorrichtung
DE19521389C2 (de) Verfahren und Vorrichtung zum Herstellen einer integrierten Halbleiterschaltung
DE10041565B4 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP0199078B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition