CN1132935A - 半导体器件和半导体器件的制造方法 - Google Patents

半导体器件和半导体器件的制造方法 Download PDF

Info

Publication number
CN1132935A
CN1132935A CN95117116A CN95117116A CN1132935A CN 1132935 A CN1132935 A CN 1132935A CN 95117116 A CN95117116 A CN 95117116A CN 95117116 A CN95117116 A CN 95117116A CN 1132935 A CN1132935 A CN 1132935A
Authority
CN
China
Prior art keywords
dielectric film
concentration
titanium
fluorine
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95117116A
Other languages
English (en)
Other versions
CN1069446C (zh
Inventor
松能正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1132935A publication Critical patent/CN1132935A/zh
Application granted granted Critical
Publication of CN1069446C publication Critical patent/CN1069446C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件包括一个衬底、一个在该衬底上面形成的并包含有硅氟键的绝缘膜，和一个在该绝缘膜上形成的钛-基金属布线层，该钛-基金属布线层包含有从绝缘膜扩散来的氟并且具有小于1×1020atoms/cm3的氟浓度。

Description

半导体器件和半导体器件的制造方法
本发明涉及一种在绝缘膜上具有一个钛基金属布线层的半导体器件，特别是涉及一种在布线层和绝缘膜之间具有改进的粘结特性的半导体器件和半导体器件的制造方法。
近年来，根据用于集成电路的较高集成度和用于高速操作的要求，抑制在集成电路中的布线电容已经变成一个严重的问题。当布线间隙是在亚微米量级时，在互连之间的电容量突然地增加使一个信号的传送延迟延长。尤其是在用于一个CPU和类似物的高速逻辑电路中，在一个芯片上的布线是多层的。为了找到一个具有低介质常数的绝缘膜来适用于一个集成电路芯片，已经做了广泛的研究。
作为用于集成电路的一种常规的绝缘膜，广泛地使用氧化硅膜(SiO2)。一般由CVD形成的氧化硅膜的介质常数大约为4.2至5.0。为了把这种介电常数减少到一半，已知了一种有机聚合物(2.0至3.1的介电常数)，然而该有机聚合物具有不足的热稳定性和制图困难的问题。
最近已经研究：通过把氟(F)加到一个氧化硅膜中来形成一个包含有Si-F键的绝缘膜(3.0至3.6的介电常数)并使该绝缘膜的介电常数减小。一种包含Si-F键的绝缘膜是这样一种材料，该材料因其在多层互连中的极好的掩埋特性而得到注意。通过把氟夹到一种氧化膜中，能够实现具有低介电常数的绝缘膜。这种绝缘膜例如被发表在″Reduction of WiringCopacitance with New LowDietechrie SiOF Interlayer Filmfor High Speed/Low PowerSub-half Micron CMOS″(J.Ida etal.，1994 Symposium onVLST CP.59))中。该文章公开了在利用含有Si-F键的绝缘膜(3.6的介电常数)的互连中与利用常规CVD氧化膜(4.3的介电常数)互连中相比，一个0.35-fm CMOS 2NAND门电路的传送延迟时间(tpd)被改进了13％。
用这种方法，含有Si-F键的绝缘膜具有一个低的介电常数和一个减小布线电容量的作用。另一方面，这种绝缘膜具有与耐熔金属布线层不足的粘结特性而引起该布线层脱皮的缺点。下面参照附图将描述这种情况。
图1是一个表示在一个半导体器件的表面上形成有两层互连的半导体器件的部分截面图。特别是，在一个硅衬底111的表面上形成一个半导体器件(没有示出)并且利用由氧化硅组成的第一绝缘膜112覆盖它的整个上表面。在第一绝缘膜112的表面上形成由钛(Ti)组成的布线下层113a。一个由Cu，Al-Si-Cu，或类似物组成的主布线层113b被叠加在布线下层113a上，这些叠加的层形成了第一金属互连113。通过采用这种方式中的两层结构，与绝缘有关的机械强度能够被加强而不增加一个夹层的电阻。第一布线层通过一个导体(没有示出)与在衬底111上形成的半导体元件(没有示出)相连接。
在第一金属互连113的整个表面上形成一个含有Si-F键的二氧化硅(SiO2)的第二绝缘膜115。在第一金属互连113上局部地形成通路孔，并且在这些通路孔中掩埋由钨(W)构成的芯柱116。在这个第二绝缘膜115上叠加一个由钛(Ti)构成的第二布线下层117a和一个由Cu、Al-Si-Cu，或类似物构成的第二主布线层117b，以便形成一个第二金属互连117。在这个结构上形成一个由二氧化硅(SiO2)组成的第三绝缘膜119。
在用这种方式制造的半导体器件中，由于布线层中产生的剩余的热应力和在焊接期间的机械冲击，在表面上的第二金属互连17可以从第二绝缘层上起皮。这种起皮被认为是由在含有Si-F键的绝缘层115和钛布线下层117a之间的不良的粘结特性所引起的。
如上面所述，在具有包含Si-F键的绝缘膜和钛布线层的半导体器件中，在钛布线层和绝缘膜之间的界面上的粘结特性被降低。因此，由于在金属布线膜中产生的热应力和在焊接期间的机械应力引起了金属布线膜起皮。
本发明的目的是提供一种具有高可靠性而不引起金属布线膜脱皮的半导体器件和一种用于制造这种半导体器件的方法。
为了实现上述目的，根据本发明的一个方面，一种半导体器件包括：一个衬底；一个在该被衬底上形成的并含有硅-氟键的绝缘膜；和一个在绝缘膜上的钛基金属布线层，所述钛—基金属布线层包含有从绝缘膜的氟和具有小于1×2020atoms/cm3的氟浓度。
SIMS(Secondary Ion Mass Spectrometry)分析方法用于测量在耐熔金属中的氟浓度。TiF被用作为用于在钛层中氟的定量分析的检测离子。从Perkin Elmer得到的一种Model 6600用于SIMS。在Cs+离子的离子能量是5Kev的条件下进行测量。
根据本发明的第二个方面，一种半导体器件包括：一个衬底：一个在衬底上形成并含有硅-氟键的绝缘膜；一个在所述绝缘膜上形成的钛-基金属布线层；和一个在绝缘膜和钛-基金属布线层之间形成的，并至少包含有钛、硅和氧的反应层；其特征是：至少在沿膜厚度方向上的反应层的中心部分上反应层具有一个区域，在该区域中钛浓度与硅浓度之比和钛浓度与氧浓度之比分别不大于1。
根据本发明的第三个方面，一种半导体器件包括：一个具有第一和第二区域的衬底；一个在衬底上形成并包含有硅-氟键的第一绝缘膜，第一绝缘膜具有在第一区域上的第一厚度和在第二区域上具有比第一厚度更大的第二厚度；一个在第一绝缘膜上形成的钛—金属布线层，和一个至少在布线层形成的第二绝缘膜，该第二绝缘膜具有一个用于在布线层导线焊接的开口。
根据本发明，一种用于制造半导体器件的方法包括下述步骤：在一个衬底上形成一个包含有硅-氟键的绝缘膜；使绝缘膜退火以便使游离氟和氟化合物扩散到绝缘膜的外面；和在绝缘膜上形成一个钛-基金属布线层。
当在含有硅-氟键的绝缘膜上直接地形成或通过另一绝缘膜形成一个钛-基耐熔金属布线层时，在绝缘膜中的氟在相继的退火步骤中或类似步骤中被扩散到钛-基金属布线层中。扩散的氟在布线层中或在布线层和绝缘膜之间的界面上形成了TiF、TixFy，并在同时形成了SixFy、SixFyOz，SixFyCz和类似物。此外，在该界面上形成了由TixSiyOz构成的反应层。这些产物降低了在绝缘层和钛-基布线层之间的粘结性能。特别是当在钛-基布线层的氟浓度是1×1020atoms/cm3或更大时，或当Ti与Si之比和Ti与O之比在反应层中更高时，粘结性能被大大地降低。
在本发明的半导体器件中，在绝缘膜淀积之后，利用一种方法例如加热能够从绝缘膜中消除没有键基的游离氟、氟离子，和SixFy、CxFy、SixFyOz、SixFyCz、HxFy和具有低键能的类似物。然后，形成钛-基耐熔金属布线层，以致于在绝缘膜中仅保留稳定的SiF。特别是，氟浓度能够设置为小于1×1020atoms/cm3。
在绝缘膜淀积之后通过抑制F的扩散量来设置在用于焊线连接的布线层和绝缘层之间的界面上形成的反应层的成分，以致于Ti与Si的成分之比和Ti与O的成分之比是1或更小。根据这种操作，在界面上的粘结性能能够大大地改进。
本发明的其它目的和优点将通过下面的描述来说明，一部分从描述中将是明显的，或通过实施本发明可以看到。借助于在附加权利要求中特别指出的手段和结构可以实现和得到本发明的目的和优点。
作为构成说明书的一部分的附图结合上述的一般描述和下面给出的优选实施例的详细描述说明了目前本发明的最佳实施例，用来解释本发明的原理。
图1是一个表示根据现有技术的半导体器件的主要部件的截面，它用于说明金属互连的脱皮；
图2是一个表示沿着图1中线2A-2A′截取的截面上组成元素的纵向浓度分布的曲线；
图3是一个表示根据本发明的第一种实施例的半导体器件的主要部分的截面图；
图4A至4D是半导体器件的截面图表示根据本发明的第一种实施例的逐步制造方法；
图5是一个表示沿着图3中线5A-5A′截取的截面上组成元素的浓度分布曲线；
图6是表示根据本发明的第二种实施例的一种半导体器件的主要部分的截面图；
图7A至7D是半导体器件的截面图表示根据本发明的第二种实施例的逐步制造方法；
图8是表示沿着图6中线8A-8A′截取的截面上组成元素的浓度分布。
图9是表示在第二种实施例中在钛和氧化硅膜之间的界面上的氟浓度与焊盘脱皮发生率之间的关系曲线；
图10是表示根据本发明的第三种实施例的一种半导体器件的主要部分的截面图；
图11A和11B是半导体器件的截面图表示根据本发明的第三种实施例的一部分制造方法；
图12是表示沿着图10中线12B-12B′截取的截面上组成元素的浓度分布；
图13是表示根据本发明的第四种实施例的一种半导体器件的截面图；
图14A和14B是半导体器件的截面图表示根据本发明的第四种实施例的一部分制造方法；
图15是表示沿着图13中线15B和15B′截取的截面上组成元素的浓度分布；
图16是一个表示在一个绝缘层和一个金属布线下层之间的界面上形成的反应层的显微放大照片；
图17是表示在焊接强度和反应层的厚度之间的关系曲线；
图18是一个表示在第一种实施例中绝缘层和下层之间的界面上的主要元素的组分比曲线；
图19是表示在现有技术中的绝缘层和下层之间的界面上的主要元素的组分比的曲线；
图20是表示在本发明的绝缘层和下层之间的界面上Ti与Si和Ti与O之比与在现有技术中相同元素之比的比较曲线；
图21是表示本发明的第五种实施例的一种半导体器件的主要部分的截面图；
图22A和22B是表示根据本发明的第五种实施例的一部分制造方法的半导体器件的截面图；
图23是表示根据本发明的第六种实施例的一种半导体器件的主要部分的截面图；和
图24A和24B是表示根据本发明的第六种实施例的一部分制造方法的半导体器件的截面图。
参照下面的附图将描述本发明的优选实施例。在下面所有的实施例中有相同的标号代表相同的部件，因此将省略对它们的重复描述。
(第一种实施例)
图3是表示根据本发明的第一种实施例的半导体器件的金属互连部分的截面图。参照图3，在一个硅衬底211上形成一个第一绝缘膜(SiO2)212，并且在第一绝缘膜212上的表面上局部地形成第一金属互连213。该金属互连213是由一个钛基金属下层213a和一个主布线层213b、例如为一种Al-Cu-Si合金构成的多层结构的互连。在第一绝缘膜212的其余区域中形成一种第二绝缘膜215。这种绝缘膜215是一种包含Si-F键的SiO2膜。在金属互连213上形成作为中间导体的例如由钨(W)组成的芯柱216，并作为电极延伸到第二金属互连217，并且该第二金属互连217的一部分与芯柱216连接。这种金属互连217是一种由一个钛基金属下层217a和一个例如为Al-Cu-Si合金的主布线层217b构成的多层结构的钛基金属布线层。利用一种第三绝缘膜(钝化膜)219来覆盖绝缘膜215和金属互连217，以便形成表面金属互连部分。
根据下列方法来制造上面的半导体器件。首先，如在图4A中所示，在低压等离子中利用TEOS(原硅酸四乙酯气体)和氧(O2)气在硅衬底211上淀积一层厚度为1,500nm的作为第一绝缘膜212的SiO2膜。在这种情况下，O3气体可以用来代替O2气体。使用O3气体，能够获得具有极好自平面化特性的SiO2膜。接着，利用溅射按顺序淀积膜厚度为50nm和70nm的Ti和TiN用于难熔布线下层213a，该难熔布线下层213a构成了第一金属互连。在这种情况下，能够利用CVD方法来代替溅射方法。利用溅射方法在这种布线下层213a上淀积一层厚度为600nm的Al-Cu-Si合金作为主布线层213b，以便形成多层结构的金属布线层。应该注意：主布线层213b的材料的例子可以是：Cu，一种Cu合金，W和一种W合金。接着利用光刻技术和RIE(Reactire Ion Etching)技术处理这种多层结构的金属布线层以便形成第一金属互连213。
随后，如在图4B中所示，在一种低压等离子中利用TEOS气体、O2气体、和氮氟化物(NFx)气体淀积一层厚度为2,500nm的包含氟的SiO2膜作为包含Si-F键的第二绝缘膜215。作为在此使用的用于CVD SiO2膜的一种膜形成气体，可以利用无机的SiH4，或类似物来代替TEOS。在这种情况下，可以利用碳氟化物(CxFy)、硅氟化物(SixFy)或类似物来代替氮氟化物。第二绝缘膜215包含有Si-F键、多键、例如Si-F-C键和没有键基的游离氟。此后，利用耐深腐蚀RIE技术使该绝缘膜的表面平面化。在这种情况下，利用CMP(Chemical Mechanical Rolishing)技术可以使该表面平面化。
将已获得的结构引入到一个加热炉中在450℃的氮气分中使它退火15分钟。在第二绝缘膜215中的多键具有比Si-F键更低的键能，因此多键处于一种不稳定键的状态中。由于这种退火的结果，象聚合物键，如Si-F-C键被分离来产生CFx，并且已产生的CFx和游离氟向绝缘膜215的外面扩散(图4C)。
利用一个红外线灯在600℃时退火20秒能够在一个短的时间周期内完成三氟的清除过程。此外，利用在200℃时低压等离子放电也可以完成这种处理过程。在这种情况下，氧气体、氮气体，氩气体，或类似气体能够被用于环境气分。
接下来，如在图4D中所示，为了把第一金属互连与第二金属互连相连接开了一个通路孔。利用WF6和SiH4气体在该通路孔中选择地淀沉了钨以便形成芯柱216。与第一布线下层相类似，利用溅射方法把用于第二金属下层217a的Ti和TiN顺序地淀积成厚度为50nm和70nm的膜。利用该溅射方法在该布线下层217a上把用于主布线层217b的Al-Cu-Si合金淀积成厚度为1,200nm的膜，以便形成多层结构的金属布线层。应该注意：主布线层217b的材料例子可以是：Cu，一种Cu合金、钨，和一种钨合金。然后，利用光刻技术和RIE(Reactive Ion Etching)技术来处理多层结构的这种金属布线层，以便形成第二金属互连217。在退火步骤中将已获得的结构在450℃上退火5分钟。
在400℃时的低压等离子的气分中利用TEOS和氧(O2)气淀积一层厚度为400nm的第三绝缘膜219。利用光刻和RIE技术形成一个用于连接一个引线或焊接线的开口。在这种情况下，利用一种化合物，例如NH4F或类似物可以形成这种开口。其结果是：获得了如在图3中所示的表面金属互连部分(应该注意是在图3中没有说明用于引线连接的开口)。
图5示出了由靠近在第二金属互连217和第二绝缘膜215之间的界面的虚线5A-5A′所示的截面上构成元素(Ti，F，C和Ox)的浓度分布，其中这种元素分布是用上述的方法获得的。在图5中的横坐标代表沿着图5A-5A′的方向以5A开始的深度，而纵坐标代表每个构成元素的浓度。其中钛显示出一个高浓度的区域是下层217a部分，而碳(C)显示出一个高浓度的区域是第二绝缘膜215区域。在钛与碳相接触的深度上(在这种情况为0.26μm，注意：绝对值是不重要的)，存在下层217a和第二绝级层215之间的界面。应该注意的是：在充分离开下层217a的界面的区域中(特别是，氮化钛膜间隔为50nm或更大的一个区域)氟的浓度是大约为5×1017atoms/cm3，它大大低于在第二绝缘膜中的氟浓度(大约为5×1021atoms/cm3)。同样地，在界面上的氟浓度是和大约5×1019atoms/cm3一样低。
应该注意这种浓度分布是通过在图3所示的一种状态中的测量得到的，其中已形成了第二绝缘膜219。也已证明在沿着图4D中的线5A-5A′截取的截面上可以得到相同的结果，其中第三绝缘膜219还没有被形成。
具有这样一种浓度分布的半导体器件和在现有技术中描述的半导体器件(例如，结合附图1和2所描述的半导体器件)要经受一种超声被焊接试验。在一个焊盘(50×80μm)和一个封装部分的拍端之间焊接一个直径为25μm的金属丝，其中焊盘具有与在一个IC芯片上的第二金属互连217的排列相同的排列，并且利用一个预定的超声波输出和一个预定的负载把IC芯片安装到封装部件上。在100个焊线上进行抗拉试验来检查在焊盘和绝缘膜215之间的界面上产生的脱皮缺陷的存在。其结果是，没有脱皮缺陷。因此，明显的是在一个钛基金属具有最高浓度的范围内，利用小于1×1020atoms/cm2的氟浓度能够增加在金属布线下层217a和绝缘膜膜215之间的粘合特性。如果能完全地抑制氟扩散到互连217中，那么能够实现理想的条件。氟浓度的下限实际上可以是0。
(第二种实施例)
图6是表示根据本发明的第二种实施例的一种半导体器件的金属互连部分的截面图。参照图6，在一个硅衬底211上形成了一个第一绝缘膜(SiO2)212，并且在该第一绝缘膜212的表面上局部地形成了第一金属互连213。该金属互连213是一个由钛基金属下层213a和主布线层213b构成的多层结构的互连，该主布线例如为一种Al-Cu-Si合金。在第一绝缘膜212的其余区域中形成第二绝缘膜215。这种绝缘膜215是一种包含Si-F键215a的SiO2膜。该实施例的特征是：在该绝缘膜215上形成一个第三绝缘膜218。在膜形成中，在这第三绝缘膜218中没有搀杂氟。在金属互连213上形成作为中间导体的例如由钨(W)组成的芯柱216，并且电极通过第二绝缘膜215和第三绝缘膜218被引到第三绝缘膜218的表面。
在第三绝缘膜218上形成第二金属互连217，并且部分第二金属互连217与芯柱216连接。该金属互连是一个由钛基金属下层217a和一个导体217b构成的多层结构的互连，该导体217b例如为一种Al-Cu-Si合金。用第四绝缘膜(钝化膜)219来覆盖绝缘膜215和金属互连217，以便形一个表面金属互连部分。
根据下列方法来制造上述的半导体器件。首先，如在图7A中所示，在低压等离子中利用TEOS和氧(O2)气在硅衬底211上淀积一层厚度为1,500nm的作为第一绝缘膜212的SiO2膜。接着，利用溅射方法按顺序地淀积膜厚度为50nm和70nm的Ti和TiN，用于难熔布线下层213a，该难熔布线下层213a构成了第一金属互连。利用溅射方法在这种布线下层213a上淀积一层厚度为600nm的Al-Cu-Si合金作为主布线层213b，以便形成利用光刻技术和RIE技术处理这种多层结构的金属布线是以例形成第一金属互连213。
随后，如在图7B中所示，在一种低压等离子中利用TEOS气体，氧(O2)气，和氮氟化物(NFx)气体淀积一层厚度为2,500nm的包含氟的SiO2膜作为包含Si-F键的第二绝缘膜215，它类似于第一种实施例。第二绝缘膜215包含有Si-F键、多键，例如Si-F-C键和没有键基的游离氟。此后，利用耐深腐蚀RIF技术使该绝缘膜的表面平面化。
把已得到的结构引入到一个加热炉中在450℃的氮气分中使它退火15分钟。在第二绝缘膜215中的多键具有比Si-F键更低的键能，因此多键处于一种不稳定的键状态中。由于这种退火的结果，象聚合物键、如Si-F-C键，被分离来产生CFx，并且已产生的CFx和游离氟向绝缘膜215的外面扩散。
接着，如在图7C中所示，在一种低压等离子中利用TEOS和氧(O2)气淀积一层厚度为300nm的第三绝缘膜218。作为在此使用的用于CVD SiO2膜的一种膜形成气体可以利用无机的SiHp代替TEOS。此外也可以用O3气代替O2气体。
接下来，如在图7D中所示，为了把第一金属互连与第二金属互连相连接开了一个通路孔。利用WF6气体在该通路中选择地淀积了钨以使形成芯柱216。与第一布线下层相类似，利用溅射方法把用于第二金属下层217a的Ti和TiN顺序地淀积成厚度为50n和70nm的膜。利用溅射方法在该布线下层217a上把用于主布线层217b的Al-Cu-Si合金淀积成厚度为1,200nm的膜，以便形成多层结构的金属布线层。然后，利用光刻技术和RIE技术来处理多层结构的这种金属布线层，以便形成第二金属互连217。在退火步骤中将已得到的结构在450℃上退火15分钟。
在400℃的低压等离子的气分中利用TEOS和氧(O2)气淀积一层厚度为400nm的第四绝缘膜219。利用光刻和RIF技术形成一个用于连接一个引线或焊接线的开口。其结果是：得到了如图6中所示的表面金属互连部分(注意在图6中没有示出用于引线连接的开口)。
图8示出了由靠近在第二金属互连217和第三绝缘膜218之间的界面的点划线8A-8A′所示的截面上构成元素(Ti，F，C和Ox)的浓度分布。其中这种元素的分布是用上述的方法得到的。在图8中的横坐标代表沿着线8A-8A′的方向从8A开始的深度，而纵坐代表每个构成元素的浓度。与第一种实施例中的相同，在充分离开下层217a的界面的区域中(特别是：氮化钛膜间隔为50nm或更大的一个区域)氟的浓度是大约为5×1017atoms/cm3，并且在界面上的氟浓度是和大约5×1019atoms/cm3一样低。应该注意：在与第三绝缘膜218(碳(C)浓度显示为大约1×1020atoms/cm3的一个的区域)相对应的一部分上的氟浓度低于第二绝缘膜215(C浓度显示为大约是1×1021atoms/cm3的一个值的区域)的氟浓度。这是因为氟最初设有搀杂在第三绝缘膜218中，并且第三绝缘膜218仅包含在退火期间从第二绝缘膜215扩散来的氟并保留在了第三绝缘膜218中。
应该注意：这种浓度分布是通过在图6中的一种状态中的测量得到的，其中已形成了第四绝缘膜219。也已证明在沿着图7D中的8A-8A′截取的截面上可以得到相同的结果，其中第四绝缘膜219还没有被形成。
在用这种方式构成的多层结构中，通过改变退火条件和搀杂氟的绝缘膜的膜形成条件能够改变在第二金属互连217和第三绝缘膜218之间的界面上的氟浓度。图9是表示在该界面上的氟浓度和在导线焊接期间盘脱皮发生率之间关系曲线。通过改变在该界面上的氟浓度来分析这种关系。用于导线焊接的条件与在第一种实施例中的条件是完全相同的。如从图9中明显看到的，如果在钛基金属具有最高浓度的范围内氟浓度小于1×1020atoms/cm3，那么根本不发生焊接区脱皮。在这种方式中，通过控制在界面上的氟浓度能够避免焊接区脱皮。
值得注意的是：为了测量在耐熔金属中的氟浓度利用了SIMS(Secondary Ion Mass Spectrometry)分析法。TiF用作为在钛层中用于氟的定量分析的检测离子。从Perkin Elmer可以得到的Model 6600被用于SIMS。在Cs+离子的电离能量是5KeV的条件进行该测量。
(第三实施例)
在具有一种有许多层的结构的金属互连部分中也能够得到上述的效果。接下来将参照图10来描述作为一种多层互连的例子的第三种实施例。该实施例说明了在第一种实施例的第二金属互连上多叠加了一个金属互连的情况。也就是说，在第二互连217上形成了类似于第二绝缘膜215的第三绝缘膜222，并且在第二金属互连的预定部分中形成了由钨或类似物组成的芯柱226。在其上面部分上，形成和第二金属互连相同的第三金属互连220。此外，第二绝缘层224覆盖最后的结构。
如在图11A和11B中所示来制造这种多层金属互连部分。首先，与在第一种实施例中相同的工艺过程被进行直到形成第二金属互连217。在这个阶段中，沿着在图11或线5A-5A′的每个构成元素的浓度分布与在图5中所示的浓度分布是相同的。然后用与用于第二绝缘膜215的步骤相同的步骤，形成一个膜最度为2,500nm的搀杂有氟的第三绝缘膜222。利用耐深腐蚀RIE技术使这种绝缘膜222的表面平面化。接着，将这种衬底引入到一个加热炉中在450℃的氮气分中使它退火15分钟。其结果是：CFx和游离氟向绝缘膜222的外面扩散。
接下来，如在图11B中所示，为了把第二金属互连与第三金属互连相连接开了一个通路孔。利用WF6和SiH4气体在该通路孔中选择地淀积了钨以便形成芯柱226。类似于第一布线下层，利用溅射方法把用于第三金属下层220a的Ti和TiN顺序地淀积成膜厚度为50nm和70nm的膜。利用该溅射方法在该布线下层220a上把用于主布线层220b的Al-Cu-Si合金淀沉成厚度为1,200nm的膜，以便形成多层结构的金属布线层。
然后，利用光刻技术和RIE技术来处理多层结构的这种金属布线层，以便形成第三金属互连220。在退火步骤中将已得到的结构在450℃上退火5分钟。
在400℃的低压等离子的气分中利用TEOS和氧(O2)气淀积一层厚度为400nm的第二绝缘膜224。利用光刻和RIE技术形成一个用于连接一个引线或焊接线的开口。其结果是：得到了如在图10中所示的三层金属互连部分(注意在该图中没有说明用于引线连接的开口)在这时，在沿着图10中的线12B-12B′截取的截面上的每个构成元素的浓度分布在图12中显示出了与在第一种实施例中相同的结果。用这种方式形成的表面金属互连要经受了类似于第一种实施例中的焊接试验。已经证明不存在由焊接所引起的焊接区脱皮。
(第四种实施例)
下面参照附图13将描述本发明的第四种实施例。该实施例说明了在第二种实施例的第二金属互连上多叠加了一个金属互连的情况。也就是说，在一个第二金属互连217上形成了一个类似于第二绝缘膜215的第三绝缘膜222，并且在第三绝缘膜222上进一步叠加了一个第四绝缘膜223。在第二金属互连的预定部分中形成了由钨构成的芯柱226。在其上面部分上形成和第二金属互连相同的第三金属互连220。此外，一个第二绝缘层224覆盖最后的结构。
如在图14A和14B所示的来制造这种多层金属互连部分。首先，与在第二种实施例中相同的工艺过程被进行直到形成第二金属互连217。沿着图14A中的线8A-8A′的每个构成元素的浓度分布变为与在图8中所示的浓度分布是相同的。然后，用与和用于第二绝缘膜125的步骤相同的步骤形成一个膜厚度为2,500nm的搀杂有氟的第三绝缘膜222。利用耐深腐蚀RIE技术使这种绝缘膜222的表面平面化。接着，将这种衬底引入到一个加热炉中在450℃的氮气分中使它退火15分钟。其结果是，CFx和游离氟向绝缘膜222的外面扩散。
接下来，为了把第二金属互连与第三金属互连相连接而开了一个通路孔。利用WF6和SiH4气体在该通路孔中选择地淀积了钨以便形成芯柱226。类似于第一布线下层，利用溅射方法把用于第三金属下层220a的Ti和TiN顺序地淀积成膜厚度为50nm和70n的膜。利用该溅射方法在该布线下层220a上把用于主布线层220b的Al-Cu-Si合金淀积成厚度为1,200nm的膜，以便形成多层结构的金属布线层。
然后，利用光刻和RIE技术来处理多层结构的这种金属布线层，以便形成第三金属互连220。在退火步骤中，将已得到的结构在450℃上退火5分钟。
在400℃的低压等离子的气分中利用TEOS和氧(O2)气淀积一层厚度为400nm的第二绝缘膜224。利用光刻和RIE技术形成一个用于连接一个引线或焊接线的开口。其结果是：得到了如在图13中所示的三层金属互连部分(注意在该图中没有说明用于引线连接的开口)。在这时，在沿着图13中的线15B-15B′截取的截面上的每个构成元素的浓度分布在图15中显示出与在第二种实施例中相同的结果。用这种方法形成的表面金属互连经受了类似于第二种实施例中的焊接试验。已经证明不存在由焊接所引起的焊接区脱皮。
用于多层互连的形成方法不限于上述的实施例，并且可以进行各种各样的变型。例如，利用第一种实施例的方法能够在三层互连的第一和第二层之间制造一个绝缘层和利用第二种实施例的方法能够在第二和第三层之间制造一个绝缘层。
如上所述，通过关注包含在下层中氟的浓度可以改进多层互连的粘结强度，该互连使用一个在包含Si-F的绝缘膜上形成的钛基金属作为下层。在下层和绝缘膜之间的粘结机理的进一步分析由下面事实所揭示。当由图3中的圆圈16所代表的在金属布线下层和绝缘膜之间的界面被放大时，如在图16的显微放大照片中所示的，一个几nm厚的反应层230位于它们之间。考虑到该反应层230被构成以致于包含在绝缘膜215中的SiO2与下层的Ti相反应，以便形成一个TixSixOz的反应生成物。利用EDX(Energy Dispersed X-raySpectrometer)来分析在本发明的第一种实施例中得到的反应层的组成元素，其中不进行氟去除处理，由此得到下列在表1中所示的结果。
表1
构成元素     含量(atomic％)
     例1   现有技术
    TiSiFONC     7.1541.99050.8600    38.0843.770.6415.4802.03
从表1中可以计算Ti与Si的比和Ti与O的比，其计算结果在表2中示出。
表2
  实施例1 现有技术
 Ti/SiTi/O    0.170.14   0.872.46
从表2中已经发现：在第一种实施例中得到的反应层中的Ti与Si之比是0.2或更低(Ti/Si＜0.2)，并且Ti与O之比也是0.2或更低(Ti/O＜0.2)。另一方面，在现有技术的反应层中这两个比是0.8或更高，在其中没有进行氟去除过程。
在焊接强度和反应层的厚度之间关系的试验揭示了在图17中所示下列结果。在反应层厚度为2.5mm或更小时能够得到焊接强度为3g或更大强度，该强度被认为是良好的焊接状态。利用EDX来分析与7.5g的焊接强度相对应一个反应层上构成元素的之比，并在图18中示出了其结果。可以发现在反应层中的Ti含量是100％或相对于Si和O为更低。利用EDX来分析与1.5g的焊接强度相对应的反应层上构成元素之比，并在图19中示出了其比较结果。可以发现在该反应层中的Ti含量除了一部分上之外大大地超过了Si和O的含量。注意，在图18和19中，每个横坐标不代表实际的距离，但表示了测量点的示意的位置关系。在图18中反应层的厚度是2至3nm，在图19中厚度是4至6nm。
图20示出了在本发明和现有技术之间通过计算Ti/Si和Ti/O值的比较曲线。在膜厚度的方向至少在一个反应层的中心部分上，上述元素的两个之比在本发明中是10或更小，而在现有技术中这个比是1.0或更大。也就是说在具有小的Ti/Si和Ti/O比值的反应层中的粘合强度比在现有技术中的粘合强度更好的特征关系变得更明显。虽然这种机理还没有弄明白，但是已考虑到F向Ti层的扩散大大地与这种现象有关。根据上面的发现，假设通过防止F向反应层扩散能够实现增加F层的粘结强度。为了实现F扩散，以不同于第一至第四种实施例的观点提出了下列实施例。
图21是一个表示根据本发明的第五种实施例的半导体器件的金属互连部分的截面图。参照图21，在一个Si衬底221上形成了一个第一绝缘膜(SiO2)212，并且在第一绝缘膜212的表面上局部地形成了一个第一金属互连213。该金属互连213是一个由钛基金属下层213a和主布线层213b、例如为Al-Cu-Si合金构成的多层结构的互连。在第一绝缘膜212的其余区域上形成第二绝缘膜215。这种绝缘膜215是一种包含Si-F键的SiO2膜。这种实施例的特征是：在该绝缘膜215上形成一个第一氟扩散抑制膜215。该氟扩散抑制膜231可以是一种绝缘膜或是导电膜。在它是一种绝缘膜的情况下，能够使用一种SiN膜、一种由SiH4基气体形成的SiH4-SiO2膜、一种在SiN膜形成期间搀杂氧的SiON膜或类似物。在它是一种导电膜的情况下，能够使用多晶硅膜、一种W-，Ti-、Co-或Ni-基金属硅化物膜、一种Al-或Cu基金属膜，或一种这些膜的多层结构。
该氟扩散抑制膜231被处理为的是在作为用于焊接导线连接(焊盘)的互连的一部分下面有选择地被设置。此后，在氟扩散抑制膜231和第二绝缘膜215上形成一第三绝缘膜218、例如为SiO2膜。在金属互连213上形成一个作为通路导体的例如由钨(W)构成的芯柱216。电极通过第二绝缘膜215和第三绝缘膜218延伸到第三绝缘膜218的表面。
在绝缘膜218上形成一个第二金属互连217，并且该第二金属互连217的一部分与芯柱216连接。该金属互连217是钛基金属下层217a和主布线层217b构成的一个多层结构的互连，其中主布线层217b例如为Al-Cu-Si合金。利用一个第四绝缘膜(纯化膜)219来覆盖绝缘膜218和金属互连217，以便形成一个表面金属互连部分。
利用下列方法来制造上面的半导体器件。下面与在第一种实施例中相同的工艺在图4A和4B中示出了，在衬底211上形成了第一绝缘膜212、第一金属互连213和第二绝缘膜215。
然后，如在图22A中所示，利用低压等离子体CVD方法在含有Si-F键的第二绝缘膜215上淀积一厚度为200nm的，作为氟扩散抑制膜231的SiN绝缘膜。接着，利用光刻技术和CDE或RIE技术来蚀刻该SiN膜，其目的是把该SiN膜仅留在用于待形成的焊接导线连接的焊接区部分下面的区域中。使用SiH4-SiO2膜、SiON膜、多晶硅膜、或一种金属膜作为这种氟扩散抑制膜231的相同过程能够被运行。利用光刻技术刻每个膜是为了在焊盘下面的区域中有选择地被布置。在低压等离子气分中利用TEOS和氧(O2)气淀积一厚度为300nm的第三绝缘膜218。
接着，如在图22B中所示，为了把第一金属互连与第二金属互连相连接而开了一个通路孔。利用WF6和SiH4气体在该通路孔中选择地淀积钨以便形成芯柱216。类似于第一布线下层，利用溅射方法把用于第二金属下层217a的Ti和TiN顺序地淀积成膜厚度为50nm和70nm的膜。利用该溅射方法在该布线下层217a上把用于主布线层217b的Al-Cu-Si合金淀积成厚度为1,200nm的膜，以便形成多层结构的金属布线层。然后，利用光刻技术和RIE技术来处理多层结构的这种金属布线层，以便形成第二金属互连217。在退火步骤中将已获得的结构在450℃上退火5分钟。
在400℃的低压等离子的气分中利用TEOS和氧(O2)气淀积一层厚度为400nm的第四绝缘膜219。利用光刻和RIE技术形成一个用于一个焊盘232的开口。其结果是：得到了如在图21中所示表面金属互连部分。
在用这种方式得到的第二金属互连217和第三绝缘膜218之间界面的附近区域被分析。其结果是：如在图16中所示的一个反应层230的形成被确认。在沿着图22B中点划线C-C截取的截面上反应层的厚度是2.6nm，和在沿点划线D-D截取的截面上反应层的厚度是4.1nm。利用EDX来分析在反应层中构成元素的比值。在沿着线C-C′的膜厚度方向的反应层的中心部分中构成元素比Ti/Si和Ti/O是与大约0.3一样低，而在沿线D-D′方向的反应层中这些比值大于1。也就是说，已经证明在Ti和SiO2之间的粘结特性待被加强的区域(焊盘区域)中Ti的含量是小的。在图16中Ti下层217a和反应层230中的氟浓度被检测小于1×1020atoms/cm3。
具有这样一种浓度分布的半导体器件要经过一种超声被焊接试验。在一个焊盘(50×80μm)和一个封装部件的一端之间焊接一个直径为25μm的金属丝，其中焊盘具有与在一个IC芯片上的第二金属互连217的排列相同的排列，并且利用一个预定的超声波输出和一个预定的负载把IC芯片安装到封装部件上。在100个焊接上进行抗拉试验来检查在焊盘和绝缘膜218之间的界面上产生的脱皮缺陷的存在。其结果是：没有脱皮缺陷。因此，明显的是利用使构成元素的Ti/Si和Ti/O变为小于1.0的技术能够增加在金属布线下层217a和绝缘膜218之间的粘结特性。(第六种实施例)
图23是一种表示根据本发明的第六种实施例的半导体器件的金属互连部分的截面图。参照图23，在一个硅衬底211上形成第一种绝缘膜(SiO2)212，并且在第一绝缘膜212的表面上局部地形成第一金属互连213。该金属互连是一个由钛基金属下层213a和一个主布线层213b构成的多层结构的互连，该主布线例如为一种Al-Cu-Si合金。在第一绝缘膜212的其余区域中形成第二绝缘膜215。这种绝缘膜215是一种包含有Si-F键的SiO2膜。该实施例的特征是：局部地除去这种绝缘膜215。利用光刻技术、CDE或RIE技术，和类似技术在用作为一个互连区域的部分上选择地除去部分或全部绝缘膜215，其中互连区域用于焊线连接，在该区域中在Ti和SiO2之间的粘结特性要被加强。例如，当绝缘膜215具有800nm的一般厚度时，在焊盘232下面的区域中绝缘膜215被除去了600nm的厚度。虽然已经考虑到使绝缘膜215的整个厚度变薄，但是在不同的两个层上形成的互连之间的电容量的增加使高速操作变差了。为此，希望仅在焊盘232的下面使绝缘膜215变薄。在焊盘下面的绝缘膜的厚度最好是100至600nm，最佳为200至500nm。
利用下面的方法来制造上述的半导体器件。下面与在第一种实施例中相同的工艺在图4A和4B示出了，在衬底211上形成了第一绝缘膜212，第一金属互连213和第二绝缘膜215。注意在该实施例中，第二绝缘膜的厚度设置为800nm。
然后，如在图24A中所示，根据光刻技术、CDE或RIE技术，和类似技术在焊盘待被形成的区域下面的一部分上绝缘膜215选择被除去600nm的厚度。接着，在低压等离子气分中利用TEOS和氧(O2)气淀积一层厚度为300nm的第三绝缘膜218。
接着，如在图24B中所示，为了把另一金属互连与第二金属互连相连接而开了一个通路孔。利用WF6和SiH4气体在该通路中选择地淀积钨以便形成一个芯柱216。类似于另一布线下层，利用溅射方法把用于第二金属下层217a的Ti和TiN顺序地淀积成膜厚度为50nm和70nm的膜。利用该溅射方法在该布线下层217a上把用于主布线层217b的Al-Cu-Si合金淀积成厚度为1,200nm的膜，以便形成多层结构的金属布线层。然后，利用光刻和RIE技术来处理多层结构的这种金属布线层，以便形成第二金属互连217。在退火步骤中将已得到结构在450℃上退火5分钟。
在400℃的低压等离子的气分中利用TEOS和氧(O2)气淀积一层厚度为400nm的第四绝缘膜219。利用光刻和RIE技术形成一个用于焊盘232的开口。其结果是：得到了如在图23中所示的表面金属互连部分。
在用这种方式得到的第二金属互连217和第三绝缘膜218之间界面的附近区域被分析。其结果是：如在图16中所示的一个反应层230的形成被确认。在沿着图23中点划线E-E′截取的截面上反应层的厚度是2.7nm，和在沿点划线F-F′截取的截面上反应层的厚度是4.0nm。利用EDX来分析在反应层中构成元素的比值。在沿着线E-E′的反应层中构成元素经Ti/Si和Ti/O是与大约0.3一样低，而在沿线F-F′的反应层中这些比值大于1。也就是说，已经证明在Ti和SiO2之间的粘结特性待被加强的区域中Ti的含量是小的。
具有这样一种浓度分布的半导体器件要经受一种超声波焊接试验。在一个焊盘(50×80μ)和一个封装部件的一端之间焊一个直径为25μm的金属丝，其中焊盘具有与在一个IC芯片上的第二金属互连217的排列相同的排列，并且利用一个预定的超声波输出和一个预定的负载把IC芯片安装到封装部件上。在100个焊线上进行抗拉试验来检查在焊盘和绝缘膜218之间的界面上产生的脱皮缺陷的存在。其结果是：没有脱皮缺陷。因此，明显的是：通过减小含有Si-F键的绝缘膜215的厚度能够增加在金属布线下层217a和绝缘膜218之间的粘结特性。这是因为作为扩散源的氟的含量在薄层中特别地小。
注意：本发明不限于上述的实施例。在具有三层或更多层的多层互连中，第五和第六种实施例的方法仅用于一个表面层，和第一至第四种实施例的方法或现有技术的方法用于剩余的下面层。在第五和第六种实施例的制造方法中，不含有Si-F键的绝缘膜218被插入在含有Si-F键的绝缘膜215和金属互连217之间，但是这种绝缘膜218不能被省略。注意，为了可靠地抑制氟向金属互连217扩散，最好是插入不含有Si-F键的绝缘膜218。
在上述描述的实施例中，硅衬底被用于本发明的衬底。然而，本发明的衬底不限于硅衬底。一般用于半导体器件的任何衬底材料能够用于本发明。
如在上面所描述的，根据本发明，在含有Si-F键的绝缘膜上进行下列步骤。也就是说，(1)进行退火或等离子处理以便除去游离氟和键能不稳定的氟化物键；(2)在绝缘膜上形成一个氟扩散抑制膜；和(3)减小绝缘膜的厚度。此后，在这种绝缘膜上形成一个含有Ti的金属互连。通过把在Ti和该绝缘膜之间的界面上的氟浓度设置为小于1×1020atoms/cm3，或通过把在该界面上形成的反应层中的Ti/Si和Ti/O的比设置为1.0或更小来增强在绝缘膜和Ti基金属布线层之间的粘结特性。因此能够实现在Ti和绝缘膜之间不产生脱皮的，具有高可靠性的半导体器件。
对于本领域的技术人员来说，本发明的其它优点和变型将很容易地被想到。因此，在更广方面的本发明不限于特殊的说明，代表性的器件、和在此示出和描述的说明性的例子。此外，可以进行各种变型而不脱离由附加权利要求所限定的总的发明原理的精神和范围。

Claims (20)

1.一种半导体器件，包括：
一个衬底；
一个在所述衬底上形成的并含有硅-氟键的绝缘膜；和
一个在所述绝缘膜上形成的钛-基金属布线层，所述钛-基金属布线层包含有从所述绝缘膜扩散的氟并且具有小于5×1020atoms/cm3的氟浓度。
2.根据权利要求1的器件，其特征是：在所述绝缘膜中的氟浓度在膜厚度的方向上实际上是均匀的。
3.根据权利要求1的器件，其特征是：在所述绝缘膜中的氟浓度根据在膜厚度的方向上远离所述钛-基金属布线层的距离而变得更高。
4.根据权利要求1的器件，其特征是：所述绝缘膜具有一个在所述绝缘膜中的氟浓度不小于1×1021atoms/cm3的区域。
5.根据权利要求1的器件，其特征是：所述绝缘膜是由一种单层膜构成的。
6.根据权利要求1的器件，其特征是：所述绝缘膜是由多层膜构成的。
7.根据权利要求1的器件：其特征是：所钛-基金属布线层包含有氮化钛。
8.一种半导体器件，包括：
一个衬底，
一个在所述衬底上形成的并含有硅-氟键的绝缘膜；
一个在所述绝缘膜上形成的钛-基金属布线层；和
一个在所述绝缘膜和所述钛-基金属布线层之间形成的，并至少包含有钛、硅和氧的反应层，
其特征是：至少在沿膜厚度的方向上的所述反应层的一个中心部分上所述反应层具有这样一个区域，在该区域中钛浓度与硅浓度之比和钛浓度与氧浓度之比分别不大于1。
9.根据权利要求8的器件，进一步包括一个在所述金属布线上形成的焊盘，其特征是：在钛浓度与硅浓度之比和钛浓度与氧浓度之比不大于1的所述反应层中的所述区域在所述的焊盘下面被形成。
10.根据权利要求8的器件，其特征是：在所述反应层的所述区域中的氟浓度和在所述钛-基金属布线层中的氟浓度小于1×1020atoms/cm3，其中在所述反应层的所述区域中钛浓度与硅浓度之比和钛浓度与氧浓度之比不大于1。
11.根据权利要求8的器件，其特征是：所述反应层的所述区域的平均膜厚度不大于3.5nm，在该区域中钛浓度与硅浓度之比和钛浓度与氧浓度之比不大于1。
12.根据权利要求8的器件，进一步包括一个在所述反应层的所述区域的下面直接形成的氟扩散抑制膜，其中在所述区域中钛浓度与硅浓度之比和钛浓度与氧浓度之比不大于1。
13.根据权利要求12的器件，其特征是：所述氟扩散抑制膜是从由硅、氮化硅、氧化硅、一种金属、和一种这些材料的多层材料部件组成的组中选择的任何一种材料构成的。
14.根据权利要求8的器件，其特征是：一个在所述反应层的所述区域的下面直接地形成的所述绝缘膜的膜厚度小于在除了用于所述区域之外的所述反应层下面直接形成的所述绝缘膜的膜厚度，其中在所述的区域中钛浓度与硅浓度之比和钛浓度与氧浓度之比不大于1。
15.一种半导体器件，包括：
一个具有第一和第二区域的衬底；
一个在所述衬底上形成的并包含有硅-氟键的第一绝缘膜，所述第一绝缘膜具有在所述第一区域上的第一厚度和在所述第二区域具有比所述第一厚度更大的第二厚度；
一个在所述第一绝缘膜上形成的钛-基金属布线层；和
一个至少在所述布线层上形成的第二绝缘膜，该第二绝缘膜具有一个在所述第一区域上面的开口，该开口用于在所述布线层上导线焊接。
16.一种制造半导体器件的方法，包括步骤：
在一个衬底上形成一个包含有硅-氟键的绝缘膜；
进行所述绝缘膜的退火，以便使游离氟和氟化合物扩散到所述绝缘膜的外面；和
在所述绝缘膜上形成一个钛-基金属布线层。
17.根据权利要求16的方法，其特征是：在不低于400℃的一种惰性气体气分中进行退火。
18.根据权利要求16的方法，其特征是：通过利用一个红外线灯加热来进行退火。
19.根据权利要求16的方法，其特征是：利用低压等离子放电来进行退火。
20.根据权利要求16的方法，进一步包括步骤：在形成包含有硅-氟键的绝缘膜的步骤之后形成一个不含有硅-氟键的绝缘膜。
CN95117116A 1994-09-01 1995-09-01 半导体器件 Expired - Fee Related CN1069446C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP208728/94 1994-09-01
JP208728/1994 1994-09-01
JP20872894 1994-09-01
JP8598995 1995-03-20
JP085989/95 1995-03-20
JP085989/1995 1995-03-20

Publications (2)

Publication Number Publication Date
CN1132935A true CN1132935A (zh) 1996-10-09
CN1069446C CN1069446C (zh) 2001-08-08

Family

ID=26427011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95117116A Expired - Fee Related CN1069446C (zh) 1994-09-01 1995-09-01 半导体器件

Country Status (7)

Country Link
US (3) US5753975A (zh)
EP (3) EP0949676B1 (zh)
JP (1) JP3535280B2 (zh)
KR (1) KR0172205B1 (zh)
CN (1) CN1069446C (zh)
DE (3) DE69533233D1 (zh)
TW (1) TW350135B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000589A (zh) * 2011-09-15 2013-03-27 富士通半导体股份有限公司 半导体器件、半导体晶片及半导体器件的制造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US6268657B1 (en) * 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
JPH09129727A (ja) * 1995-10-30 1997-05-16 Nec Corp 半導体装置及びその製造方法
JPH09172072A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置及びその製造方法
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
US6828230B2 (en) 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US5994778A (en) * 1998-09-18 1999-11-30 Advanced Micro Devices, Inc. Surface treatment of low-k SiOF to prevent metal interaction
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP3230667B2 (ja) * 1998-11-17 2001-11-19 日本電気株式会社 半導体装置の配線構造
US6444593B1 (en) 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6444295B1 (en) * 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness
US6166427A (en) * 1999-01-15 2000-12-26 Advanced Micro Devices, Inc. Integration of low-K SiOF as inter-layer dielectric for AL-gapfill application
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6372291B1 (en) * 1999-12-23 2002-04-16 Applied Materials, Inc. In situ deposition and integration of silicon nitride in a high density plasma reactor
JP3425582B2 (ja) * 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3574383B2 (ja) * 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
US10153175B2 (en) * 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612557A (en) * 1986-10-27 1997-03-18 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
KR0131439B1 (ko) * 1992-11-24 1998-04-14 나카무라 타메아키 반도체장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000589A (zh) * 2011-09-15 2013-03-27 富士通半导体股份有限公司 半导体器件、半导体晶片及半导体器件的制造方法

Also Published As

Publication number Publication date
JPH08321547A (ja) 1996-12-03
EP0949677A1 (en) 1999-10-13
EP0949676A1 (en) 1999-10-13
EP0949677B1 (en) 2004-06-30
EP0700087A3 (en) 1997-01-08
US5874779A (en) 1999-02-23
EP0700087A2 (en) 1996-03-06
KR960012327A (ko) 1996-04-20
JP3535280B2 (ja) 2004-06-07
KR0172205B1 (ko) 1999-03-30
US6046502A (en) 2000-04-04
DE69533233D1 (de) 2004-08-05
US5753975A (en) 1998-05-19
DE69525795T2 (de) 2002-10-24
DE69525795D1 (de) 2002-04-18
DE69534636T2 (de) 2006-08-10
CN1069446C (zh) 2001-08-08
EP0700087B1 (en) 2002-03-13
EP0949676B1 (en) 2005-11-23
TW350135B (en) 1999-01-11
DE69534636D1 (de) 2005-12-29

Similar Documents

Publication Publication Date Title
CN1069446C (zh) 半导体器件
KR0145649B1 (ko) 반도체 장치 및 이의 제조방법
US7820559B2 (en) Structure to improve adhesion between top CVD low-K dielectric and dielectric capping layer
US7833901B2 (en) Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
CN1893020A (zh) 半导体器件及其制造方法
US7642185B2 (en) Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
CN1404135A (zh) 能够抑制电流在焊盘里集中的半导体器件及其制造方法
CN1716589A (zh) 半导体器件
CN1790702A (zh) 改进的hdp氮化物基ild盖层
TWI420628B (zh) 奈米碳管結合墊結構及其方法
CN100352036C (zh) 半导体器件及其制造方法
US6004887A (en) Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
CN1199254C (zh) 部件及其制造方法
KR100445077B1 (ko) 반도체소자의 제조방법
TW201123346A (en) Interconnect structure having air gap and manufacturing method thereof
JP4295943B2 (ja) 半導体装置
JP2723023B2 (ja) 半導体装置およびその製造方法
JPH0778789A (ja) 半導体装置の製造方法
TW548792B (en) Inter-metal dielectric structure

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010808

Termination date: 20120901