JP5604788B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5604788B2 JP5604788B2 JP2009016106A JP2009016106A JP5604788B2 JP 5604788 B2 JP5604788 B2 JP 5604788B2 JP 2009016106 A JP2009016106 A JP 2009016106A JP 2009016106 A JP2009016106 A JP 2009016106A JP 5604788 B2 JP5604788 B2 JP 5604788B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- copper
- island
- film
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
を有する。
半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第1の導電膜で覆う工程と、
前記導電膜の表面を、銅に対する前記第1の導電膜の濡れ性よりも、銅に対する濡れ性が高い導電材料からなる第2の導電膜で覆う工程と、
前記第2の導電膜の表面を荒らす工程と、
前記第2の導電膜の表面を荒らした後、前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有する。
・DC電力 25kW
・スパッタリングガス Ar
・圧力 0.1Pa
・成膜厚さ 5nm
CVDでTa膜を形成する場合の成膜条件は、例えば下記の通りである。
・原料 ペンタキスジメチルアミノタンタリウム(PDMAT)
・原料容器温度 80℃
・キャリアガス H2
・流量 200sccm
・基板温度 150℃〜350℃(典型的には270℃)
・圧力 100Pa
・成膜厚さ 2nm〜10nm(典型的には5nm)
ALDでTa膜を形成する場合には、原料ガスを含むキャリアガスを、流量100sccmで1秒間供給する工程と、キャリアガスのみを、流量100sccmで1秒間供給する工程とを、交互に10周期分繰り返す。成膜条件は、例えば下記の通りである。
・原料 ペンタキスジメチルアミノタンタリウム(PDMAT)
・原料容器温度 80℃
・キャリアガス H2
・基板温度 100℃〜300℃(典型的には240℃)
・圧力 100Pa
・成膜厚さ 3nm
なお、Ta原料として、PDMATに代えて、Cp2TaH3、Ta(OC2H5)5、Ta(i−OC3H7)5、Ta(OCH3)5、タンタルハロゲン化物(TaCl5、TaF5、TaBr5、TaI5)、Ta[NC(CH3)2C2H5][N(CH3)2]3等を用いることも可能である。
・原料 ジコバルトヘキサカルボニルt−ブチルアセチレン(CCTBA)
・原料容器温度 60℃
・キャリアガス H2
・基板温度 220℃
・圧力 100Pa
この条件でCoを成長させると、第1の導電膜22の表面において核生成が生じ、その後、核が成長する。核の成長に伴って、核同士が繋がり膜が形成される。島状組織25を形成する際には、核同士が繋がる前に成長を停止させる。すなわち、インキュベーションタイム中に、成長を停止させる。
・原料 ジコバルトヘキサカルボニルt−ブチルアセチレン(CCTBA)
・原料容器温度 60℃
・キャリアガス Ar
・パージガス H2
・基板温度 220℃
・圧力 100Pa
上述の条件で、第1の導電膜22の表面の被覆率が約50%の島状組織25が形成される。交互供給法を採用すると、CVDを採用した場合に比べて、島状組織25を構成する各粒子を微細化させることができる。なお、アンモニアガスに代えて、他の還元性ガスを用いてもよい。
・圧力 0.1Pa
・RF電力 1kW
・ウエハバイアス 500W
第2の導電膜40の成膜直後の表面の二乗平均平方根粗さは約0.7nmであったが、Arによる逆スパッタ後の表面の二乗平均平方根粗さは約1.3nmであった。このように、逆スパッタにより第2の導電膜40の表面が粗くなっていることが確認された。第2の導電膜40の成膜にCVD法を用いた場合には、第2の導電膜40の脱酸素、脱炭素処理を兼ねて、水素に代表される還元性プラズマを用いて表面の粗面化を行ってもよい。
11 素子分離絶縁膜
12 MOSFET
15 層間絶縁膜
16 導電プラグ
20 層間絶縁膜
21 凹部
22 第1の導電膜
25 島状組織
30 シード層
31 配線膜
31a 配線
40 第2の導電膜
50 基板
51 液滴
Claims (5)
- 半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された凹部と、
前記凹部の内面を覆う第1の導電膜と、
前記第1の導電膜の表面に離散的に分布し、銅に対して、前記第1の導電膜の濡れ性よりも高い濡れ性を有する、Coを含む導電材料からなる島状組織と、
前記凹部を充填する銅または銅合金からなる導電部材と
を有する半導体装置。 - 前記第1の導電膜が、Ta、W、Mo、Ti、Zrからなる群より選択された少なくとも1つの金属元素を含む請求項1に記載の半導体装置。
- 半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第1の導電膜で覆う工程と、
前記第1の導電膜の表面に離散的に分布し、銅に対して、前記第1の導電膜の濡れ性よりも高い濡れ性を有する、Coを含む導電材料からなる島状組織を形成する工程と、
前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有する半導体装置の製造方法。 - 前記島状組織を形成する工程において、原料ガスと、還元性ガスとを交互に前記第1の導電膜上に供給することにより、前記島状組織を形成する請求項3に記載の半導体装置の製造方法。
- 半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第1の導電膜で覆う工程と、
前記第1の導電膜の表面を、銅に対する前記第1の導電膜の濡れ性よりも、銅に対する濡れ性が高い導電材料からなる第2の導電膜で覆う工程と、
前記第2の導電膜の表面にArプラズマ処理または還元性プラズマ処理を施し、該第2の導電膜の表面を粗くする工程と、
前記第2の導電膜の表面にArプラズマ処理または還元性プラズマ処理を施した後、前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有し、
前記第1の導電膜が、Ta、W、Mo、Ti、Zrからなる群より選択された少なくとも1つの金属元素を含み、
前記第2の導電膜が、Coを含む、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016106A JP5604788B2 (ja) | 2009-01-28 | 2009-01-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016106A JP5604788B2 (ja) | 2009-01-28 | 2009-01-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010177305A JP2010177305A (ja) | 2010-08-12 |
JP5604788B2 true JP5604788B2 (ja) | 2014-10-15 |
Family
ID=42707977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009016106A Expired - Fee Related JP5604788B2 (ja) | 2009-01-28 | 2009-01-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5604788B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086537A (ja) * | 2012-10-23 | 2014-05-12 | Ulvac Japan Ltd | Cu層形成方法及び半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209159A (ja) * | 1997-01-27 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 金属配線の形成方法 |
JP4428832B2 (ja) * | 1999-08-27 | 2010-03-10 | 富士通株式会社 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
JP3518470B2 (ja) * | 2000-03-01 | 2004-04-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US6984591B1 (en) * | 2000-04-20 | 2006-01-10 | International Business Machines Corporation | Precursor source mixtures |
JP2006190884A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2009
- 2009-01-28 JP JP2009016106A patent/JP5604788B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010177305A (ja) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1719168B1 (en) | Methods of fabricating interconnects for semiconductor components | |
US7279423B2 (en) | Forming a copper diffusion barrier | |
US20050124154A1 (en) | Method of forming copper interconnections for semiconductor integrated circuits on a substrate | |
US7300869B2 (en) | Integrated barrier and seed layer for copper interconnect technology | |
TWI330397B (en) | A method of fabricating interconnect | |
US9379008B2 (en) | Metal PVD-free conducting structures | |
TWI443233B (zh) | 利用直接銅電鍍方式製造電子裝置之方法 | |
EP1760771A1 (en) | Semiconductor device and method for fabricating the same | |
US8169077B2 (en) | Dielectric interconnect structures and methods for forming the same | |
JP2009231497A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070148944A1 (en) | Interconnection of Semiconductor Device and Method for Manufacturing the Same | |
JP3957380B2 (ja) | 半導体素子の金属配線形成方法 | |
CN103426815B (zh) | 用于部件填充的半导体反流处理 | |
US20090166867A1 (en) | Metal interconnect structures for semiconductor devices | |
US6300242B1 (en) | Semiconductor device and method of fabricating the same | |
US20080258303A1 (en) | Novel structure for reducing low-k dielectric damage and improving copper EM performance | |
TW201244005A (en) | Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures | |
JP5604788B2 (ja) | 半導体装置及びその製造方法 | |
JP2006120870A5 (ja) | ||
JP4733804B2 (ja) | 配線の形成方法 | |
JP2003309082A (ja) | 半導体装置の構造 | |
JP2004014626A (ja) | シード膜及びその形成方法、Cu配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5604788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |