DE10127934A1 - Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung - Google Patents

Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung

Info

Publication number
DE10127934A1
DE10127934A1 DE10127934A DE10127934A DE10127934A1 DE 10127934 A1 DE10127934 A1 DE 10127934A1 DE 10127934 A DE10127934 A DE 10127934A DE 10127934 A DE10127934 A DE 10127934A DE 10127934 A1 DE10127934 A1 DE 10127934A1
Authority
DE
Germany
Prior art keywords
layer
capsule
conductor track
insulation material
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10127934A
Other languages
English (en)
Inventor
Guenther Schindler
Manfred Engelhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10127934A priority Critical patent/DE10127934A1/de
Priority to PCT/DE2002/001983 priority patent/WO2002101820A2/de
Publication of DE10127934A1 publication Critical patent/DE10127934A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine Leiterbahnanordnung (100) weist auf eine erste Schicht (101) mit einer integrierten Leiterbahn (102), darüber eine zweite Schicht (106), darüber eine dritte Schicht (108) mit einer integrierten Leiterbahn (109), einen die Leiterbahnen (102, 109) koppelnden elektrischen Kontakt (104) in der zweiten Schicht (106), wobei die Leiterbahnen (102, 109) und der elektrische Kontakt (104) ein elektrisch leitfähiges Material aufweisen und von einer Einkapselschicht (103, 107, 109) aus einem Kapselmaterial umschlossen sind, welches mechanisch härter als das elektrisch leitfähige Material ist.

Description

Die Erfindung betrifft eine Leiterbahnanordnung und ein Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung.
Integrierte Schaltungsanordnungen werden mit immer höherer Packungsdichte erzeugt. Dies hat zur Folge, dass Leiterbahnen in Metallisierungsebenen einen immer kleineren Abstand voneinander aufweisen. Dadurch steigen Kapazitäten, die zwischen den Leiterbahnen gebildet werden und zu hohen Signallaufzeiten, hoher Verlustleistung und Übersprechen führen. Bisher wurde zur Isolation zwischen den Leiterbahnen hauptsächlich SiO2 als Dielektrikum verwendet, dessen relative Dielektrizitätskonstante εr = 3,9 beträgt.
Gemäß dem Stand der Technik sind einige Methoden zur Erniedrigung der relativen Dielektrizitätskonstante εr und damit zur Erniedrigung der Kapazität zwischen Leiterbahnen bekannt.
Eine der bekannten Methoden wird im Folgenden beschrieben: Zunächst wird auf einem Substrat eine erste isolierende Schicht aus SiO2 erzeugt. Darüber wird eine Metallschicht und darüber eine zweite isolierende Schicht aus SiO2 erzeugt. Mittels eines photolithographischen Verfahrens und eines Ätzverfahrens werden die zweite isolierende Schicht und die Metallschicht so strukturiert, dass aus der Metallschicht Leiterbahnen erzeugt werden. Zur Erzeugung von Hohlräumen zwischen den Leiterbahnen wird SiO2 mit Hilfe eines PECVD- Prozesses (PECVD = plasma enhanced chemical vapor deposition = plasmaangeregte chemische Gasphasenabscheidung) selektiv auf der zweiten isolierenden Schicht abgeschieden bis Öffnungen zwischen den Leiterbahnen zugewachsen sind.
Anschließend wird SiO2 mit Hilfe eines HDP-CVD-Prozesses (HDP-CVD = high density plasma chemical vapor deposition = chemische Gasphasenabscheidung aus einem hochdichten Plasma) abgeschieden, um die Bildung von Hohlräumen mit einer großen vertikalen Ausdehnung zu verhindern. Die Hohlräume grenzen an die Leiterbahnen an, so dass das isolierende Dielektrikum, das die Kapazität zwischen den Leiterbahnen bestimmt, eine relative Dielektrizitätskonstante εr zwischen 2 und 2,5 aufweist.
Bei einer anderen bekannten Methode wird eine niedrige relative Dielektrizitätskonstante εr erreicht, indem bei der Herstellung von Leiterbahnanordnungen statt amorphem Siliziumdioxid (SiO2) als übliches Isolationsmaterial ein organisches Material, beispielsweise Polybenzoxazol (PBO), oder poröses Siliziumdioxid (SiO2) als isolierendes Dielektrikum verwendet wird.
Diese isolierenden Dielektrika weisen eine relative Dielektrizitätskonstante εr zwischen Zwei und Drei sowie eine geringe mechanische Härte auf. Insbesondere bei elektrischen Leiterbahnen aus Metall, beispielsweise aus Aluminium oder Kupfer, ist jedoch die geringe mechanische Härte des verwendeten isolierenden Dielektrikums für die Leiterbahnanordnung nachteilig.
Unter dem Einfluss eines elektrischen Stromflusses kommt es in einer Leiterbahn auf Grund von Stößen der bewegten Elektronen mit den positiven Ionen des Kristallgitters der Leiterbahn unweigerlich zur Materialwanderung. Dieser Effekt ist unter dem Begriff Elektromigration bekannt. Die Materialwanderung kann lokal zur Materialverarmung und somit zur vollständigen Unterbrechung der Leiterbahn führen. Dadurch ist ein Totalausfall der integrierten Schaltung möglich. Bei einer Leiterbahn in einer integrierten Schaltung resultiert die Elektromigrationsfestigkeit, d. h. der mechanische Widerstand des Materials der Leiterbahn gegen Elektromigration, unter anderem aus der mechanischen Härte der Leiterbahnumgebung, d. h. des die Leiterbahn umgebenden Dielektrikums. Zusätzlich ist bei Leiterbahnmaterialien mit geringer mechanischer Härte die Elektromigrationsfestigkeit geringer als bei Leiterbahnmaterialien mit großer mechanischer Härte. Das gleiche trifft auf elektrische Kontakte zu, welche Leiterbahnen in verschiedenen Ebenen miteinander kontaktieren.
Somit ergibt sich aus dem Stand der Technik folgender Nachteil: Während eine Erhöhung der Elektromigrationsfestigkeit auf Grund einer Verwendung von harten Isolationsmaterialien in einer Leiterbahnanordnung eine hohe relative Dielektrizitätskonstante εr zwischen benachbarten Leiterbahnen mit sich bringt, verringert die Verwendung eines Isolationsmaterials mit einer niedrigen relativen Dielektrizitätskonstante εr wegen der geringen mechanischen Härte die Elektromigrationsfestigkeit der Leiterbahnanordnung.
Der Erfindung liegt somit das Problem zugrunde, eine Leiterbahnanordnung sowie ein Verfahren zur Herstellung einer gekapselten Leiterbahnkopplung anzugeben, bei der/dem die Leiterbahnen sowie die koppelnden elektrischen Kontakte trotz Verwendung eines isolierenden Dielektrikums mit einer niedrigen relativen Dielektrizitätskonstante εr eine höhere Elektromigrationsfestigkeit aufweisen.
Das Problem wird mittels einer Leiterbahnanordnung sowie mittels eines Verfahrens zur Herstellung einer gekapselten Leiterbahnkopplung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Eine Leiterbahnanordnung weist auf eine erste Schicht aus einem ersten Isolationsmaterial, eine auf der ersten Schicht befindliche zweite Schicht aus einem zweiten Isolationsmaterial und eine auf der zweiten Schicht befindliche dritte Schicht aus einem dritten Isolationsmaterial. Mindestens eine Leiterbahn ist jeweils in der ersten Schicht und in der dritten Schicht integriert. Mindestens ein elektrischer Kontakt, welcher im Wesentlichen in der zweiten Schicht angeordnet ist, koppelt elektrisch die Leiterbahn in der ersten Schicht mit der Leiterbahn in der dritten Schicht. Die Leiterbahnen und der elektrische Kontakt weisen mindestens ein elektrisch leitfähiges Material auf und sind von einer Einkapselschicht aus mindestens einem Kapselmaterial umschlossen. Das Kapselmaterial ist dabei mechanisch härter als das elektrisch leitfähige Material. Vorzugsweise ist das Kapselmaterial auch mechanisch härter als das jeweils umgebende Isolationsmaterial.
Bei einem Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung wird in einer ersten Schicht eine gekapselte erste Leiterbahn erzeugt, wobei die erste Leiterbahn ein elektrisch leitfähiges erstes Material und die erste Schicht ein erstes Isolationsmaterial aufweisen und wobei die erste Leiterbahn von einer Kapselschicht aus einem Kapselmaterial umschlossen ist. Eine zweite Schicht aus einem zweiten Isolationsmaterial wird auf der ersten Schicht und eine Schicht aus Kapselmaterial wird auf der zweiten Schicht erzeugt. Die Schicht aus Kapselmaterial, die zweite Schicht und die erste Schicht werden derart strukturiert, dass in der Schicht aus Kapselmaterial, in der zweiten Schicht sowie in der die erste Leiterbahn umschließenden Kapselschicht eine Aussparung mit ersten Seitenwänden in der zweiten Schicht gebildet wird, wobei ein Teil der ersten Leiterbahn freigelegt wird. Die ersten Seitenwände werden mit Kapselmaterial bedeckt. Die Aussparung in der Schicht aus Kapselmaterial, in der zweiten Schicht und in der die erste Leiterbahn umschließenden Kapselschicht wird mit einem elektrisch leitfähigen zweiten Material zum Bilden eines elektrischen Kontakts gefüllt. Über der Schicht aus Kapselmaterial wird eine zweite Leiterbahn gebildet, wobei die zweite Leiterbahn ein elektrisch leitfähiges drittes Material aufweist. Kapselmaterial wird an allen freiliegenden Oberflächen der zweiten Leiterbahn aufgebracht, wodurch eine gekapselte zweite Leiterbahn entsteht. Die gekapselte zweite Leiterbahn wird von einer dritten Schicht aus einem dritten Isolationsmaterial umschlossen, wobei das Kapselmaterial mechanisch härter als das erste Material, als das zweite Material und als das dritte Material ist.
Ein Vorteil der Erfindung ist darin zu sehen, dass mittels des Kapselmaterials die Leiterbahnen und die elektrischen Kontakte zwischen den Leiterbahnen eingekapselt werden können. Diese Kapselung erhöht bei geeigneter Materialwahl die Elektromigrationsfestigkeit für die Leiterbahnen und die elektrischen Kontakte. Zur elektrischen Isolation der Leiterbahnen und der elektrischen Kontakte kann auf Grund der Kapselung ein mechanisch weiches Isolationsmaterial verwendet werden.
Ein weiterer Vorteil der erfindungsgemäßen Leiterbahnanordnung ist, dass die Kapselung der Leiterbahnen und der elektrischen Kontakte lediglich einen geringen Einfluss auf die gesamte relative Dielektrizitätskonstante εr der Leiterbahnanordnung hat. Die Leiterbahnanordnung ermöglicht folglich eine erhebliche Reduzierung der Gesamtkapazität innerhalb einer integrierten Schaltung bei erhöhter Elektromigrationsfestigkeit.
Vorzugsweise ist das Kapselmaterial mechanisch härter als das erste Isolationsmaterial, mechanisch härter als das zweite Isolationsmaterial und mechanisch härter als das dritte Isolationsmaterial. Dadurch ist es möglich, die Leiterbahnen sowie die elektrischen Kontakte mit beliebigen Isolationsmaterialien zu umgeben und trotzdem die Elektromigrationsfestigkeit für die Leiterbahnen und die elektrischen Kontakte zu erhöhen.
Auf Grund der die Elektromigrationsfestigkeit erhöhenden Kapselung der Leiterbahnen und der elektrischen Kontakte können Isolationsmaterialien mit einer geringen mechanischen Härte sowie einer geringen relativen Dielektrizitätskonstante εr gewählt werden. Somit können das erste Isolationsmaterial, das zweite Isolationsmaterial und das dritte Isolationsmaterial mechanisch weicher als das elektrisch leitfähige Material sein.
Vorzugsweise sind das erste Isolationsmaterial und/oder das zweite Isolationsmaterial und/oder das dritte Isolationsmaterial ein low-k-Material, welches eine relative Dielektrizitätskonstante εr im Bereich zwischen 1 und 4 hat. Da auch die erste Schicht, welche die Leiterbahnanordnung nach unten elektrisch isolierend abschirmt, und die dritte Schicht, welche die Leiterbahnanordnung nach oben elektrisch isolierend abschirmt, einen Beitrag zur Gesamtkapazität zwischen benachbarten Leiterbahnen liefert, sollte darauf geachtet werden, dass alle in der Leiterbahnanordnung verwendeten Isolationsmaterialien jeweils eine niedrige relative Dielektrizitätskonstante εr aufweisen.
In einer bevorzugten Weiterbildung der erfindungsgemäßen Leiterbahnanordnung ist das erste Isolationsmaterial und/oder das zweite Isolationsmaterial und/oder das dritte Isolationsmaterial ein low-k-Material, welches eine relative Dielektrizitätskonstante εr im Bereich zwischen 1,5 und 3 hat. Beispielsweise wird/werden als das erste Isolationsmaterial und/oder das zweite Isolationsmaterial und/oder das dritte Isolationsmaterial poröses Siliziumdioxid (SiO2) oder ein organisches Material verwendet. Beispiele für geeignete organische Materialien sind Polybenzoxazol (PBO) und Kohlenstoff-Fluor-Polymere (Polytetrafluorethylen). Bei der bevorzugten Verwendung von Polymeren als organisches Material werden diese in einer Methan-Umgebung während eines PECVD-Prozesses aufgebracht.
Das in der Leiterbahnanordnung verwendete Kapselmaterial weist bevorzugt eine Stickstoff-Verbindung, beispielsweise elektrisch isolierendes Siliziumnitrid (Si3N4) und/oder elektrisch leitfähiges Titannitrid (TiN) und/oder elektrisch leitfähiges Tantalnitrid (TaN), auf. Als Kapselmaterial kann ebenso eine Carbid-Verbindung oder eine Bor-Verbindung zur Anwendung kommen.
Bei einem Verfahren zur Herstellung einer Leiterbahnkapselung wird vorzugsweise vor dem Strukturieren der Schicht aus Kapselmaterial, der zweiten Schicht und der ersten Schicht eine Hilfsschicht auf der Schicht aus Kapselmaterial gebildet. Dabei wird die Hilfsschicht entsprechend der gewünschten Struktur der zweiten Leiterbahn strukturiert. Dadurch wird in der Hilfsschicht eine weitere Aussparung mit zweiten Seitenwänden gebildet.
In einer bevorzugten Weiterbildung des erfindungsgemäßen Verfahrens werden die zweiten Seitenwände mit Kapselmaterial bedeckt. Danach werden unausgefüllte Bereiche der weiteren Aussparung in der Hilfsschicht mit dem elektrisch leitfähigen dritten Material zum Bilden der zweiten Leiterbahn gefüllt. Auf der Hilfsschicht und der zweiten Leiterbahn wird dann eine weitere Schicht aus Kapselmaterial aufgebracht. Die Hilfsschicht sowie die weitere Schicht aus Kapselmaterial werden anschließend außer über der zweiten Leiterbahn wieder entfernt. Schließlich wird über der nun gekapselten zweiten Leiterbahn die dritte Isolationsschicht aufgebracht.
Vorzugsweise erfolgt das Bedecken der ersten Seitenwände mit Kapselmaterial mittels eines konformen Aufbringens von Kapselmaterial. Das Kapselmaterial wird danach anisotrop derart wieder entfernt, dass die ersten Seitenwände mit Kapselmaterial bedeckt bleiben. Bei einem Vorhandensein von zweiten Seitenwänden können diese auf die gleiche Weise mit Kapselmaterial bedeckt werden. Beispielsweise kann das konforme Aufbringen von Kapselmaterial in einem konformen Abscheidungsverfahren, beispielsweise einem Niederdruck-CVD- Prozess (LPCVD = low pressure chemical vapor deposition) oder einem Normaldruck-CVD-Prozess (APCVD = atmospheric pressure chemical vapor deposition), erfolgen.
Alternativ dazu kann die Bedeckung der ersten und zweiten Seitenwände mit Kapselmaterial auch mittels selektiver Abscheidung oder mittels einer chemischen Reaktion mit einem Gas, mit einem Gasgemisch und/oder mit einem Plasma erfolgen. Dabei sind die beteiligten Materialien derart zu wählen, dass sich das Kapselmaterial lediglich an den ersten und zweiten Seitenwänden anlagert bzw. bildet.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im folgenden näher erläutert. Dabei bezeichnen gleiche Bezugszeichen gleiche Komponenten.
Es zeigen
Fig. 1 einen Querschnitt durch eine Leiterbahnanordnung gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem ersten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 3 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem zweiten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 4 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem dritten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 5 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem vierten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 6 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem fünften Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 7 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem sechsten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 8 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem siebten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 9 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß Fig. 1 zu einem achten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung; und
Fig. 10 einen Querschnitt durch eine Leiterbahnanordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Fig. 1 zeigt einen Querschnitt durch eine Leiterbahnanordnung 100 gemäß einem ersten Ausführungsbeispiel der Erfindung.
Die Leiterbahnanordnung 100 weist ein Substrat aus einem Substratmaterial mit integrierten ersten Leiterbahnen 102 aus einem elektrisch leitfähigen Material als erste Schicht 101 auf. Die ersten Leiterbahnen 102 sind jeweils von einer ersten Einkapselschicht 103 aus einem Kapselmaterial derart umschlossen, dass eine elektrische Kopplung mit den elektrischen Kontakten 104 gewährleistet ist. Dabei weist das Kapselmaterial eine größere mechanische Härte als das elektrisch leitfähige Material und als das erste Isolationsmaterial auf.
Anschaulich trennt die erste Einkapselschicht 103 die ersten Leiterbahnen 102 rein mechanisch von dem ersten Isolationsmaterial der ersten Schicht 101. Zwischen dem ersten Isolationsmaterial der ersten Schicht 101 und den ersten Leiterbahnen 102 existiert somit kein Berührungskontakt. Die erste Schicht 101 wird von einer ebenen Schichtoberfläche 105 begrenzt.
Auf der ersten Schicht 101 ist eine zweite Schicht 106 mit den elektrischen Kontakten 104 angeordnet. Die elektrischen Kontakte 104 verlaufen durch die zweite Schicht 106 hindurch. Die zweite Schicht 106 weist ein zweites Isolationsmaterial auf. Zum Herstellen der elektrischen Kontakte 104 werden in der zweiten Schicht 106 durchgängige Kontaktlöcher gebildet, welche mit elektrisch leitfähigem Material gefüllt werden. Des Weiteren sind die elektrischen Kontakte 104 derart von einer zweiten Einkapselschicht 107 ummantelt, dass die elektrischen Kontakte 104 keinen Berührungskontakt zum zweiten Isolationsmaterial der zweiten Schicht 106 aufweisen.
Auf der zweiten Schicht 106 ist eine dritte Schicht 108 mit einer integrierten zweiten Leiterbahn 109 angeordnet. Die dritte Schicht 108 weist ein drittes Isolationsmaterial auf. Des Weiteren ist die zweiten Leiterbahn 109 derart von einer dritten Einkapselschicht 110 ummantelt, dass die zweite Leiterbahn 109 mit den elektrischen Kontakten 104 elektrisch gekoppelt ist. Die zweite Leiterbahn 109 weist jedoch keinen Berührungskontakt zum zweiten Isolationsmaterial der zweiten Schicht 106 oder zum dritten Isolationsmaterial der dritten Schicht 108 auf.
Die dritte Schicht 108 wird von einer weiteren ebenen Schichtoberfläche 111 parallel zur ebenen Schichtoberfläche 105 der ersten Schicht 101 begrenzt. Die weitere ebene Schichtoberfläche 111 kann als Grundlage für weitere, noch aufzubringende Metallisierungsebenen dienen.
Auf Grund ihrer mechanischen Härte gegenüber dem elektrisch leitfähigen Material verursachen die Kapselschichten um die Leiterbahnen 102, 109 und die elektrischen Kontakte 104 anschaulich eine mechanische Gegenkraft gegen die bei Stromfluss auftretende Elektromigration. Die Leiterbahnen 102, 109 sowie die elektrischen Kontakte 104 sind gemäß der Erfindung gemeinsam vollständig gekapselt. Die Kapselschichten um die Leiterbahnen 102, 109 und die elektrischen Kontakte 104 bilden somit anschaulich eine geschlossene Kapselstruktur um die Leiterbahnen 102, 109 und die elektrischen Kontakte 104. Dabei stehen die Leiterbahnen 102, 109 sowie die elektrischen Kontakte 104 miteinander in Berührungskontakt. Zwischen den elektrischen Kontakten 104 und den Leiterbahnen 102, 109 befindet sich kein Kapselmaterial, um ein Abreißen der elektrischen Kontakte 104 auf Grund von Elektromigration wegen hoher Stromstärken in den elektrischen Kontakten 104 zu vermeiden.
Es existieren zwar Kapselmaterialien mit einer hohen mechanischen Härte, welche elektrisch leitfähig sind und somit eine elektrische Kopplung zwischen den Leiterbahnen 102, 109 und den elektrischen Kontakten 104 sicherstellen könnten. Jedoch haben die elektrischen Kontakte 104 gewöhnlich eine geringere Querschnittsfläche als die Leiterbahnen 102, 109, wodurch in den elektrischen Kontakten 104 die Stromdichte höher ist als in den Leiterbahnen 102, 109. Mit zunehmender Stromdichte würde jedoch die Abreißwahrscheinlichkeit für das elektrisch leitfähige Material an den als Barrieren wirkenden, mit Kapselmaterial unterbrochenen Stellen zwischen den Leiterbahnen 102, 109 und den elektrischen Kontakten 104 steigen.
Als Substratmaterial wird ein erstes Isolationsmaterial, gemäß dem ersten Ausführungsbeispiel poröses Siliziumdioxid (SiO2), gewählt. Das zweite Isolationsmaterial und das dritte Isolationsmaterial sind ebenso wie das erste Isolationsmaterial poröses Siliziumdioxid (SiO2). Als elektrisch leitfähiges Material für die ersten Leiterbahnen 102, für die elektrischen Kontakte 104 und für die zweite Leiterbahn 109 wird Kupfer verwendet. Als Kapselmaterial für die erste Einkapselschicht 103, für die zweite Einkapselschicht 107 und für die dritte Einkapselschicht 110 wird Siliziumnitrid (Si3N4) verwendet. Ein Teil der dritten Einkapselschicht 110 weist, wie im Herstellungsverfahren weiter unten beschrieben, alternativ Titannitrid (TiN) auf. Als elektrisch leitfähiges Material kann alternativ auch Aluminium verwendet werden. Bei einer Verwendung von Aluminium als elektrisch leitfähiges Material werden die ersten Leiterbahnen 102 mittels einer subtraktiven Strukturierung, beispielsweise einer Ätzung, erzeugt. Weisen die ersten Leiterbahnen 102 Kupfer auf, erfolgt ihre Erzeugung in einem Damascene-Prozess.
Auf Grund der Materialwahl für die einzelnen Komponenten der Leiterbahnanordnung 100 wurde eine Erhöhung der Elektromigrationsfestigkeit der ersten Leiterbahnen 102, der elektrischen Kontakte 104 sowie der zweiten Leiterbahn 109 erreicht, da Siliziumnitrid (Si3N4) und Titannitrid (TiN) auf Grund der Stickstoff-Komponente eine höhere mechanische Härte aufweisen als das als elektrisch leitfähiges Material verwendete Kupfer.
Statt Kupfer oder Aluminium als elektrisch leitfähiges Material kann auch eine Aluminiumlegierung verwendet werden. Als Kapselmaterial kann statt Siliziumnitrid (Si3N4) auch beispielsweise Aluminiumnitrid (AlN) eine Aluminium- Sauerstoff-Stickstoff-Verbindung oder eine auf einem sonstigen Metall basierende Stickstoff-Verbindung gewählt werden.
Alternativ zu porösem Siliziumdioxid (SiO2) kann als erstes Isolationsmaterial und/oder als zweites Isolationsmaterial und/oder als drittes Isolationsmaterial auch Polybenzoxazol (PBO) zur Anwendung kommen. Sowohl poröses Siliziumdioxid (SiO2) als auch Polybenzoxazol (PBO) weisen eine geringe relative Dielektrizitätskonstante εr auf und liefern somit zur Gesamtkapazität der Leiterbahnanordnung 100 einen vernachlässigbaren Beitrag. Folglich kann die Gesamtkapazität der Leiterbahnanordnung 100 im Vergleich zum Stand der Technik trotz hoher Elektromigrationsfestigkeit reduziert werden.
Im Folgenden wird schrittweise ein Verfahren zur Bildung der Leiterbahnanordnung 100 beschrieben.
In Fig. 2 ist ein Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 200 zu einem ersten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung gezeigt.
Als erste Schicht 101 wird ein Substrat mit einer als ebene Schichtoberfläche 105 ausgebildeten Substratoberfläche verwendet. Das erste Isolationsmaterial, welches als Substratmaterial verwendet wird, ist gemäß dem ersten Ausführungsbeispiel der Erfindung poröses Siliziumdioxid (SiO2), welches als elektrisch isolierender Untergrund für die entstehende Leiterbahnanordnung 100 dient.
In der ersten Schicht 101 sind parallel zur ebenen Schichtoberfläche 105 nebeneinander erste Leiterbahnen 102 angeordnet, welche jeweils von einer ersten Einkapselschicht 103 aus einem Kapselmaterial umschlossen sind. Die ersten Leiterbahnen 102 bestehen aus einem elektrisch leitfähigen Material und verlaufen in der ersten Schicht 101 im Wesentlichen senkrecht zur Zeichenebene. Des Weiteren sind die ersten Leiterbahnen 102 mittels des ersten Isolationsmaterials voneinander elektrisch isoliert. Gemäß diesem Ausführungsbeispiel wird als elektrisch leitfähiges Material Kupfer und als Kapselmaterial Siliziumnitrid (Si3N4) verwendet.
Wenn als elektrisch leitfähiges Material für die ersten Leiterbahnen 102 Aluminium verwendet wird, können diese mittels eines beliebigen bekannten subtraktiven Verfahrens hergestellt werden. Bei einem subtraktiven Verfahren erfolgt mittels eines Lithographie- und Ätzverfahrens eine Strukturierung von bestehenden Schichten und somit eine teilweise Entfernung des bestehenden Schichtmaterials. Wird als elektrisch leitfähiges Material für die erste Leiterbahnen 102 Kupfer verwendet, werden diese in einem Damascene-Prozess hergestellt.
Fig. 3 zeigt einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 300 zu einem zweiten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung.
Auf der Schichtoberfläche 105 wird eine zweite Schicht 106 aus porösem Siliziumdioxid (SiO2) als zweitem Isolationsmaterial konform aufgebracht.
Über der zweiten Schicht 106 wird eine Ätzstoppschicht 301 erzeugt, welche derart strukturiert wird, dass in vorherbestimmten Bereichen über den ersten Leiterbahnen 102 die zweite Schicht 106 teilweise freigelegt wird. Auf der Ätzstoppschicht 301 wird des Weiteren flächig eine Hilfsschicht 303 aufgebracht, wodurch an den von der Ätzstoppschicht 301 nicht bedeckten Bereichen der zweiten Schicht 106 vergrabene Aussparungen 302 über den ersten Leiterbahnen 102 gebildet werden.
Die Ätzstoppschicht 301 wird später im Laufe des Herstellungsverfahrens für die Leiterbahnanordnung 100 noch derart behandelt, dass aus ihr ein Teil der dritten Einkapselschicht 110 für die zweite Leiterbahn 109 gebildet wird. Als Material für die Ätzstoppschicht 301 sollte somit ein Material mit einer größeren mechanischen Härte als das elektrisch leitfähige Material und als das zweite sowie das dritte Isolationsmaterial gewählt werden. Gemäß diesem Ausführungsbeispiel wird für die Ätzstoppschicht 301 Titannitrid (TiN) und für die Hilfsschicht 303 amorphes Siliziumdioxid (SiO2) verwendet.
Die vergrabenen Aussparungen 302 dienen in den weiteren Herstellungsschritten als Hartmaske für eine geeignete Ätzung der zweiten Schicht 106 zum Herstellen der elektrischen Kontakte 104.
In Fig. 4 ist ein Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 400 zu einem dritten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung dargestellt.
Die Hilfsschicht 303 wird entsprechend der gewünschten Struktur der zweiten Leiterbahn 109 strukturiert. Dies erfolgt mittels eines geeigneten Lithographie- und Ätzverfahrens. Dabei wird ein Teil der Hilfsschicht 303 entfernt. Somit werden Teile der Ätzstoppschicht 301 sowie die vergrabenen Aussparungen 302 freigelegt.
Des Weiteren wird mittels eines anderen geeigneten Ätzverfahrens und unter Anwendung der Ätzstoppschicht 301 als Hartmaske ein Teil der zweiten Schicht 106 unterhalb der vergrabenen Aussparungen 302 sowie über den ersten Leiterbahnen 102 entfernt, bis ein Teil der ersten Einkapselschichten 103 freigelegt ist. Dadurch wird in der Hilfsschicht 303 und in der zweiten Schicht 106 eine strukturierte Aussparung 401 gebildet. Die Aussparung 401 weist im Bereich der zweiten Schicht 106 erste Seitenwände 402 und im Bereich der Hilfsschicht 303 zweite Seitenwände 403 auf.
Die Aussparung 401 dient in den nachfolgenden Herstellungsschritten zum Bilden einer geschlossenen Kapselstruktur um die Leiterbahnen 102, 109 und die elektrischen Kontakte 104 sowie als Füllform zum Bilden der elektrischen Kontakte 104 und der zweiten Leiterbahnen 109.
Fig. 5 zeigt einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 500 zu einem vierten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung.
Über der Leiterbahnanordnung 400 wird Kapselmaterial konform abgeschieden und somit eine alle freiliegenden Oberflächen bedeckende Schicht aus Kapselmaterial gebildet. Dabei werden auch die ersten Seitenwände 402 und die zweiten Seitenwände 403 mit Kapselmaterial bedeckt. Gemäß diesem Ausführungsbeispiel wird als Kapselmaterial wiederum Siliziumnitrid (Si3N4) gewählt.
Anschließend wird die konforme Schicht aus Kapselmaterial anisotrop geätzt, um alles überschüssige Kapselmaterial von allen freiliegenden Oberflächen parallel zur ebenen Schichtoberfläche 105 zu entfernen. Dabei wird auch ein Teil der ersten Einkapselschichten 103 entfernt und somit werden die ersten Leiterbahnen 102 teilweise freigelegt. Diese freigelegten Bereiche der ersten Leiterbahnen 102 dienen der barrierefreien elektrischen Kopplung der ersten Leiterbahnen 102 mit den in nachfolgenden Herstellungsschritten zu erzeugenden elektrischen Kontakten 104. Aus der anisotrop geätzten konformen Schicht aus Kapselmaterial resultieren somit die erste Seitenwandkapselung 501 und die zweite Seitenwandkapselung 502.
Anschaulich ist die Herstellung der ersten Seitenwandkapselung 501 und der zweiten Seitenwandkapselung 502 mit dem Erzeugen von Spacern mittels Ätzung vergleichbar.
Bei der anisotropen Ätzung der konformen Schicht aus Kapselmaterial ist eine geeignete Materialwahl für die Bildung der Ätzstoppschicht 301 sowie der ersten Seitenwandkapselung 501 und der zweiten Seitenwandkapselung 502 zu empfehlen. Dadurch kann sichergestellt werden, dass trotz anisotropen Ätzens die zweite Schicht 106 parallel zur ebenen Schichtoberfläche 105 mit Kapselmaterial bedeckt bleibt. Als geeignete Materialien empfehlen sich somit Materialien, welche selektiv zueinander geätzt werden können. Dies sind gemäß diesem Ausführungsbeispiel Titannitrid (TiN) für die Ätzstoppschicht 301 und Siliziumnitrid (Si3N4) für die erste Seitenwandkapselung 501 sowie für die zweite Seitenwandkapselung 502.
In Fig. 6 ist ein Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 600 zu einem fünften Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung dargestellt.
Die Aussparung 401 wird zum Bilden der elektrischen Kontakte 104 sowie der zweiten Leiterbahn 109 mit elektrisch leitfähigem Material gefüllt. Gemäß diesem Ausführungsbeispiel wird für die elektrischen Kontakte 104 und die zweite Leiterbahn 109 wiederum Kupfer gewählt. Dabei wird die Aussparung 401 zunächst mit Kupfer überfüllt. Anschließend wird das Kupfer beispielsweise mittels chemisch- mechanischen Polierens parallel zur ebenen Schichtoberfläche 105 bis zur Hilfsschicht 303 zurückpoliert. Mittels eines nass- oder trockenchemischen Ätzprozesses oder während eines weiteren chemisch-mechanischen Poliervorgangs wird das Kupfer derart abgesenkt, dass zwischen dem Kupfer der sich bildenden zweiten Leiterbahn 109 und der begrenzenden Hilfsschicht 303 eine kleine Stufe 601 in der Größenordnung von einigen Nanometern stehen bleibt.
Über der zweiten Leiterbahn 109, der Stufe 601 sowie den freiliegenden Bereichen der Hilfsschicht 303 wird eine bedeckende Kapselschicht 602 aus Kapselmaterial abgeschieden. Gemäß diesem Ausführungsbeispiel wird als Kapselmaterial für die bedeckende Kapselschicht 602 wiederum Siliziumnitrid (Si3N4) gewählt.
Fig. 7 zeigt einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 700 zu einem sechsten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung.
Die bedeckende Kapselschicht 602 sowie die Hilfsschicht 303 werden mittels eines chemisch-mechanischen Poliervorgangs teilweise entfernt und somit eingeebnet. Dabei bildet sich parallel zur ebenen Schichtoberfläche 105 eine Hilfsoberfläche 701 aus. Des Weiteren wird aus der zweiten Seitenwandkapselung 502 und der bedeckenden Kapselschicht 602 eine Teilkapselung 702 um die zweite Leiterbahn 109 gebildet.
Die Leiterbahnanordnung 700 weist folglich bereits eine vollständig geschlossene Kapselstruktur um die ersten Leiterbahnen 102, die elektrischen Kontakte 104 und die zweite Leiterbahn 109 herum auf. Die geschlossene Kapselstruktur wird von der ersten Einkapselschicht 103, der ersten Seitenwandkapselung 501, der Ätzstoppschicht 301 und der Teilkapselung 702 gebildet.
In Fig. 8 ist ein Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 800 zu einem siebten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung dargestellt.
Mittels geeigneter Ätzverfahren werden sowohl die Hilfsschicht 303 als auch die dann freiliegenden Bereiche der Ätzstoppschicht 301 entfernt. Dies ist zumindest aus folgenden zwei Gründen notwendig:
  • 1. Die Hilfsschicht 303 weist zwar ein elektrisch isolierendes Material jedoch auch eine unerwünscht hohe relative Dielektrizitätskonstante εr auf. Um die Kapazitätswirkung zwischen benachbarten zweiten Leiterbahnen 109 weiter zu reduzieren, empfiehlt sich statt dessen der Einsatz eines Isolationsmaterials mit einer niedrigen relativen Dielektrizitätskonstante εr.
  • 2. Beim anisotropen Ätzen zum Bilden der ersten Seitenwandkapselung 501 und der zweiten Seitenwandkapselung 502 soll die Ätzstoppschicht 301 nicht entfernt werden. Deshalb wird, wie oben bereits erläutert, eine geeignete Materialwahl durchgeführt. Dabei sollte das Material für die erste Seitenwandkapselung 501 und für die zweite Seitenwandkapselung 502 selektiv zu dem Material der Ätzstoppschicht 301 ätzbar sein. Als Material für die Ätzstoppschicht 301 wird gemäß diesem Ausführungsbeispiel ein elektrisch leitfähiges Kapselmaterial verwendet. Um einen elektrischen Kurzschluss zwischen benachbarten zweiten Leiterbahnen 109 und somit zwischen allen beteiligten Leiterbahnen zu vermeiden, wird die elektrisch leitfähige Ätzstoppschicht 301 außerhalb der zweiten Leiterbahn 109 sowie der Teilkapselung 702 entfernt.
Aus dem nach dem Ätzen auf der zweiten Schicht 109 verbleibenden Teil der Ätzstoppschicht 301 sowie aus der Teilkapselung 702 wird somit die dritte Einkapselschicht 110 um die zweite Leiterbahn 109 gebildet. Aus der ersten Seitenwandkapselung 501 wird dabei die zweite Einkapselschicht 107 gebildet. Die dritte Einkapselschicht 110 wird von der Hilfsoberfläche 701 parallel zur ebenen Schichtoberfläche 105 begrenzt.
Fig. 9 zeigt einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung 900 zu einem achten Zeitpunkt während der Durchführung des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung.
Zur elektrischen Isolation der zweiten Leiterbahn 109 sowie zur Reduzierung der Kapazität zwischen benachbarten zweiten Leiterbahnen 109 wird über allen freiliegenden Oberflächen der dritten Einkapselschicht 110 sowie der zweiten Schicht 106 eine Schicht aus drittem Isolationsmaterial 901 erzeugt. Das dritte Isolationsmaterial sollte dabei wegen der Kapazitätswirkung folglich eine niedrige relative Dielektrizitätskonstante εr aufweisen. Zum Erzeugen der Schicht aus drittem Isolationsmaterial 901 wird drittes Isolationsmaterial, gemäß diesem Ausführungsbeispiel poröses Siliziumdioxid (SiO2), konform über der Leiterbahnanordnung 800 abgeschieden.
Nach dem Erzeugen der Schicht aus drittem Isolationsmaterial 901 wird diese mittels eines chemisch-mechanischen Poliervorganges teilweise wieder entfernt und dabei die dritte Schicht 108 gebildet. Die dritte Schicht 108 weist auf Grund des chemisch-mechanischen Poliervorganges eine zur ebenen Schichtoberfläche 105 parallele weitere ebene Schichtoberfläche 111 auf. Daraus resultiert dann die in Fig. 1 dargestellte Leiterbahnanordnung 100.
Die Restdicke der dritten Schicht 111 über der zweiten Leiterbahn 109 sollte zweckmäßigerweise mindestens gleich der Höhe der zweiten Leiterbahn 109 sein. Auf die planarisierte dritte Schicht 108 können in weiteren Prozessen weitere Schichten, beispielsweise weitere Metallisierungsebenen, aufgebracht werden.
In Fig. 10 ist ein Querschnitt durch eine Leiterbahnanordnung 1000 gemäß einem zweiten Ausführungsbeispiel der Erfindung gezeigt.
Die Leiterbahnanordnung 1000 gemäß dem zweiten Ausführungsbeispiel der Erfindung unterscheidet sich von der Leiterbahnanordnung 100 gemäß dem ersten Ausführungsbeispiel der Erfindung insbesondere darin, dass im zweiten Ausführungsbeispiel die dritte Schicht 108 mehrere Teilschichten aufweist.
Alle anderen Komponenten sind in beiden Ausführungsbeispielen identisch. Ebenso kann das in Fig. 2 bis Fig. 9 beschriebene Verfahren zur Herstellung der Leiterbahnanordnung 100 gemäß dem ersten Ausführungsbeispiel identisch für die Leiterbahnanordnung 1000 gemäß dem zweiten Ausführungsbeispiel angewendet werden.
Das zweite Ausführungsbeispiel beschreibt anschaulich die Situation, dass die Schicht aus drittem Isolationsmaterial 901 nicht mittels chemisch-mechanischen Polierens planarisiert werden kann. Dies kann beispielsweise dann der Fall sein, wenn die Schicht aus drittem Isolationsmaterial 901 auf Grund ihrer geringen Dicke eine geringe mechanische Stabilität aufweist. Die geringe mechanische Stabilität kann dazu führen, dass die Schicht aus drittem Isolationsmaterial 901 während des chemisch-mechanischen Polierens versehentlich teilweise oder vollständig über der zweiten Leiterbahn 109 abplatzt.
Die dritte Schicht 108 des zweiten Ausführungsbeispiels der Erfindung wird im Gegensatz zum ersten Ausführungsbeispiel dadurch erzeugt, dass auf die Schicht aus drittem Isolationsmaterial 901 mittels eines konformen CVD-Prozesses eine zusätzliche Isolationsschicht aus einem anderen Isolationsmaterial aufgebracht wird. Diese zusätzliche Isolationsschicht besteht gemäß diesem Ausführungsbeispiel aus amorphem Siliziumdioxid (SiO2). Die zusätzliche Isolationsschicht wird mittels eines chemisch-mechanischen Poliervorganges planarisiert und dadurch die erste Teilschicht 1001 gebildet. Dabei sollte die Restdicke der ersten Teilschicht 1001 über der zweiten Leiterbahn 109 möglichst gering gehalten werden, um störende Einflüsse auf die Gesamtkapazität der Leiterbahnanordnung 1000 des zweiten Ausführungsbeispiels so gering wie möglich zu halten.
Auf der ersten Teilschicht 1001 wird schließlich noch eine konforme zweite Teilschicht 1002 erzeugt. Die zweite Teilschicht 1002 wird schließlich von der weiteren ebenen Schichtoberfläche 111 parallel zur ebenen Schichtoberfläche 105 begrenzt und besteht gemäß dem zweiten Ausführungsbeispiel aus dem dritten Isolationsmaterial. Die zweite Teilschicht 1002 dient einer Reduzierung der Kapazität zwischen weiteren, auf der weiteren ebenen Schichtoberfläche 111 aufzubringenden elektrischen Bauelementen und Leiterbahnen.
Die kapazitive Kopplung zwischen benachbarten zweiten Leiterbahnen 109 bleibt trotz der amorphes Siliziumdioxid (SiO2) aufweisenden ersten Teilschicht 1001 gering, da die erste Teilschicht 1001 immer eine gewisse Entfernung zu den benachbarten zweiten Leiterbahnen 109 aufweist. Diese Entfernung wird signifikant von der Dicke der Schicht aus drittem Isolationsmaterial 901 bestimmt.
Ein Berührungskontakt zwischen dem elektrisch leitfähigen Material und dem amorphen Siliziumdioxid (SiO2) der ersten Teilschicht 1001 kann dann möglich sein, wenn in der dritten Schicht 108 weitere elektrische Kontakte 104 vorgesehen sind. Da jedoch die Berührungsfläche zwischen dem elektrisch leitfähigen Material und dem amorphen Siliziumdioxid (SiO2) nicht sehr groß ist, bleibt auch die zusätzliche kapazitive Kopplung gering.
Für die Bildung einer Leiterbahnanordnung 100 gemäß dem ersten Ausführungsbeispiel der Erfindung oder einer Leiterbahnanordnung 1000 gemäß dem zweiten Ausführungsbeispiel der Erfindung können statt der gewählten Materialien sowie deren Herstellungsprozesse auch andere Materialien und Herstellungsprozesse verwendet werden.
Bezugszeichenliste
100
Leiterbahnanordnung gemäß erstem Ausführungsbeispiel
101
erste Schicht
102
erste Leiterbahn
103
erste Einkapselschicht
104
elektrischer Kontakt
105
ebene Schichtoberfläche
106
zweite Schicht
107
zweite Einkapselschicht
108
dritte Schicht
109
zweite Leiterbahn
110
dritte Einkapselschicht
111
weitere ebene Schichtoberfläche
200
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu erstem Zeitpunkt
300
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu zweitem Zeitpunkt
301
Ätzstoppschicht
302
vergrabene Aussparung
303
Hilfsschicht
400
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu drittem Zeitpunkt
401
Aussparung
402
erste Seitenwand
403
zweite Seitenwand
500
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu viertem Zeitpunkt
501
erste Seitenwandkapselung
502
zweite Seitenwandkapselung
600
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu fünftem Zeitpunkt
601
Stufe
602
bedeckende Kapselschicht
700
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu sechstem Zeitpunkt
701
Hilfsoberfläche
702
Teilkapselung
800
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu siebtem Zeitpunkt
900
noch nicht fertiggestellte Leiterbahnanordnung gemäß erstem Ausführungsbeispiel zu zehntem Zeitpunkt
901
Schicht aus drittem Isolationsmaterial
1000
Leiterbahnanordnung gemäß zweitem Ausführungsbeispiel
1001
erste Teilschicht
1002
zweite Teilschicht

Claims (13)

1. Leiterbahnanordnung
mit einer ersten Schicht aus einem ersten Isolationsmaterial,
mit einer auf der ersten Schicht befindlichen zweiten Schicht aus einem zweiten Isolationsmaterial,
mit einer auf der zweiten Schicht befindlichen dritten Schicht aus einem dritten Isolationsmaterial,
mit mindestens einer in der ersten Schicht integrierten Leiterbahn und mit mindestens einer in der dritten Schicht integrierten Leiterbahn,
mit mindestens einem die Leiterbahn in der ersten Schicht mit der Leiterbahn in der dritten Schicht elektrisch koppelnden elektrischen Kontakt, welcher im Wesentlichen in der zweiten Schicht angeordnet ist,
wobei die Leiterbahnen und der elektrische Kontakt mindestens ein elektrisch leitfähiges Material aufweisen und von einer Einkapselschicht aus mindestens einem Kapselmaterial umschlossen sind,
wobei das Kapselmaterial mechanisch härter als das elektrisch leitfähige Material ist.
2. Leiterbahnanordnung gemäß Anspruch 1, bei der das Kapselmaterial mechanisch härter als das erste Isolationsmaterial, mechanisch härter als das zweite Isolationsmaterial und mechanisch härter als das dritte Isolationsmaterial ist.
3. Leiterbahnanordnung gemäß Anspruch 1 oder 2, bei der das erste Isolationsmaterial, das zweite Isolationsmaterial und das dritte Isolationsmaterial mechanisch weicher als das elektrisch leitfähige Material sind.
4. Leiterbahnanordnung gemäß einem der Ansprüche 1 bis 3, bei der das erste Isolationsmaterial und/oder das zweite Isolationsmaterial und/oder das dritte Isolationsmaterial ein low-k-Material sind, welches eine relative Dielektrizitätskonstante im Bereich zwischen 1 und 4 aufweist.
5. Leiterbahnanordnung gemäß einem der Ansprüche 1 bis 4, bei der das erste Isolationsmaterial und/oder das zweite Isolationsmaterial und/oder das dritte Isolationsmaterial ein low-k-Material sind, das eine relative Dielektrizitätskonstante im Bereich zwischen 1, 5 und 3 aufweist.
6. Leiterbahnanordnung gemäß einem der Ansprüche 1 bis 5, bei der das erste Isolationsmaterial und/oder das zweite Isolationsmaterial und/oder das dritte Isolationsmaterial ein organisches Material sind.
7. Leiterbahnanordnung gemäß einem der Ansprüche 1 bis 6, bei der das Kapselmaterial eine Stickstoff-Verbindung aufweist.
8. Leiterbahnanordnung gemäß einem der Ansprüche 1 bis 7, bei der das Kapselmaterial Siliziumnitrid und/oder Titannitrid und/oder Tantalnitrid aufweist.
9. Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung,
bei dem eine gekapselte erste Leiterbahn in einer ersten Schicht erzeugt wird, wobei die erste Leiterbahn ein elektrisch leitfähiges erstes Material und die erste Schicht ein erstes Isolationsmaterial aufweisen und wobei die erste Leiterbahn von einer Kapselschicht aus einem Kapselmaterial umschlossen ist,
bei dem eine zweite Schicht aus einem zweiten Isolationsmaterial auf der ersten Schicht erzeugt wird,
bei dem eine Schicht aus Kapselmaterial auf der zweiten Schicht erzeugt wird,
bei dem die Schicht aus Kapselmaterial, die zweite Schicht und die erste Schicht derart strukturiert werden, dass in der Schicht aus Kapselmaterial, in der zweiten Schicht sowie in der die erste Leiterbahn umschließenden Kapselschicht eine Aussparung mit ersten Seitenwänden in der zweiten Schicht gebildet wird, wobei ein Teil der ersten Leiterbahn freigelegt wird,
bei dem die ersten Seitenwände mit Kapselmaterial bedeckt werden,
bei dem die Aussparung in der Schicht aus Kapselmaterial, in der zweiten Schicht und in der die erste Leiterbahn umschließenden Kapselschicht mit einem elektrisch leitfähigen zweiten Material zum Bilden eines elektrischen Kontakts gefüllt wird,
bei dem über der Schicht aus Kapselmaterial eine zweite Leiterbahn gebildet wird, wobei die zweite Leiterbahn ein elektrisch leitfähiges drittes Material aufweist,
bei dem Kapselmaterial an allen freiliegenden Oberflächen der zweiten Leiterbahn aufgebracht wird, wodurch eine gekapselte zweite Leiterbahn entsteht, und
bei dem die gekapselte zweite Leiterbahn von einer dritten Schicht aus einem dritten Isolationsmaterial umschlossen wird, wobei das Kapselmaterial mechanisch härter als das erste Material, als das zweite Material und als das dritte Material ist.
10. Verfahren gemäß Anspruch 9, bei dem vor dem Strukturieren der Schicht aus Kapselmaterial, der zweiten Schicht und der ersten Schicht eine Hilfsschicht auf der Schicht aus Kapselmaterial gebildet wird, welche entsprechend der gewünschten Struktur der zweiten Leiterbahn strukturiert wird, wodurch in der Hilfsschicht eine weitere Aussparung mit zweiten Seitenwänden gebildet wird.
11. Verfahren gemäß Anspruch 10, bei dem die zweiten Seitenwände mit Kapselmaterial bedeckt werden, bei dem danach unausgefüllte Bereiche der weiteren Aussparung in der Hilfsschicht mit dem elektrisch leitfähigen dritten Material zum Bilden der zweiten Leiterbahn gefüllt werden, bei dem auf der Hilfsschicht und der zweiten Leiterbahn eine weitere Schicht aus Kapselmaterial aufgebracht wird, bei dem die Hilfsschicht sowie die weitere Schicht aus Kapselmaterial außer über der zweiten Leiterbahn wieder entfernt werden und bei dem über der nun gekapselten zweiten Leiterbahn die dritte Isolationsschicht aufgebracht wird.
12. Verfahren gemäß einem der Ansprüche 9 bis 11, bei dem das Bedecken der ersten Seitenwände mit Kapselmaterial mittels eines konformen Aufbringens von Kapselmaterial erfolgt, welches danach anisotrop derart wieder entfernt wird, dass die ersten Seitenwände mit Kapselmaterial bedeckt bleiben.
13. Verfahren gemäß Anspruch 12, bei dem die ersten Seitenwände und die zweiten Seitenwände mit Kapselmaterial bedeckt bleiben.
DE10127934A 2001-06-08 2001-06-08 Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung Ceased DE10127934A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10127934A DE10127934A1 (de) 2001-06-08 2001-06-08 Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung
PCT/DE2002/001983 WO2002101820A2 (de) 2001-06-08 2002-05-29 Leiterbahnanordnung und verfahren zum herstellen einer gekapselten leiterbahnkopplung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10127934A DE10127934A1 (de) 2001-06-08 2001-06-08 Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung

Publications (1)

Publication Number Publication Date
DE10127934A1 true DE10127934A1 (de) 2002-12-19

Family

ID=7687686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10127934A Ceased DE10127934A1 (de) 2001-06-08 2001-06-08 Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung

Country Status (2)

Country Link
DE (1) DE10127934A1 (de)
WO (1) WO2002101820A2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851491A2 (de) * 1996-12-25 1998-07-01 Nec Corporation Halbleiterbauelement mit Mehrlagen-Verbindungsstruktur und sein Herstellungsverfahren
EP0881673A2 (de) * 1997-05-30 1998-12-02 International Business Machines Corporation Sub-viertel Mikron Kupfer Verdrahtung mit verbesserten Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE10041565A1 (de) * 1999-08-27 2001-05-10 Fujitsu Ltd Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
EP0971403A1 (de) * 1998-07-07 2000-01-12 Interuniversitair Microelektronica Centrum Vzw Herstellungsverfahren von Kupfer enthaltenden Metallstützen
US6078088A (en) * 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851491A2 (de) * 1996-12-25 1998-07-01 Nec Corporation Halbleiterbauelement mit Mehrlagen-Verbindungsstruktur und sein Herstellungsverfahren
EP0881673A2 (de) * 1997-05-30 1998-12-02 International Business Machines Corporation Sub-viertel Mikron Kupfer Verdrahtung mit verbesserten Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE10041565A1 (de) * 1999-08-27 2001-05-10 Fujitsu Ltd Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung

Also Published As

Publication number Publication date
WO2002101820A3 (de) 2003-03-13
WO2002101820A2 (de) 2002-12-19

Similar Documents

Publication Publication Date Title
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE10036725C2 (de) Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE112007000966T5 (de) Dielektrischer Abstandhalter für metallische Verbinder und Verfahren, um dieselben zu bilden
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE10140754A1 (de) Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
DE19957302C2 (de) Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE102004033825A1 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
EP1364404B1 (de) Hohlraumstruktur in einer intergrierten schaltung und verfahren zum herstellen einer hohlraumstruktur in einer integrierten schaltung
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102004029355A1 (de) Selbstausgerichtete Maske zum Verringern der Zellenlayoutfläche
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
EP1366522B1 (de) Verfahren zur herstellung einer leiterbahnanordnung auf einer integrierten schaltungsanordnung
DE10347458A1 (de) Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben
DE10341544B4 (de) Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung
DE10127934A1 (de) Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung
DE10125019A1 (de) Hohlraumstruktur, Mehrfach-Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10358556A1 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection