DE10341544B4 - Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung - Google Patents

Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung Download PDF

Info

Publication number
DE10341544B4
DE10341544B4 DE10341544A DE10341544A DE10341544B4 DE 10341544 B4 DE10341544 B4 DE 10341544B4 DE 10341544 A DE10341544 A DE 10341544A DE 10341544 A DE10341544 A DE 10341544A DE 10341544 B4 DE10341544 B4 DE 10341544B4
Authority
DE
Germany
Prior art keywords
layer
recess
substrate
additional
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10341544A
Other languages
English (en)
Other versions
DE10341544A1 (de
Inventor
Günther Dr. Schindler
Werner Dr. Pamler
Zvonimir Gabric
Eugen Dr. Unger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10341544A priority Critical patent/DE10341544B4/de
Publication of DE10341544A1 publication Critical patent/DE10341544A1/de
Application granted granted Critical
Publication of DE10341544B4 publication Critical patent/DE10341544B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen einer Leiterbahnanordnung (100),
• bei dem über einem Substrat (102) mit einer vergrabenen Leiterbahn (104) eine erste Schicht (105) erzeugt wird, welche ein erstes Loch (106) sowie ein zweites Loch (107) aufweist, wobei mittels der beiden Löcher (106, 107) das Substrat (102) freigelegt wird und wobei mindestens das erste Loch (106) lateral oberhalb der mindestens einen vergrabenen Leiterbahn (104) angeordnet wird,
• bei dem über der ersten Schicht (105) ein Schichtstapel (301) mit einer unteren Schicht (110a) sowie einer oberen Schicht (110c) und mit einer mittleren Schicht (110b) aus einem ersten elektrischen Isolationsmaterial erzeugt wird,
• bei dem durch den Schichtstapel (301) sowie das zweite Loch (107) hindurch und in das Substrat (102) hineinreichend eine erste Aussparung (302) erzeugt wird,
• bei dem in der ersten Aussparung (302) an der mittleren Schicht (110b) ein Stopfen (111) erzeugt wird, welcher die erste Aussparung...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Leiterbahnanordnung und eine Leiterbahnanordnung.
  • Integrierte Schaltungsanordnungen werden mit immer höherer Packungsdichte erzeugt. Dies hat zur Folge, dass Leiterbahnen in Metallisierungsebenen einen immer kleineren Abstand voneinander aufweisen. Dadurch steigen Kapazitäten, die zwischen den Leiterbahnen gebildet werden und zu hohen Signallaufzeiten, d.h. großer Signalverzögerung, hoher Verlustleistung und Übersprechen führen. Bisher wurde zur Isolation zwischen den Leiterbahnen hauptsächlich SiO2 als Dielektrikum verwendet, dessen relative Dielektrizitätskonstante ∊r = 3,9 beträgt.
  • Es sind einige Methoden zum Reduzieren der relativen Dielektrizitätskonstante ∊r und damit zum Reduzieren der Kapazität zwischen Leiterbahnen innerhalb einer Leiterbahnebene bekannt, beispielsweise aus [1] bis [8].
  • Gemäß dem Stand der Technik werden Hohlräume zwischen den Leiterbahnen innerhalb einer Leiterbahnebene erzeugt. Das isolierende Dielektrikum, das die Kapazität zwischen den Leiterbahnen bestimmt, weist somit eine relative Dielektrizitätskonstante ∊r auf, die fast gleich Eins ist.
  • Außerdem ist es bekannt, zur weiteren Verringerung der relativen Dielektrizitätskonstante ∊r die Hohlräume zwischen den Leiterbahnen einer Metallisierungsebene zumindest zum Teil in die darunter und darüber befindlichen elektrischen Isolationsschichten hineinragen zu lassen. Aus dem Stand der Technik sind dafür einige Herstellungsverfahren bekannt, z.B. aus [9]. Diese Verfahren sind jedoch in der Regel sehr kompliziert und daher aufwändig und teuer.
  • Aus [10] ist eine Hohlraumstruktur und ein Verfahren zum Herstellen einer Hohlraumstruktur bekannt, wobei auf einer Substratoberfläche nebeneinander Leiterbahnen mit dazwischen liegenden Zwischenräumen angeordnet sind. Auf jeder der Leiterbahnen ist eine erste Schicht aus einem ersten Isolationsmaterial und darüber eine die Zwischenräume bedeckende zweite Schicht aus einem zweiten Isolationsmaterial angeordnet, wobei sich das zweite Isolationsmaterial nur auf dem ersten Isolationsmaterial abscheiden lässt.
  • Eine andere Hohlraumstruktur und ein anderes Verfahren zum Herstellen einer Hohlraumstruktur ist aus [11] sowie [12] bekannt, wobei in [11] die Hohlraumstruktur eine erste Schichtoberfläche mit darauf nebeneinander angeordneten Stegen, welche Zwischenräume einschließen sowie eine zweite Schicht und darauf eine dritte Schicht aufweisen, und mit einer einige der Zwischenräume abschließenden vierten Schicht aufweist. Bei dieser Hohlraumstruktur sind mittels der vierten Schicht nicht abgeschlossene Zwischenräume mit elektrisch leitfähigem Material angefüllt.
    •
  • Der Erfindung liegt somit das Problem zugrunde, ein Verfahren zum Herstellen einer Leiterbahnanordnung sowie eine Leiterbahnanordnung anzugeben, bei dem/der die Hohlräume zwischen den Leiterbahnen im Vergleich zum Stand der Technik einfacher und damit kostengünstiger hergestellt werden können.
  • Das Problem wird durch ein Verfahren zum Herstellen einer Leiterbahnanordnung sowie durch eine Leiterbahnanordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Bei einem Verfahren zum Herstellen einer Leiterbahnanordnung wird zunächst über einem Substrat mit einer vergrabenen Leiterbahn eine erste Schicht erzeugt, welche ein erstes Loch sowie ein zweites Loch aufweist, wobei mittels der beiden Löcher das Substrat freigelegt wird und wobei mindestens das erste Loch lateral oberhalb der mindestens einen vergrabenen Leiterbahn angeordnet wird. Dann wird über der ersten Schicht ein Schichtstapel mit einer unteren Schicht sowie einer oberen Schicht und mit einer mittleren Schicht aus einem ersten elektrischen Isolationsmaterial erzeugt. Daraufhin wird durch den Schichtstapel sowie das zweite Loch hindurch und in das Substrat hineinreichend eine erste Aussparung erzeugt. In der ersten Aussparung wird nun an der mittleren Schicht ein Stopfen erzeugt, welcher die erste Aussparung nach oben hin abschließt, womit ein Hohlraum gebildet wird. Anschließend wird die obere Schicht des Schichtstapels oberhalb des Stopfens teilweise entfernt, so dass über dem Stopfen eine vergrößerte Aussparung mit einer lateralen Ausdehnung erzeugt wird, welche größer ist als die laterale Ausdehnung des Hohlraums. In der vergrößerten Aussparung wird anschließend eine zweite Schicht erzeugt, wobei die zweite Schicht die vergrößerte Aussparung ausfüllt. Schließlich werden unter Verwenden der zweiten Schicht als Ätzmaske der Schichtstapel sowie das Substrat durch das erste Loch hindurch anisotrop geätzt, bis die mindestens eine vergrabene Leiterbahn zumindest teilweise freigelegt ist, wodurch eine zweite Aussparung erzeugt wird.
  • Eine Leiterbahnanordnung weist auf: ein Substrat, mindestens eine in dem Substrat vergrabene Leiterbahn, zwei über dem Substrat nebeneinander angeordnete zusätzliche Leiterbahnen, wobei mindestens eine zusätzliche Leiterbahn mittels eines elektrischen Kontakts mit der mindestens einen vergrabenen Leiterbahn elektrisch gekoppelt ist, eine Deckschicht, welche die zwei zusätzlichen Leiterbahnen bzw. das Substrat vollständig überdeckt, einen Hohlraum zwischen den zwei zusätzlichen Leiterbahnen, welcher sich von innerhalb der Deckschicht bis in das Substrat hinein erstreckt, Wandschichten, welche den Hohlraum lateral zu den zwei zusätzlichen Leiterbahnen sowie zu der Deckschicht begrenzen, einen über dem Hohlraum sowie zwischen zwei benachbarten Wandschichten angeordneten Stopfen, eine erste Schicht zwischen dem Substrat und den zwei zusätzlichen Leiterbahnen bzw. den Wandschichten, und eine zweite Schicht auf dem Stopfen und den zwei benachbarten Wandschichten vergraben in der Deckschicht.
  • Die erste Schicht mit den beiden Löchern ist insbesondere derart strukturiert, dass mittels der beiden Löcher das Substrat in geeigneter Weise teilweise freigelegt ist. Die beiden Löcher erstrecken sich somit im Wesentlichen in vertikaler Richtung durch die erste Schicht hindurch.
  • Ein Vorteil der Erfindung ist darin zu sehen, dass die Hohlräume sowie die lateral neben den Hohlräumen angeordneten Leiterbahnen mit den darunter angeordneten elektrischen Kontakten in einem selbstjustierten Prozess erzeugt werden und somit ein aufwändig zu justierender, lithographischer Zwischenschritt vermieden wird. Auf Grund der geeignet strukturierten ersten Schicht im Zusammenhang mit den Löchern und den Wandschichten werden die Hohlräume bezüglich der Leiterbahnen selbstjustiert angeordnet. Dies ist gleichbedeutend mit einer im Vergleich zum Stand der Technik einfacheren Herstellung der Hohlräume. Diese bewirken darüber hinaus eine relative Dielektrizitätskonstante ∊r zwischen benachbarten Leiterbahnen, welche nur gering von Eins abweicht. Die Leiterbahnanordnung ermöglicht somit auch eine erhebliche Reduzierung der Gesamtkapazität innerhalb einer integrierten Schaltung.
  • Ein weiterer Vorteil der Leiterbahnanordnung ist, dass die Hohlräume unerwünschte Streufelder zwischen den Leiterbahnen, welche von den Leiterbahnen oberhalb bzw. unterhalb der tatsächlichen Leiterbahnebene in der Leiterbahnanordnung erzeugt werden, erheblich reduzieren. Somit beträgt die effektive relative Dielektrizitätskonstante ∊r, welche sowohl von der relativen Dielektrizitätskonstante des Hohlraums als auch von derjenigen des umgebenden Materials beeinflusst wird, in etwa Zwei. Dabei ist der Wert der effektiven relativen Dielektrizitätskonstante ∊r von der Geometrie der gesamten Leiterbahnanordnung abhängig.
  • Außerdem werden Koppelkapazitäten zwischen den Leiterbahnen auf Grund von jetzt unnötigen Ätz- und/oder CMP-Stoppschichten vermieden. Denn diese Stoppschichten werden während des Erzeugens der Hohlräume, vorzugsweise mittels Ätzung, derart unterbrochen, dass benachbarte Leiterbahnen mittels einer solchen Stoppschicht keinen Berührungskontakt aufweisen.
  • In den Hohlräumen befindet sich nach Fertigstellung der Leiterbahnanordnung bevorzugt Luft, Vakuum oder ein elektrisch isolierendes Gas zur Verbesserung der elektrischen Überschlagsfestigkeit, beispielsweise Schwefelhexafluorid SF6).
  • Die nachfolgend beschriebenen Ausführungsbeispiele des erfindungsgemäßen Verfahrens führen sinngemäß zu entsprechenden Ausführungsbeispielen der erfindungsgemäßen Leiterbahnanordnung.
  • Vorzugsweise wird in der zweiten Aussparung ein elektrischer Kontakt erzeugt. Zusätzlich oder alternativ wird in der zweiten Aussparung lateral neben der unteren Schicht bevorzugt eine zusätzliche Leiterbahn erzeugt. Diese zusätzliche Leiterbahn kann folglich mittels eines elektrischen Kontakts mit der mindestens einen vergrabenen Leiterbahn elektrisch gekoppelt werden.
  • Diese zusätzlichen Leiterbahnen und/oder der elektrische Kontakt werden bevorzugt dadurch erzeugt, dass elektrisch leitfähiges Material in die zweite Aussparung eingebracht wird, bis dieses über die zweite Schicht übersteht, dass dann das überstehende elektrisch leitfähige Material entfernt wird, und dass daraufhin das elektrisch leitfähige Material in der zweiten Aussparung mittels einer Ätzung bis unter den Stopfen zurückgeätzt wird.
  • Das Entfernen des über die zweite Schicht überstehenden elektrisch leitfähigen Materials erfolgt bevorzugt mittels chemisch-mechanischen Polierens, wobei das überstehende elektrisch leitfähige Material auf eine gemeinsame Oberfläche mit der zweiten Schicht eingeebnet wird. Die Ätzung des elektrisch leitfähigen Materials in der zweiten Aussparung erfolgt vorzugsweise isotrop.
  • In einer möglichen Weiterbildung des erfindungsgemäßen Verfahrens wird über der zweiten Schicht und einem eventuell vorhandenen elektrischen Kontakt bzw. einer eventuell vorhandenen zusätzlichen Leiterbahn eine Deckschicht erzeugt. Auf dieser Deckschicht kann darüber hinaus eine dritte Schicht erzeugt werden.
  • Vorzugsweise werden das erste Loch sowie das zweite Loch mittels einer geeigneten Strukturierung der ersten Schicht erzeugt. Beispielsweise kann als Material für die erste Schicht ein Photolack zur Anwendung kommen, welcher unter Verwenden einer entsprechenden Belichtungsmaske in einem Lithographieprozess belichtet und nachfolgend geätzt wurde.
  • Bevorzugt wird die erste Aussparung durch den Schichtstapel und das zweite Loch hindurch sowie in das Substrat hinein mittels einer anisotropen Ätzung erzeugt.
  • In einer bevorzugten Weiterbildung des erfindungsgemäßen Verfahrens wird der Stopfen dadurch erzeugt, dass in der ersten Aussparung ein zweites elektrisches Isolationsmaterial aufgebracht wird, welches sich selektiv an dem ersten elektrischen Isolationsmaterial der mittleren Schicht des Schichtstapels aufbringen lässt, wobei sich im Längsschnitt durch die erste Aussparung zwei wulstartige Teile an den Grenzflächen der mittleren Schicht ausbilden, welche sich mittig stoffschlüssig verbinden.
  • Zum Abschließen eines jeden Hohlraums kommt also eine selektive Abscheidung des die Stopfen bildenden Materials an den mittleren Schichten zur Anwendung. Es lässt sich also durch eine geeignete Materialwahl erreichen, dass sich das zweite elektrische Isolationsmaterial ausschließlich an dem ersten elektrischen Isolationsmaterial aufbringen lässt.
  • Vorzugsweise wird/werden die mindestens eine vergrabene Leiterbahn sowie der eventuell vorhandene elektrische Kontakt sowie die eventuell vorhandene zusätzliche Leiterbahn mit einer Kapselschicht aus einem Kapselmaterial umschlossen, wobei das Kapselmaterial mechanisch härter als ein für die Leiterbahnen sowie den elektrischen Kontakt verwendetes elektrisch leitfähiges Material und/oder ein für das elektrisch leitfähige Material als Barriere wirkendes Material ist. Das Kapselmaterial kann beispielsweise eine Nitrid-Verbindung sein.
  • Wenn ein als Barriere wirkendes Material verwendet wird, kann die Kapselschicht auch als Barrierenschicht bezeichnet werden. Eine solche Barrierenschicht kann jedoch auch nur lokal zum Begrenzen des elektrisch leitfähigen Materials vorgesehen sein.
  • Anschaulich können die den Hohlraum begrenzenden Wandflächen der benachbarten Schichtstapel auch als Wandschichten bezeichnet werden.
  • In einer bevorzugten Weiterbildung der erfindungsgemäßen Leiterbahnanordnung weisen die Wandschichten übereinander eine untere Schicht, eine mittlere Schicht aus einem ersten elektrischen Isolationsmaterial und darüber eine obere Schicht auf. Diese drei Schichten der Wandschichten resultieren bevorzugt aus dem in dem erfindungsgemäßen Verfahren erzeugten Schichtstapel.
  • Vorzugsweise ist der Stopfen zwischen zwei benachbarten Wandschichten im Bereich der mittleren Schicht angeordnet und weist der Stopfen ein zweites elektrisches Isolationsmaterial auf, welches sich selektiv an dem ersten elektrischen Isolationsmaterial aufbringen lässt. Dabei können das erste elektrische Isolationsmaterial und das zweite elektrische Isolationsmaterial auch gleich sein. Als erstes elektrisches Isolationsmaterial wird vorzugsweise auf plasmaangeregtem Silan (SiH4) basierendes Siliziumdioxid (SiO2) verwendet und als zweites elektrisches Isolationsmaterial wird bevorzugt auf ozon-aktiviertem Tetraethylorthosilikat (O3/TEOS) basierendes Siliziumdioxid (SiO2) verwendet.
  • Der Hohlraum weist in der Mitte zwischen zwei benachbarten Wandschichten bevorzugt eine größere vertikale Ausdehnung auf als direkt neben einer der zwei benachbarten Wandschichten.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im Folgenden näher erläutert. Dabei bezeichnen gleiche Bezugszeichen gleiche Komponenten.
  • Es zeigen
  • 1 einen Querschnitt durch eine Leiterbahnanordnung gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem ersten Zeitpunkt während eines Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 3 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem zweiten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 4 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem dritten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 5 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem vierten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 6 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem fünften Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 7 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem sechsten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 8 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem siebten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel;
  • 9 einen Querschnitt durch eine noch nicht fertiggestellte Leiterbahnanordnung gemäß 1 zu einem achten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung gemäß dem Ausführungsbeispiel; und
  • 10 eine Draufsicht auf die noch nicht fertiggestellte Leiterbahnanordnung gemäß 2.
  • 1 zeigt einen Querschnitt durch eine Leiterbahnanordnung 100 gemäß einem Ausführungsbeispiel der Erfindung senkrecht zur Leiterbahnanordnungsoberfläche 101.
  • Die Leiterbahnanordnung 100 weist ein Substrat 102 mit einer Substratoberfläche 103 auf. In dem Substrat 102 befinden sich mehrere, gemäß dem Ausführungsbeispiel zwei, vergrabene Leiterbahnen 104. Die Substratoberfläche 103 ist gemäß dem Ausführungsbeispiel im Wesentlichen eine Ebene.
  • Als Substratmaterial wird gemäß dem Ausführungsbeispiel massives Siliziumdioxid (SiO2) als elektrisches Isolationsmaterial gewählt. Die vergrabenen Leiterbahnen 104 weisen ein elektrisch leitfähiges Material, gemäß dem vorliegenden Ausführungsbeispiel Kupfer, auf. Als Substratmaterial kann alternativ jedes beliebige Material verwendet werden, beispielsweise ein Halbleiter oder ein elektrisch leitfähiges Material, solange sichergestellt ist, dass es zwischen den vergrabenen Leiterbahnen 104 nicht zu einem unbeabsichtigten elektrischen Kurzschluss kommt.
  • Letzteres kann beispielsweise dadurch gewährleistet sein, dass die vergrabenen Leiterbahnen 104 sowie mit diesen elektrisch gekoppelte, im Substrat vergrabene zusätzliche Elemente (nicht dargestellt) und/oder mit diesen elektrisch gekoppelte, nachfolgend noch beschriebene elektrisch leitfähige Komponenten mittels einer elektrisch isolierenden Kapselschicht eingekapselt sind.
  • Das vorliegende Ausführungsbeispiel wird zwar mit zwei im Substrat 102 vergrabenen Leiterbahnen 104 beschrieben, jedoch kann bzw. können erfindungsgemäß auch nur eine bzw. mehr als zwei vergrabene Leiterbahnen 104 in dem Substrat 102 vorgesehen sein.
  • Auf der Substratoberfläche 103 ist eine erste Ätzstoppschicht 105 angeordnet, welche mindestens ein erstes Loch 106 und mindestens zwei zweite Löcher 107 aufweist, wobei das mindestens eine erste Loch 106 lateral oberhalb einer vergrabenen Leiterbahn 104 angeordnet ist. Die ersten und zweiten Löcher 106, 107 erstrecken sich durch die erste Ätzstoppschicht 105 hindurch, so dass die Substratoberfläche 103 zumindest teilweise freigelegt ist. Da gemäß dem Ausführungsbeispiel zwei vergrabene Leiterbahnen 104 vorgesehen sind, weist die erste Ätzstoppschicht 105 zwei erste Löcher 106 auf. Die ersten und zweiten Löcher 106, 107 sind gemäß dem Ausführungsbeispiel im dargestellten Querschnitt durch die Leiterbahnanordnung 100 alternierend nebeneinander angeordnet vorgesehen. Zur Anordnung der ersten und zweiten Löcher 106, 107 wird im Übrigen auf 10 verwiesen. Als Material für die erste Ätzstoppschicht 105 wird gemäß dem Ausführungsbeispiel Siliziumnitrid (Si3N4) gewählt, welches aufgrund seiner elektrisch isolierenden Eigenschaft einen unbeabsichtigten elektrischen Kurzschluss zwischen den nachfolgend noch beschriebenen elektrisch leitfähigen Komponenten verhindert.
  • Auf der ersten Ätzstoppschicht 105 sind nebeneinander liegende Leiterbahnen 108 angeordnet. Die über den ersten Löchern 106 angeordneten Leiterbahnen 108 sind jeweils mittels eines elektrischen Kontakts 109 durch das jeweilige erste Loch 106 hindurch mit der jeweiligen darunter angeordneten vergrabenen Leiterbahn 104 elektrisch gekoppelt. Die Leiterbahnen 108 und die elektrischen Kontakte 109 weisen ein elektrisch leitfähiges Material, gemäß dem Ausführungsbeispiel Kupfer, auf und können mittels einer nicht dargestellten Kapselschicht zur elektrischen Isolation, zur Vermeidung von Elektromigration sowie zur Vermeidung von Diffusion von elektrisch leitfähigem Material in die Umgebung umschlossen sein.
  • Im Randbereich der zweiten Löcher 107 befinden sich über der ersten Ätzstoppschicht 105 Wandschichten 110 aus jeweils einer unteren Schicht 110a, einer mittleren Schicht 110b und einer oberen Schicht 110c, wobei die unteren Schichten 110a die Leiterbahnen 108 zu den zweiten Löchern 107 lateral begrenzen. Zum Vermeiden unbeabsichtigter elektrischer Kurzschlüsse weisen zumindest die unteren Schichten 110a ein elektrisch isolierendes Material auf. Gemäß dem Ausführungsbeispiel wird für die unteren Schichten 110a und die oberen Schichten 110c auf plasma-aktiviertem Tetraethylorthosilikat (PE-TEOS) basierendes Siliziumdioxid (SiO2) verwendet, während für die mittleren Schichten 110b auf plasmaangeregtem Silan (SiH4) basierendes Siliziumdioxid (SiO2) verwendet wird. Das auf plasmaangeregtem Silan (SiH4) basierende Siliziumdioxid (SiO2) wird dabei üblicherweise in einem PECVD-Prozess (PECVD = plasma enhanced chemical vapor deposition = plasmaangeregte chemische Gasphasenabscheidung) abgeschieden.
  • Zwischen jeweils zwei benachbarten Wandschichten 110 befindet sich über dem zweiten Loch 107 an der mittleren Schicht 110b ein Stopfen 111. Ein Hohlraum 112 wird jeweils begrenzt von dem Stopfen 111, den angrenzenden Wandschichten 110 und dem Substrat 102, wobei sich der Hohlraum 112 mit einer lateralen Breite A durch das zugehörige zweite Loch 107 hindurch bis in das Substrat 102 hinein erstreckt. Anschaulich weist das Substrat 102 somit bei Betrachtung von der ersten Ätzstoppschicht 105 aus unterhalb der zweiten Löcher 107 jeweils einen Bereich auf, in welchem Substratmaterial fehlt.
  • Der Stopfen 111 setzt sich im Längsschnitt durch den Hohlraum 112 aus zwei wulstartigen Teilen 113 zusammen, welche an der jeweiligen mittleren Schicht 110b ausgebildet sind und welche mittig, d.h. bei A/2, stoffschlüssig miteinander verbunden sind. Aufgrund des aus zwei wulstartigen Teilen 113 zusammengesetzten Stopfens 111 ergeben sich für den Hohlraum 112 eine benachbart zur Wandschicht 110 befindliche Randhöhe HR und eine in der lateralen Mitte des Hohlraums 112, d.h. bei A/2, befindliche Mittenhöhe HM, wobei die Mittenhöhe HM größer als die Randhöhe HR ist. Der im oberen Bereich des Hohlraums 112, direkt unter dem Stopfen 111 und lateral in der Mitte des Hohlraums 112, d.h. bei A/2, befindliche Raum stellt anschaulich einen Zwickel dar. Der Stopfen 111 weist ein elektrisches Isolationsmaterial auf, wobei dieses derart gewählt ist, dass sich der Stopfen 111 ausschließlich an der mittleren Schicht 110b aufbringen lässt. Auf diese Weise lässt sich die Position des Stopfens 111 in der Höhe relativ zum Substrat 102 bzw. den Leiterbahnen 108 exakt einstellen.
  • Gemäß dem vorliegenden Ausführungsbeispiel wird als Material für den Stopfen 111 auf ozon-aktiviertem Tetraethylorthosilikat (O3/TEOS) basierendes Siliziumdioxid (SiO2) verwendet. Dieses lässt sich nur auf dem auf plasmaangeregtem Silan (SiH4) basierenden Siliziumdioxid (SiO2), nicht aber auf dem auf plasma-aktiviertem Tetraethylorthosilikat (PE-TEOS) basierenden Siliziumdioxid (SiO2) aufbringen.
  • Es ist insbesondere ein Merkmal der vorliegenden Erfindung, dass die Leiterbahnen 108 in Bezug auf die Mittenhöhe HM der Hohlräume 112 mittig zu den Wandschichten 110, d.h. im Wesentlichen neben der unteren Teilschicht 110a, angeordnet sind. Anschaulich ragen die Hohlräume 112 folglich in vertikaler Richtung nach oben sowie nach unten über die vertikale Ausdehnung der Leiterbahnen 108 hinaus.
  • In den Hohlräumen 112 befindet sich nach Fertigstellung der Leiterbahnanordnung 100 bevorzugt Luft, Vakuum oder ein elektrisch isolierendes Gas zur Verbesserung der elektrischen Überschlagsfestigkeit, gemäß diesem Ausführungsbeispiel Schwefelhexafluorid (SF6).
  • Auf jedem Stopfen 111 sowie auf den jeweils an den Stopfen 111 angrenzenden beiden Wandschichten 110 ist eine zweite Ätzstoppschicht 114 mit einer laterale Breite B angeordnet, wobei die laterale Breite B der zweiten Ätzstoppschicht 114 größer als die laterale Breite A des darunter befindlichen Hohlraums 112 ist. Gemäß dem Ausführungsbeispiel wird als Material für die zweite Ätzstoppschicht 114 Siliziumnitrid (Si3N4) verwendet.
  • Die Leiterbahnen 108 werden bezüglich des Substrates 102 nach oben von einer Barrierenschicht 115 begrenzt. Diese Barrierenschicht 115 verhindert, dass elektrisch leitfähiges Material der Leiterbahnen 108 nach oben weg diffundieren kann. Als Material für die Barrierenschicht 115 wird in diesem Ausführungsbeispiel eine elektrochemisch abgeschiedene Legierung aus Kobalt, Wolfram und Phosphor bzw. aus Kobalt, Wolfram und Bor verwendet.
  • Auf der Barrierenschicht 115 sowie auf der zweiten Ätzstoppschicht 114 ist eine die Leiterbahnanordnung 100 nach oben hin auffüllende elektrische Isolationsschicht 116 aufgebracht. Diese wird von einer bezüglich der Substratoberfläche 103 im Wesentlichen parallelen Zwischenoberfläche 117 begrenzt, auf welcher eine dritte Ätzstoppschicht 118 mit der die Leiterbahnanordnung 100 nach oben hin abschließenden Leiterbahnanordnungsoberfläche 101 angeordnet ist. Gemäß dem Ausführungsbeispiel wird als Material für die dritte Ätzstoppschicht 118 Siliziumnitrid (Si3N4) verwendet.
  • Die dritte Ätzstoppschicht 118 dient für eine zusätzliche Metallisierungsebene (d.h. eine zusätzliche Schicht mit Leiterbahnen, Halbleiterbauelementen und/oder Kontaktelementen), welche noch über der Leiterbahnanordnung 100 aufgebracht werden soll, als Basis und übernimmt dann für die zusätzliche Metallisierungsebene anschaulich die Funktion der oben beschriebenen ersten Ätzstoppschicht.
  • Im Folgenden wird nun schrittweise ein Verfahren zum Herstellen der Leiterbahnanordnung 100 gemäß dem Ausführungsbeispiel der Erfindung beschrieben.
  • In 2 ist ein Querschnitt senkrecht zur Substratoberfläche 103 durch eine noch nicht fertiggestellte Leiterbahnanordnung 200 zu einem ersten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung 100 gemäß 1 gezeigt.
  • Als Leiterbahnanordnung 200 wird ein Substrat 102, gemäß dem Ausführungsbeispiel aus massivem Siliziumdioxid (SiO2), mit einer Substratoberfläche 103 bereitgestellt. In dem Substrat 102 befinden sich mehrere, gemäß dem Ausführungsbeispiel zwei, vergrabene Leiterbahnen 104. Die vergrabenen Leiterbahnen 104 weisen ein elektrisch leitfähiges Material, gemäß dem vorliegenden Ausführungsbeispiel Kupfer, auf.
  • Auf der Substratoberfläche 103 wird eine erste Ätzstoppschicht 105 aufgebracht, welche mittels eines konventionellen Lithographie- und Ätzverfahrens strukturiert wird. Bei dieser Strukturierung werden in der erste Ätzstoppschicht 105 mindestens ein erstes Loch 106 und mindestens zwei zweite Löcher 107 erzeugt, wobei sich die ersten und zweiten Löcher 106, 107 durch die erste Ätzstoppschicht 105 hindurch erstrecken und somit ein Teil der Substratoberfläche 103 wieder freigelegt wird. Das mindestens eine erste Loch 106 wird lateral oberhalb einer vergrabenen Leiterbahn 104 angeordnet. Da gemäß dem Ausführungsbeispiel zwei vergrabene Leiterbahnen 104 vorgesehen sind, weist die erste Ätzstoppschicht 105 somit zwei erste Löcher 106 auf. Die ersten und zweiten Löcher 106, 107 sind gemäß dem Ausführungsbeispiel im dargestellten Querschnitt durch die noch nicht fertiggestellte Leiterbahnanordnung 200 alternierend nebeneinander angeordnet vorgesehen. Zur Anordnung der ersten und zweiten Löcher 106, 107 wird im Übrigen auf 10 verwiesen.
  • Als Material für die erste Ätzstoppschicht 105 wird gemäß dem Ausführungsbeispiel Siliziumnitrid (Si3N4) gewählt, welches aufgrund seiner elektrisch isolierenden Eigenschaft einen unbeabsichtigten elektrischen Kurzschluss zwischen den nachfolgend noch beschriebenen elektrisch leitfähigen Komponenten verhindert.
  • Über dem Substrat 102 sowie der ersten Ätzstoppschicht 105 wird anschließend in üblichen Abscheideverfahren ein Schichtstapel 301 erzeugt. Dieser Schichtstapel 301 weist eine untere Schicht 110a, eine mittlere Schicht 110b und eine obere Schicht 110c auf. Gemäß dem Ausführungsbeispiel wird für die untere Schicht 110a und die obere Schicht 110c auf plasma-aktiviertem Tetraethylorthosilikat (PE-TEOS) basierendes Siliziumdioxid (SiO2) verwendet, während für die mittlere Schicht 110b auf plasmaangeregtem Silan (SiH4) basierendes Siliziumdioxid (SiO2) verwendet wird. Das auf plasmaangeregtem Silan (SiH4) basierende Siliziumdioxid (SiO2) wird dabei üblicherweise in einem PECVD-Prozess (PECVD = Plasma enhanced chemical vapor deposition = plasmaangeregte chemische Gasphasenabscheidung) abgeschieden.
  • Anschließend werden durch den Schichtstapel 301 sowie die zweiten Löcher 107 hindurch und in das Substrat 102 hineinreichende erste Aussparungen 302 geätzt (vgl. noch nicht fertiggestellte Leiterbahnanordnung 300 in 3). Die ersten Aussparungen 302 weisen dabei jeweils eine laterale Breite A auf, welche der lateralen Dimension des jeweiligen zweiten Lochs 107 entspricht. Die ersten Aussparungen 302 enden vertikal unterhalb der Substratoberfläche 103.
  • Nun wird ein selektiver Abscheideprozess durchgeführt. Dazu wird gemäß dem Ausführungsbeispiel auf ozon-aktiviertem Tetraethylorthosilikat (O3/TEOS) basierendes Siliziumdioxid (SiO2) verwendet, welches sich nur an auf plasmaangeregtem Silan (SiH4) basierendem Siliziumdioxid (SiO2) abscheiden lässt.
  • Aufgrund des selektiven Abscheideprozesses bilden sich zunächst an der mittleren Schicht 110b des Schichtstapels 301 wulstartige Teile 113 aus. Aufgrund der vorliegenden Geometrie bilden sich somit in jeder ersten Aussparung 302 genau zwei sich gegenüberliegende wulstartige Teile 113 aus.
  • Diese sich gegenüberliegenden wulstartigen Teile 113 verbinden sich bei fortgesetztem selektivem Abscheideprozess mittig, d.h. bei A/2, stoffschlüssig miteinander zu jeweils einem Stopfen 111 in jeder ersten Aussparung 302. Jeder Stopfen 111 schließt die jeweils zugehörige erste Aussparung 302 nach oben hin ab und bildet aus dieser einen Hohlraum 112 (vgl. noch nicht fertiggestellte Leiterbahnanordnung 400 in 4).
  • Aufgrund des aus zwei wulstartigen Teilen 113 zusammengesetzten Stopfens 111 ergeben sich für jeden Hohlraum 112 eine benachbart zum Schichtstapel 301 befindliche Randhöhe HR und eine in der lateralen Mitte des Hohlraums 112, d.h. bei A/2, befindliche Mittenhöhe HM, wobei die Mittenhöhe HM größer als die Randhöhe HR ist. Der im oberen Bereich des Hohlraums 112, direkt unter dem Stopfen 111 und lateral in der Mitte des Hohlraums 112, d.h. bei A/2, befindliche Raum stellt anschaulich einen Zwickel dar.
  • Die Position des Stopfens 111 lässt sich in der Höhe relativ zum Substrat 102 dadurch exakt einstellen, dass erstens die Schichtdicke der unteren Schicht 110a während des Erzeugens der unteren Schicht 110a genau eingestellt werden kann und dass zweitens das den Stopfen 111 ausbildende elektrische Isolationsmaterial mittels des selektiven Abscheideprozesses nur an der mittleren Schicht 110b aufgebracht wird.
  • Während eines isotropen Ätzprozesses werden die ersten Aussparungen 302 über den Stopfen 111 derart vergrößert, d.h. Material der oberen Schicht 110c entfernt, dass über jedem Stopfen 111 eine vergrößerte Aussparung 501 entsteht. Diese vergrößerten Aussparungen 501 weisen eine laterale Breite B auf, welche größer ist als die laterale Breite A der Hohlräume 112 (vgl. noch nicht fertiggestellte Leiterbahnanordnung 500 in 5). Eine jede vergrößerte Aussparung 501 erstreckt sich lateral über beide Seiten des zugehörigen Stopfens 111 hinaus.
  • Zum Erzeugen einer zweiten Ätzstoppschicht 114 werden dann die vergrößerten Aussparungen 501 gemäß dem Ausführungsbeispiel mit Siliziumnitrid (Si3N4) aufgefüllt (vgl. noch nicht fertiggestellte Leiterbahnanordnung 600 in 6). Dazu wird zunächst das gemäß dem Ausführungsbeispiel für die zweite Ätzstoppschicht 114 verwendete Siliziumnitrid (Si3N4) die vergrößerten Aussparungen 501 überfüllend abgeschieden und anschließend das zuviel abgeschiedene Material in einem chemisch-mechanischen Poliervorgang vertikal wieder entfernt, bis die obere Schicht 110c des Schichtstapels 301 wieder freigelegt ist und eine zur Substratoberfläche 103 im Wesentlichen parallele erste Hilfsoberfläche 601 erzeugt ist. Auch die einzelnen Teile der zweiten Ätzstoppschicht 114 weisen ebenso wie die vergrößerten Aussparungen 501 eine laterale Breite B auf, welche größer als die laterale Breite A des jeweils darunter befindlichen Hohlraums 112 ist.
  • In 7 ist ein Querschnitt senkrecht zur Substratoberfläche 103 durch eine noch nicht fertiggestellte Leiterbahnanordnung 700 zu einem sechsten Zeitpunkt während des Verfahrens zum Herstellen der Leiterbahnanordnung 100 gemäß 1 gezeigt.
  • Unter Verwenden der zweiten Ätzstoppschicht 114 wurde die noch nicht fertiggestellte Leiterbahnanordnung 600 in einem bezüglich des Materials der zweiten Ätzstoppschicht 114 selektiven, anisotropen Ätzprozess geätzt, wobei zweite Aussparungen 701 erzeugt wurden. Als selektiver, anisotroper Ätzprozess kommt gemäß dem Ausführungsbeispiel reaktives Ionenätzen unter Verwenden einer Kohlenstoff-Fluor-Verbindung (z.B. CF4, C2F6, CHF3) zum Einsatz.
  • Dieser anisotrope Ätzprozess entfernt zunächst die nicht von der zweiten Ätzstoppschicht 114 bedeckten Bereiche des Schichtstapels 301 vollständig, bis die erste Ätzstoppschicht 105 erreicht wird.
  • Außerdem entfernt der anisotrope Ätzprozess nach dem Freilegen der ersten Ätzstoppschicht 105 durch die ersten Löcher 106 hindurch das direkt unter den ersten Löchern 106 befindliche Substratmaterial, bis die vergrabenen Leiterbahnen 104 freigelegt werden.
  • Zwischen der ersten Ätzstoppschicht 105 und der zweiten Ätzstoppschicht 114 bleibt dabei ein kleiner Rest des Schichtstapels 301 in der Form von Wandschichten 110 bestehen. Unter der zweiten Ätzstoppschicht 114 begrenzen nun jeweils zwei benachbarte Wandschichten 110 den jeweiligen dazwischen angeordneten Hohlraum 112. Die laterale Dicke einer jeden Wandschicht 110 kann auf geringe Werte eingestellt werden und beträgt im Wesentlichen die Hälfte des Ergebnisses aus lateraler Breite B der vergrößerten Aussparung 501 abzüglich lateraler Breite A des Hohlraums 112.
  • Die zweiten Aussparungen 701 weisen neben den Wandschichten 110 eine laterale Breite auf, welche den lateralen Dimensionen der bezüglich der zweiten Ätzstoppschicht 114 freiliegenden Bereiche entspricht. Zwischen den ersten Löchern 106 und den vergrabenen Leiterbahnen 104 weisen die zweiten Aussparungen 701 eine laterale Breite auf, welche den lateralen Dimensionen der ersten Löcher 106 entspricht. Die zweiten Aussparungen 701 definieren im Bereich neben den Wandschichten 110 die Gräben für die noch herzustellenden Leiterbahnen 108 und im Bereich zwischen den ersten Löchern 106 und den vergrabenen Leiterbahnen 104 die Öffnungen für die noch herzustellenden elektrischen Kontakte 109. Die elektrischen Kontakte 109 werden oftmals auch als Vias bezeichnet.
  • Nun werden die Wände der zweiten Aussparungen 701 vorzugsweise mit einer dünnen Barrierenschicht (nicht dargestellt) bedeckt, um eine Diffusion von elektrisch leitfähigem Material in die elektrisch isolierenden Wandschichten 110, in die erste Ätzstoppschicht 105 sowie in das elektrisch isolierende Substrat 102 zu verhindern. Als Material für die dünne Barrierenschicht kann beispielsweise Tantal (Ta), Tantalnitrid (TaN), Titan (Ti) oder Titannitrid (TiN) verwendet werden.
  • Anschließend werden die zweiten Aussparungen 701 mit elektrisch leitfähigem Material, gemäß dem Ausführungsbeispiel mit Kupfer, zum Bilden elektrisch leitfähiger Füllungen 801 überfüllt. Das überfüllte elektrisch leitfähige Material wird danach mittels eines chemisch-mechanischen Poliervorganges wieder entfernt. Der chemisch-mechanische Poliervorgang endet, wenn die zweite Ätzstoppschicht 114 wieder freigelegt ist und eine zur Substratoberfläche 103 im Wesentlichen parallele zweite Hilfsoberfläche 802 gebildet ist (vgl. noch nicht fertiggestellte Leiterbahnanordnung 800 in 8).
  • Das elektrisch leitfähige Material der elektrisch leitfähigen Füllungen 801 wird nun in einem vorzugsweise nasschemischen Ätzprozess zurückgeätzt. Aus den elektrisch leitfähigen Füllungen 801 werden auf diese Weise die Leiterbahnen 108 mit darüber angeordneten freigelegten Bereichen 901 gebildet (vgl. noch nicht fertiggestellte Leiterbahnanordnung 900 in 9). Der nasschemische Ätzprozess endet, wenn sich die Oberkante der entstehenden Leiterbahnen 108 unter der Unterkante der Stopfen 111 im Bereich der Wandschichten 110 befindet. Dadurch, dass sich die Oberkante der entstehenden Leiterbahnen 108 unter der Unterkante der an die Wandschichten 110 angrenzenden Stopfen 111 befindet, wird sichergestellt, dass jeweils der bezüglich einer Leiterbahn 108 lateral benachbart angeordnete Hohlraum 112 vertikal sowohl nach oben als auch nach unten über die jeweilige Leiterbahn 108 hinausragt.
  • Bei dem nasschemischen Ätzprozess wird gemäß dem Ausführungsbeispiel eine Lösung aus Eisen(III)chlorid (FeCl3), Ammoniumperoxodisulfat ((NH4)2S2O8), Salpetersäure (HNO3), Kupfer(II)chlorid (CuCl2), Natriumchlorit (NaClO2), Natriumperoxodisulfat/Schwefelsäure (Na2S2O8/H2SO4) oder Salzsäure/Wasserstoffperoxid (HCl/H2O2) verwendet.
  • Die an den Wandschichten 110 befindliche dünne Barrierenschicht (nicht dargestellt) wird in den freigelegten Bereichen 901 ebenfalls freigelegt. Die freigelegten Abschnitte der dünnen Barrierenschicht werden nun vorzugsweise wieder entfernt. Dazu kommt gemäß dem Ausführungsbeispiel ein Plasmaätzprozess mit isotroper Komponente zum Einsatz.
  • Nach dem Erzeugen der noch nicht fertiggestellten Leiterbahnanordnung 900 werden zum Herstellen der fertigen Leiterbahnanordnung 100 noch eine Barrierenschicht 115, eine elektrische Isolationsschicht 116 sowie eine dritte Ätzstoppschicht 118 wie nachfolgend beschrieben erzeugt.
  • Auf den nunmehr freiliegenden Leiterbahnen 108 wird jeweils eine Barrierenschicht 115 erzeugt, welche eine Diffusion von elektrisch leitfähigem Material der Leiterbahnen 108 in die noch zu erzeugende, über den Leiterbahnen 108 angeordnete elektrische Isolationsschicht 116 verhindern sollen. Die Barrierenschichten 115 werden gemäß dem Ausführungsbeispiel mittels elektrochemischer Abscheidung erzeugt. Als Material für die Barrierenschichten 115 wird gemäß dem Ausführungsbeispiel eine Kobalt-Wolfram-Phosphor-Legierung (CoWP) verwendet. Alternativ kann auch eine Kobalt-Wolfram-Bor-Legierung (CoWB) verwendet werden.
  • Anschließend werden die Reste der freiliegenden Bereiche 901 mit einem elektrischen Isolationsmaterial in einem konformen Abscheideprozess überfüllt, bis das abgeschiedene elektrische Isolationsmaterial deutlich über die zweite Ätzstoppschicht 114 übersteht. In einem nachfolgenden chemisch-mechanischen Poliervorgang wird das abgeschiedene elektrische Isolationsmaterial zum Ausbilden der elektrischen Isolationsschicht 116 eingeebnet, wobei eine zur Substratoberfläche 103 im Wesentlichen parallel angeordnete Zwischenoberfläche 117 ausgebildet wird. Der chemischmechanische Poliervorgang endet, bevor die Zwischenoberfläche 117 die zweite Ätzstoppschicht 114 erreicht, d.h. bevor die zweite Ätzstoppschicht 114 freigelegt wird. Gemäß dem Ausführungsbeispiel wird als elektrisches Isolationsmaterial für die elektrische Isolationsschicht 116 Siliziumdioxid (SiO2) verwendet. Alternativ kann für die elektrische Isolationsschicht 116 auch ein isolierendes low-k-Material mit einer niedrigen relativen Dielektrizitätskonstante ∊r verwendet werden.
  • Über der elektrischen Isolationsschicht 116 wird nun eine dritte Ätzstoppschicht 118 aufgebracht, welche von der Leiterbahnanordnungsoberfläche 101 nach oben hin begrenzt wird. Die dritte Ätzstoppschicht 118 hat für zusätzlich noch aufzubringende Metallisierungsebenen die gleiche Funktion inne wie die erste Ätzstoppschicht 105 für die Metallisierungsebene mit den Leiterbahnen 108. Gemäß dem Ausführungsbeispiel wird als Material für die dritte Ätzstoppschicht 118 wiederum Siliziumnitrid (Si3N4) verwendet.
  • Daraus resultiert dann die in 1 dargestellt fertige Leiterbahnanordnung 100 gemäß dem Ausführungsbeispiel der Erfindung.
  • 10 zeigt eine Draufsicht auf die noch nicht fertiggestellte Leiterbahnanordnung 200 aus 2, d.h. bei einer Betrachtung der noch nicht fertiggestellten Leiterbahnanordnung 200 entgegen der Richtung des Normalenvektors der im Wesentlichen ebenen Substratoberfläche 103.
  • In 10 ist ein Beispiel für die Anordnung der ersten und zweiten Löcher 106, 107 dargestellt. Die erste Ätzstoppschicht 105 bedeckt die Substratoberfläche 103 derart, dass mittels den ersten und zweiten Löchern 106, 107 die Substratoberfläche 103 teilweise freigelegt ist und somit in der Darstellung von 10 sichtbar ist.
  • In der Regel existiert in der hier dargestellten Draufsicht ein deutlicher Unterschied in der Form der ersten und zweiten Löcher 106, 107. Da die ersten Löcher 106 für die noch herzustellenden elektrischen Kontakte 109 vorgesehen sind, haben die ersten Löcher 106 in der dargestellten Draufsicht in der Regel die Form einer Ellipse, eines Kreises, eines Rechtecks oder eines Quadrates. Gemäß dem dargestellten Ausführungsbeispiel haben die ersten Löcher 106 in der dargestellten Draufsicht die Form von Rechtecken, fast Quadraten. Die zweiten Löcher 107 sind für die noch herzustellenden Hohlräume 112 vorgesehen und haben daher in der Regel die Form von lang gezogenen Schlitzen. In der dargestellten Draufsicht weisen die zweiten Löcher 107 eine Hauptausdehnungsrichtung auf, welche in 10 von links nach rechts gerichtet ist und welche erheblich größer als irgendeine der Dimensionen der ersten Löcher 106 sein kann.
  • Wie in 10 angedeutet ist, können insbesondere entlang der Hauptausdehnungsrichtung der zweiten Löcher 107, d.h. von links nach rechts in 10, mehrere erste Löcher 106 in Folge benachbart zu jeweils einem zweiten Loch 107 angeordnet sein.
  • Außerdem wird aus 10 offensichtlich, dass an einer beliebigen Senkrechten zu der Hauptausdehnungsrichtung der zweiten Löcher 107, d.h. von oben nach unten in 10, nicht notwendigerweise immer ein erstes Loch 106 zwischen zwei benachbarten zweiten Löchern 107 angeordnet sein muss.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] J.G. Fleming et al.: „Lowering of Intralevel Capacitance Using Air Gap Structures", Conference Proceedings ULSI XII, Materials Research Society, pp. 471–477, 1997
    • [2] T. Ueda et al.: „A Novel Air Gap Integration Scheme for Multi-level Interconnects using Self-aligned Via Plugs", IEEE Proc. 1998 Symp. VLSI Techn. Digest of Technical Papers, pp. 46–47, 1998
    • [3] B. Shieh et al.: „Integration and Reliability Issues for Low Capacitance Air-Gap Interconnect Structure", IEEE Proc. 1998 IITC, pp. 125–127, 1998
    • [4] B. Shieh et al.: „Air-Gap Formation During IMD Deposition to Lower Interconnect Capacitance", IEEE Electron Device Letters, Vol. 19, No. 1, pp. 16–18, 1998
    • [5] B. Shieh et al.: „Air gaps lower k of interconnect dielectrics", Solid State Technology, pp. 51–58, February 1999
    • [6] T. Ueda et al.: „Integration of 3 Level Air Gap Interconnect for Sub-quarter Micron CMOS", IEEE Proc. 1999 Symp. VLSI Techn. Digest of Technical Papers, 1999
    • [7] V. Arnal et al.: „Integration of a 3 Level Cu-SiO2 Air Gap Interconnect for Sub 0.1 micron CMOS Technologies", IEEE Proc. 2001 IITC, 2001
    • [8] V. Arnal et al.: „A Novel SiO2-Air Gap Low K for Copper Dual Damascene Interconnect", Conference Proceedings ULSI XVI, Materials Research Society, pp. 71–76, 2001
    • [9] DE 199 57 302 C2
    • [10] T. Kusuki et al., Extended Abstracts of the Electrochemical Society, Vol. 93, No. 1, p. 375, 1993
    • [11] DE 101 25 019 A1
    • [12] DE 101 09 778 A1
    • 100
    Leiterbahnanordnung gemäß Ausführungsbeispiel
    101
    Leiterbahnanordnungsoberfläche
    102
    Substrat
    103
    Substratoberfläche
    104
    vergrabene Leiterbahn
    105
    erste Ätzstoppschicht
    106
    erstes Loch
    107
    zweites Loch
    108
    Leiterbahn
    109
    elektrischer Kontakt
    110
    Wandschicht
    110a
    untere Schicht
    110b
    mittlere Schicht
    110c
    obere Schicht
    111
    Stopfen
    112
    Hohlraum
    113
    wulstartiges Teil
    114
    zweite Ätzstoppschicht
    115
    Barrierenschicht
    116
    elektrische Isolationsschicht
    117
    Zwischenoberfläche
    118
    dritte Ätzstoppschicht
    A
    laterale Breite des Hohlraums
    B
    laterale Breite der zweiten Ätzstoppschicht
    HM
    Mittenhöhe des Hohlraums
    HR
    Randhöhe des Hohlraums
    200
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem ersten Zeitpunkt während
    eines Herstellungsverfahrens
    300
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem zweiten Zeitpunkt während
    des Herstellungsverfahrens
    301
    Schichtstapel
    302
    erste Aussparung
    400
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem dritten Zeitpunkt während
    des Herstellungsverfahrens
    500
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem vierten Zeitpunkt während
    des Herstellungsverfahrens
    501
    vergrößerte Aussparung
    600
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem fünften Zeitpunkt während
    des Herstellungsverfahrens
    601
    erste Hilfsoberfläche
    700
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem sechsten Zeitpunkt
    während des Herstellungsverfahrens
    701
    zweite Aussparung
    800
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem siebten Zeitpunkt während
    des Herstellungsverfahrens
    801
    elektrisch leitfähige Füllung
    802
    zweite Hilfsoberfläche
    900
    noch nicht fertiggestellte Leiterbahnanordnung gemäß
    Ausführungsbeispiel zu einem achten Zeitpunkt während
    des Herstellungsverfahrens
    901
    freigelegter Bereich
    902
    Leiterbahnoberfläche

Claims (20)

  1. Verfahren zum Herstellen einer Leiterbahnanordnung (100), • bei dem über einem Substrat (102) mit einer vergrabenen Leiterbahn (104) eine erste Schicht (105) erzeugt wird, welche ein erstes Loch (106) sowie ein zweites Loch (107) aufweist, wobei mittels der beiden Löcher (106, 107) das Substrat (102) freigelegt wird und wobei mindestens das erste Loch (106) lateral oberhalb der mindestens einen vergrabenen Leiterbahn (104) angeordnet wird, • bei dem über der ersten Schicht (105) ein Schichtstapel (301) mit einer unteren Schicht (110a) sowie einer oberen Schicht (110c) und mit einer mittleren Schicht (110b) aus einem ersten elektrischen Isolationsmaterial erzeugt wird, • bei dem durch den Schichtstapel (301) sowie das zweite Loch (107) hindurch und in das Substrat (102) hineinreichend eine erste Aussparung (302) erzeugt wird, • bei dem in der ersten Aussparung (302) an der mittleren Schicht (110b) ein Stopfen (111) erzeugt wird, welcher die erste Aussparung (302) nach oben hin abschließt, womit ein Hohlraum (112) gebildet wird, • bei dem die obere Schicht (110c) des Schichtstapels (301) oberhalb des Stopfens (111) teilweise entfernt wird, so dass über dem Stopfen (111) eine vergrößerte Aussparung (501) mit einer lateralen Ausdehnung (B) erzeugt wird, welche größer ist als die laterale Ausdehnung (A) des Hohlraums (112), • bei dem in der vergrößerten Aussparung (501) eine zweite Schicht (114) erzeugt wird, wobei die zweite Schicht (114) die vergrößerte Aussparung (501) ausfüllt, und • bei dem unter Verwenden der zweiten Schicht (114) als Ätzmaske der Schichtstapel (301) sowie das Substrat (102) durch das erste Loch (106) hindurch anisotrop geätzt werden, bis die mindestens eine vergrabene Leiterbahn (104) zumindest teilweise freigelegt ist, wodurch eine zweite Aussparung (701) erzeugt wird.
  2. Verfahren gemäß Anspruch 1, bei dem in der zweiten Aussparung (701) ein elektrischer Kontakt (109) erzeugt wird.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem in der zweiten Aussparung (701) lateral neben der unteren Schicht (110a) eine zusätzliche Leiterbahn (108) erzeugt wird.
  4. Verfahren gemäß Anspruch 3, bei dem die zusätzliche Leiterbahn (108) mittels eines elektrischen Kontakts (109) mit der mindestens einen vergrabenen Leiterbahn (104) elektrisch gekoppelt wird.
  5. Verfahren gemäß Anspruch 3 oder 4, bei dem die zusätzlichen Leiterbahnen (108) und/oder der elektrische Kontakt (109) dadurch erzeugt werden, dass elektrisch leitfähiges Material (801) in die zweite Aussparung (701) eingebracht wird, bis dieses über die zweite Schicht (114) übersteht, dass dann das überstehende elektrisch leitfähige Material (801) entfernt wird, und dass daraufhin das elektrisch leitfähige Material (801) in der zweiten Aussparung (701) mittels einer Ätzung bis unter den Stopfen (111) zurückgeätzt wird.
  6. Verfahren gemäß Anspruch 5, bei dem das Entfernen des über die zweite Schicht (114) überstehenden elektrisch leitfähigen Materials (801) mittels chemisch-mechanischen Polierens erfolgt, wobei das überstehende elektrisch leitfähige Material (801) auf eine gemeinsame Oberfläche (802) mit der zweiten Schicht (114) eingeebnet wird.
  7. Verfahren gemäß Anspruch 5 oder 6, bei dem die Ätzung des elektrisch leitfähigen Materials (801) isotrop erfolgt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem das erste Loch (106) sowie das zweite Loch (107) mittels einer geeigneten Strukturierung der ersten Schicht (105) erzeugt werden.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem die erste Aussparung (302) mittels einer anisotropen Ätzung erzeugt wird.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem der Stopfen (111) dadurch erzeugt wird, dass in der ersten Aussparung (302) ein zweites elektrisches Isolationsmaterial aufgebracht wird, welches sich selektiv an dem ersten elektrischen Isolationsmaterial der mittleren Schicht (110b) des Schichtstapels (301) aufbringen lässt, wobei sich im Längsschnitt durch die erste Aussparung (302) zwei wulstartige Teile (113) an den Grenzflächen der mittleren Schicht (110b) ausbilden, welche sich mittig stoffschlüssig verbinden.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, bei dem die mindestens eine vergrabene Leiterbahn (104) sowie der eventuell vorhandene elektrische Kontakt (109) sowie die eventuell vorhandene zusätzliche Leiterbahn (108) mit einer Kapselschicht aus einem Kapselmaterial umschlossen wird/werden, wobei das Kapselmaterial mechanisch härter als ein für die Leiterbahnen (104, 108) sowie den elektrischen Kontakt (109) verwendetes elektrisch leitfähiges Material ist und/oder wobei das Kapselmaterial ein für das elektrisch leitfähige Material als Barriere wirkendes Material ist.
  12. Leiterbahnanordnung (100) • mit einem Substrat (102), • mit mindestens einer in dem Substrat (102) vergrabenen Leiterbahn (104), • mit zwei über dem Substrat (102) nebeneinander angeordneten zusätzlichen Leiterbahnen (108), wobei mindestens eine zusätzliche Leiterbahn (108) mittels eines elektrischen Kontakts (109) mit der mindestens einen vergrabenen Leiterbahn (104) elektrisch gekoppelt ist, • mit einer Deckschicht (116), welche die zwei zusätzlichen Leiterbahnen (108) und das Substrat (102) vollständig überdeckt, • mit einem Hohlraum (112) zwischen den zwei zusätzlichen Leiterbahnen (108), welcher sich von innerhalb der Deckschicht (116) bis in das Substrat (102) hinein erstreckt, • mit Wandschichten (110), welche den Hohlraum (112) lateral zu den zwei zusätzlichen Leiterbahnen (108) sowie zu der Deckschicht (116) begrenzen, • mit einem über dem Hohlraum (112) sowie zwischen zwei benachbarten Wandschichten (110) angeordneten Stopfen (111), • mit einer ersten Schicht (105) zwischen dem Substrat (102) und den zwei zusätzlichen Leiterbahnen (108) bzw. den Wandschichten (110), und • mit einer zweiten Schicht (114) auf dem Stopfen (114) und den zwei benachbarten Wandschichten (110) vergraben in der Deckschicht (116).
  13. Leiterbahnanordnung (100) gemäß Anspruch 12, bei der die Wandschichten (110) übereinander eine untere Schicht (110a), eine mittlere Schicht (110b) aus einem ersten elektrischen Isolationsmaterial und darüber eine obere Schicht (110c) aufweisen.
  14. Leiterbahnanordnung (100) gemäß Anspruch 12 oder 13, bei der der Stopfen (111) zwischen zwei benachbarten Wandschichten (110) im Bereich der mittleren Schicht (110b) angeordnet ist und ein zweites elektrisches Isolationsmaterial aufweist, welches sich selektiv an dem ersten elektrischen Isolationsmaterial aufbringen lässt.
  15. Leiterbahnanordnung (100) gemäß einem der Ansprüche 12 bis 14, bei der auf der Deckschicht (116) eine dritte Schicht (118) angeordnet ist.
  16. Leiterbahnanordnung (100) gemäß Anspruch 14 bei der das erste elektrische Isolationsmaterial und das zweite elektrische Isolationsmaterial gleich sind.
  17. Leiterbahnanordnung (100) gemäß einem der Ansprüche 12 bis 16, bei der zwischen den zwei zusätzlichen Leiterbahnen (108) und der Deckschicht (116) eine Barrierenschicht (115) angeordnet ist, welche ein für das Material der zwei zusätzlichen Leiterbahnen (108) als Barriere wirkendes Material aufweist.
  18. Leiterbahnanordnung (100) gemäß einem der Ansprüche 12 bis 17, bei der der Hohlraum (112) in der Mitte zwischen zwei benachbarten Wandschichten (110) eine größere vertikale Ausdehnung aufweist als direkt neben einer der zwei benachbarten Wandschichten.
  19. Leiterbahnanordnung (100) gemäß einem der Ansprüche 12 bis 18, bei der die zwei zusätzlichen Leiterbahnen (108), die vergrabene Leiterbahn (104) sowie der elektrische Kontakt (109) von einer Kapselschicht aus einem Kapselmaterial umschlossen sind, wobei das Kapselmaterial mechanisch härter als das Material der Leiterbahnen (104, 108)/des elektrischen Kontakts (109) und/oder ein für das Material der Leiterbahnen (104, 108) als Barriere wirkendes Material ist.
  20. Leiterbahnanordnung (100) gemäß einem der Ansprüche 12 bis 19, bei der der Stopfen (111) aus zwei wulstartigen Teilen (113) gebildet ist, welche mittig stoffschlüssig miteinander verbunden sind.
DE10341544A 2003-09-09 2003-09-09 Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung Expired - Fee Related DE10341544B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10341544A DE10341544B4 (de) 2003-09-09 2003-09-09 Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10341544A DE10341544B4 (de) 2003-09-09 2003-09-09 Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung

Publications (2)

Publication Number Publication Date
DE10341544A1 DE10341544A1 (de) 2005-04-07
DE10341544B4 true DE10341544B4 (de) 2005-10-13

Family

ID=34258518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10341544A Expired - Fee Related DE10341544B4 (de) 2003-09-09 2003-09-09 Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung

Country Status (1)

Country Link
DE (1) DE10341544B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006062015A1 (de) * 2006-12-29 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004003337A1 (de) 2004-01-22 2005-08-18 Infineon Technologies Ag Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren, Silizium-Sauerstoff-Stickstoff-haltiges Material und Schicht-Anordnung
DE102004050391B4 (de) 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026726A2 (de) * 1999-02-05 2000-08-09 Nec Corporation Halbleiterbauelement mit einem insulierenden Film mit Hohlräumen und sein Herstellungsverfahren
DE19957302C2 (de) * 1999-11-29 2001-11-15 Infineon Technologies Ag Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10125019A1 (de) * 2001-05-22 2002-12-05 Infineon Technologies Ag Hohlraumstruktur, Mehrfach-Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10228344A1 (de) * 2002-06-25 2004-01-15 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026726A2 (de) * 1999-02-05 2000-08-09 Nec Corporation Halbleiterbauelement mit einem insulierenden Film mit Hohlräumen und sein Herstellungsverfahren
DE19957302C2 (de) * 1999-11-29 2001-11-15 Infineon Technologies Ag Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10125019A1 (de) * 2001-05-22 2002-12-05 Infineon Technologies Ag Hohlraumstruktur, Mehrfach-Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10228344A1 (de) * 2002-06-25 2004-01-15 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen

Non-Patent Citations (12)

* Cited by examiner, † Cited by third party
Title
B. Shieh et al.:"Air gaps lower k of interconnect dielectrics", Solid State Technology, pp. 51-58, February 1999 *
B. Shieh et al.:"Air-Gap Formation During IMD De- position to Lower Interconnect Capaticance", IEEE Electron Device Letters, Vol. 19, No. 1, pp. 16-18 , 1999
B. Shieh et al.:"Air-Gap Formation During IMD De- position to Lower Interconnect Capaticance", IEEE Electron Device Letters, Vol. 19, No. 1, pp. 16-18, 1999 *
B. Shieh et al.:"Integration and Reliability Iss- ues for Low Capacitance Air-Gap Interconnect Structure", IEEE Proc. 1998 IITC, pp. 125-127, 1998 *
J.G. Flemming et al.:"Lowering of Intralevel Capa- citance Using Air Gap Structures", Conference Pro- ceedings ULSI XII, Materials Research Society, pp. 471-477, 1997
J.G. Flemming et al.:"Lowering of Intralevel Capa-citance Using Air Gap Structures", Conference Pro-ceedings ULSI XII, Materials Research Society, pp.471-477, 1997 *
T. Kusuki et al., Extended Abstracts of the Elec- trochemical Society, Vol. 93, No. 1, p. 375, 1993
T. Ueda et al.:"A Novel Air Gap Integration Sche- me for Multi-level Interconnects using Self-ali- gned Via Plugs", IEEE Proc. 1998 Symp. VLSI Techn. Digest of Technical Papers, pp. 44-47, 1998
T. Ueda et al.:"A Novel Air Gap Integration Sche- me for Multi-level Interconnects using Self-ali- gned Via Plugs", IEEE Proc. 1998 Symp. VLSI Techn.Digest of Technical Papers, pp. 44-47, 1998 *
T. Ueda et al.:"Integration of 3 Level Air Gap Interconnect for Sub-quarter Micron CMOS", IEEE Proc. 1999 Symp. VLSI Techn. Digest of Technical Papers, 1999
V. Arnal et al.: Integration of a 3 Level Cu-SiO 2 Air Gap Interconnect for Sub 0.1 micron CMOS Technologies", IEEE Proc. 2001 ITTC, 2001
V. Arnal et al.:"A Novel SiO2-Air Gap Low K for Copper Dual Damascene Interconnect", Conference Proceedings ULSI XVI, Materials Research Society, pp. 71-76, 2001

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006062015A1 (de) * 2006-12-29 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit
DE102006062015B4 (de) * 2006-12-29 2012-04-26 Advanced Micro Devices, Inc. Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit

Also Published As

Publication number Publication date
DE10341544A1 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE60211915T2 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE10036725A1 (de) Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
EP1419525A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102020129523A1 (de) Duale dielektrische schicht für schliessende verbindungsstelle in luftspaltstrukturen
DE102004052577A1 (de) Technik zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102004039803A1 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102004029355B4 (de) Verfahren mit selbstausgerichteter Maske zum Verringern der Zellenlayoutfläche
DE10341544B4 (de) Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung
DE102009055433A1 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind
DE19920970C2 (de) Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen
DE102004037336B4 (de) Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE102010028463B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit komplexen leitenden Elementen in einem dielektrischen Materialsystem unter Anwendung einer Barrierenschicht und Halbleiterbauelement diese aufweisend
DE10109877A1 (de) Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung
DE10347458A1 (de) Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee