DE10036725A1 - Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat - Google Patents
Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem HalbleitersubstratInfo
- Publication number
- DE10036725A1 DE10036725A1 DE10036725A DE10036725A DE10036725A1 DE 10036725 A1 DE10036725 A1 DE 10036725A1 DE 10036725 A DE10036725 A DE 10036725A DE 10036725 A DE10036725 A DE 10036725A DE 10036725 A1 DE10036725 A1 DE 10036725A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- conducting
- porous silicon
- oxidation
- pathway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Isolators auf einem Halbleitersubstrat, der eine niedrige Dielektrizitätskonstante aufweist. Es werden eine erste Leiterbahn (2) und eine zweite Leiterbahn (3) auf einem Halbleitersubstrat (1) angeordnet. Zwischen der ersten Leiterbahn (2) und der zweiten Leiterbahn (3) wird ein leitfähiges Silizium (4) gebildet. Das leitfähige Silizium (4) wird in einem flußsäurehaltigen Elektrolyten anodisch geätzt, wobei das leitfähige Silizium (4) in poröses Silizium (5) umgewandelt wird. Das poröse Silizium (5) wird anschließend zu porösem Siliziumoxid (6) oxidiert. Das poröse Siliziumoxid (6) weist mit einer Dielektrizitätskonstante zwischen 1,1 und 4 eine niedrigere Dielektrizitätskonstante als übliches Siliziumoxid mit 4 auf.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung eines Isolators mit niedriger Dielektrizitätskonstante,
der zwischen Leiterbahnen auf einem Halbleitersubstrat
angeordnet werden kann.
Üblicherweise werden in Halbleitersubstraten elektronische
Schaltungen angeordnet, die mit Hilfe einer elektrischen Ver
drahtung miteinander verbunden sind. Dazu wird die
elektrische Verdrahtung von dem Halbleitersubstrat mittels
einer isolierenden Schicht isoliert und die elektronischen
Bauelemente in dem Halbleitersubstrat werden durch sog. Vias
(Kontaktlöcher) mit der Metallverdrahtung verbunden. Da die
elektrische Verdrahtung eine Reihe von Leiterbahnen aufweist,
die relativ dicht nebeneinander auf der isolierenden Schicht
gebildet werden, besteht eine kapazitive Kopplung zwischen
benachbarten Leiterbahnen. Die kapazitive Kopplung zwischen
benachbarten Leiterbahnen ist um so größer, je größer die
Dielektrizitätskonstante des Materials zwischen den Leiter
bahnen ist. Eine große Koppelkapazität hat dabei den Nach
teil, daß elektrische Signale auf den Leiterbahnen durch die
hohe Kapazität verzögert und gedämpft werden.
Üblicherweise werden als dielektrische Schichten zwischen
Leiterbahnen auf einem Halbleiterchip undotierte bzw. do
tierte Siliziumoxid-, Siliziumnitrid- oder Siliziumoxinitrid
schichten verwendet. Diese Schichten haben Dielektrizitäts
konstanten zwischen 4 und 7. Die zunehmende Miniaturisierung
der Strukturen führt dazu, daß der Abstand zwischen zwei Lei
terbahnen immer weiter abnimmt. Dadurch nimmt die Koppelkapa
zität zwischen benachbarten Leiterbahnen immer weiter zu. Das
Ausmaß der kapazitiven Kopplung ist dabei direkt proportional
zu der Dielektrizitätskonstante des isolierenden Materials,
welches zwischen zwei Leiterbahnen angeordnet ist. Bekannte
Isolatoren, die eine Dielektrizitätskonstante kleiner 4 auf
weisen, sind z. B. fluordotierte Oxide oder auch organische
Materialien. Allerdings haben diese Materialien Integrations
probleme beim Zusammenspiel mit üblichen Halbleiterherstel
lungsprozessen wie RIE (Reactive Iron Edge), CMP (Chemical
Mechanical Polishing) und thermischen Prozessen, da organi
sche Materialien beispielsweise zu instabil für diese Her
stellungsverfahren sind.
Es ist die Aufgabe der Erfindung ein verbessertes Verfahren
zur Herstellung eines Isolators mit einer niedrigen
Dielektrizitätskonstante zwischen Leiterbahnen auf einem
Halbleitersubstrat anzugeben.
Erfindungsgemäß wird die gestellte Aufgabe gelöst durch ein
Verfahren zur Herstellung eines Isolators, bei dem
- - eine erste Leiterbahn und eine zweite Leiterbahn auf einem Halbleitersubstrat erzeugt werden,
- - wobei leitfähiges Silizium zwischen der ersten Leiterbahn und der zweiten Leiterbahn gebildet wird,
- - das leitfähige Silizium in einem flußsäurehaltigen Elektro lyten anodisch geätzt wird, wobei das leitfähige Silizium in poröses Silizium umgewandelt wird und
- - das poröse Silizium durch Oxidation in poröses Siliziumoxid umgewandelt wird.
Der Vorteil des erfindungsgemäßen Verfahrens besteht darin,
daß gut bekannte und gut verträgliche Materialien wie Sili
zium und Siliziumoxid bei der Herstellung des Dielektrikums
verwendet werden. Üblicherweise hat ein Siliziumoxid eine
Dielektrizitätskonstante von 4, die durch die Bildung eines
porösen Siliziumoxids auf Werte zwischen 1, 1 und 4 gesenkt
werden kann. Siliziumoxid und poröses Siliziumoxid sind dabei
verträglich mit Prozeßschritten wie RIE, CMP und thermischen
Prozessen. Daher ist poröses Siliziumoxid hervorragend zur
Bildung eines Zwischenmetalldielektrikums geeignet.
Zum Beispiel ist die Bildung von porösem Silizium in "Spatial
and quantum confinement in crystalline and amorphous porous
silicon", I. Solomon et al., Journal of Non-Crystalline So
lids 227-230 (1998) 248-253, dem Patent US 5,935,410 und
"Study of Photoluminescense in Porous Silicon Prepared by
Electrochemical Etching of Amorphous silicon",
E. Bhattacharya et al., Physics of Semiconductor Devices, 603
-606 (1998) gezeigt.
Eine Ausgestaltung der Erfindung sieht vor, daß das leitfä
hige Silizium ein amorphes Silizium ein mikrokristallines Si
lizium oder ein Polysilizium ist. Die genannten Silizium
strukturen sind dazu geeignet, mit einem flußsäurehaltigen
Elektrolyten in einem anodischen Ätzprozeß in ein poröses Si
lizium umgewandelt zu werden. Innerhalb eines speziellen Pro
zeßregimes entsteht dabei poröses Silizium, wobei es sich um
ein nanostrukturiertes Material handelt. Über die Prozeßpara
meter kann dabei der Grad der Porösität zwischen 20 und 90%
variiert werden. Das poröse Silizium weist dabei eine deut
lich niedrigere Leitfähigkeit als das kompakte Silizium, aus
dem es gebildet ist, auf.
Ein weiterer Verfahrensschritt sieht vor, daß das leitfähige
Silizium mittels eines LPCVD (low pressure chemical vapor
deposition)-Verfahrens, eines PECVD (plasma enhanced chemical
vapor deposition)-Verfahrens oder eines RTCVD (rapid thermal
chemical vapor deposition)-Verfahrens auf dem Substrat abge
schieden wird. Der Vorteil der genannten Abscheideverfahren
liegt darin, daß das leitfähige Silizium konform auf Leiter
bahnen, die auf der Substratoberfläche angeordnet sind, abge
schieden wird. Weiterhin sind die genannten Verfahren dazu
geeignet Zwischenräume zwischen Leiterbahnen lunkerfrei auf
zufüllen. Dies hat den Vorteil, daß weniger Gaseinschlüsse in
der dielektrischen Schicht gebildet werden.
Ein weiterer vorteilhafter Verfahrensschritt sieht vor, daß
die Oxidation des porösen Siliziums mit einem RTP (rapid
thermal process)-Schritt, einem Ofenschritt, einer
Plasmabehandlung oder einer anodischen Oxidation mit Hilfe
von Sauerstoff durchgeführt wird. Die genannten
Oxidationsverfahren sind in vorteilhafter Weise dazu
geeignet, aus dem porösen Silizium ein poröses Siliziumoxid
zu bilden.
Weitere vorteilhafte Ausgestaltungen sind Gegenstand der je
weiligen abhängigen Ansprüche.
Nachfolgend wird die Erfindung anhand von Figuren und eines
Ausführungsbeispiels näher erläutert.
In den Figuren zeigen:
Fig. 1 ein Substrat mit Leiterbahnen und einem leitfähigen
Silizium;
Fig. 2 das Substrat mit den Leiterbahnen aus Fig. 1 wobei
das leitfähige Silizium in ein poröses Silizium und
nachfolgend in ein poröses Siliziumoxid umgewandelt
wurde.
In Fig. 1 ist ein Substrat 1 dargestellt, auf dem eine erste
Leiterbahn 2 und eine zweite Leiterbahn 3 angeordnet sind.
Mit Hilfe eines geeigneten Abscheideverfahrens, wie bei
spielsweise einem LPCVD, PECVD oder RTCVD-Verfahren, wird ein
leitfähiges Silizium 4 auf dem Substrat 1, auf der ersten
Leiterbahn 2, der zweiten Leiterbahn 3 und zwischen den Lei
terbahnen 2, 3 angeordnet. Dabei kann sich das leitfähige
Silizium beispielsweise als amorphes Silizium, Polysilizium
oder mikrokristallines Silizium bilden. Z. B. kann ein amor
phes Silizium durch einen Temperaturschritt in ein mikrokri
stallines oder polykristallines Silizium umgewandelt werden.
Mit Bezug auf Fig. 2 wird ein anodischer Ätzschritt mit ei
nem flußsäurehaltigen Elektrolyten durchgeführt, wobei das
leitfähige Silizium 4 in poröses Silizium 5 umgewandelt wird.
In einem anschließenden Oxidationsschritt wird das poröse Si
lizium 5 in ein poröses Siliziumoxid 6 umgewandelt. Zur Oxi
dation ist beispielsweise ein RTP-Schritt, ein Ofenschritt,
eine Plasmabehandlung oder eine anodische Oxidation geeignet.
Zur anodischen Oxidation sind z. B. Elektrolyte geeignet, die
keine Flußsäure enthalten.
Vorteilhafterweise wird die Oxidation mit Hilfe von Sauer
stoff durchgeführt.
1
Substrat
2
erste Leiterbahn
3
zweite Leiterbahn
4
leitfähiges Silizium
5
poröses Silizium
6
poröses Siliziumoxid
Claims (4)
1. Verfahren zur Herstellung eines Isolators, bei dem eine
erste Leiterbahn (2) und eine zweite Leiterbahn (3) auf einem
Halbleitersubstrat (1) erzeugt werden,
dadurch gekennzeichnet, daß
leitfähiges Silizium (4) zwischen der ersten Leiterbahn (2) und der zweiten Leiterbahn (3) gebildet wird,
daß das leitfähige Silizium (4) in einem flußsäurehaltigen Elektrolyten anodisch geätzt wird, wobei das leitfähige Si lizium (4) in poröses Silizium (5) umgewandelt wird und
das poröse Silizium (5) durch Oxidation in poröses Silizi umoxid (6) umgewandelt wird.
leitfähiges Silizium (4) zwischen der ersten Leiterbahn (2) und der zweiten Leiterbahn (3) gebildet wird,
daß das leitfähige Silizium (4) in einem flußsäurehaltigen Elektrolyten anodisch geätzt wird, wobei das leitfähige Si lizium (4) in poröses Silizium (5) umgewandelt wird und
das poröse Silizium (5) durch Oxidation in poröses Silizi umoxid (6) umgewandelt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
das leitfähige Silizium (4) amorphes Silizium, mikrokristal
lines Silizium oder Polysilizium ist.
3. Verfahren nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet, daß
das leitfähige Silizium (4) mittels eines LPCVD-Verfahrens,
PECVD-Verfahrens oder RTCVD-Verfahrens auf dem Substrat (1)
abgeschieden wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
die Oxidation des porösen Siliziums (5) mit Hilfe von Sauer
stoff mit einem RTP-Schritt, einem Ofenschritt, einer Plasma
behandlung oder anodischer Oxidation durchgeführt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036725A DE10036725C2 (de) | 2000-07-27 | 2000-07-27 | Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat |
US09/918,428 US6713364B2 (en) | 2000-07-27 | 2001-07-27 | Method for forming an insulator having a low dielectric constant on a semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036725A DE10036725C2 (de) | 2000-07-27 | 2000-07-27 | Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10036725A1 true DE10036725A1 (de) | 2002-02-14 |
DE10036725C2 DE10036725C2 (de) | 2002-11-28 |
Family
ID=7650479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10036725A Expired - Fee Related DE10036725C2 (de) | 2000-07-27 | 2000-07-27 | Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat |
Country Status (2)
Country | Link |
---|---|
US (1) | US6713364B2 (de) |
DE (1) | DE10036725C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058086B2 (en) | 2005-10-10 | 2011-11-15 | X-Fab Semiconductor Foundries Ag | Self-organized pin-type nanostructures, and production thereof on silicon |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6982217B2 (en) * | 2002-03-27 | 2006-01-03 | Canon Kabushiki Kaisha | Nano-structure and method of manufacturing nano-structure |
US7125781B2 (en) * | 2003-09-04 | 2006-10-24 | Micron Technology, Inc. | Methods of forming capacitor devices |
US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
US20050074918A1 (en) * | 2003-10-07 | 2005-04-07 | Taiwan Semicondutor Manufacturing Co. | Pad structure for stress relief |
US6962861B2 (en) * | 2003-11-19 | 2005-11-08 | Macronix International Co., Ltd. | Method of forming a polysilicon layer comprising microcrystalline grains |
US20050141218A1 (en) * | 2003-12-31 | 2005-06-30 | Ching-Tien Tsai | Energy-saving foot board capable of producing sound and light by vibration |
US7387939B2 (en) * | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
US7439152B2 (en) * | 2004-08-27 | 2008-10-21 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7202127B2 (en) * | 2004-08-27 | 2007-04-10 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US20060046055A1 (en) * | 2004-08-30 | 2006-03-02 | Nan Ya Plastics Corporation | Superfine fiber containing grey dope dyed component and the fabric made of the same |
US7547945B2 (en) * | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
US7320911B2 (en) * | 2004-12-06 | 2008-01-22 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7557015B2 (en) * | 2005-03-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7517753B2 (en) * | 2005-05-18 | 2009-04-14 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7544563B2 (en) * | 2005-05-18 | 2009-06-09 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7199005B2 (en) * | 2005-08-02 | 2007-04-03 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7867851B2 (en) * | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
EP1935035A2 (de) | 2005-10-10 | 2008-06-25 | X-FAB Semiconductor Foundries AG | Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen |
DE102005048361B4 (de) * | 2005-10-10 | 2011-07-14 | X-FAB Semiconductor Foundries AG, 99097 | Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten |
US7972954B2 (en) * | 2006-01-24 | 2011-07-05 | Infineon Technologies Ag | Porous silicon dielectric |
US7700441B2 (en) * | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
US7557013B2 (en) * | 2006-04-10 | 2009-07-07 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7602001B2 (en) * | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
US7902081B2 (en) * | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
US7785962B2 (en) * | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US7682924B2 (en) * | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
US7759193B2 (en) * | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
CN111446152A (zh) * | 2020-04-03 | 2020-07-24 | 上海集成电路研发中心有限公司 | 一种制备低介电常数介质层的方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544719A (en) * | 1978-09-25 | 1980-03-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS58107645A (ja) * | 1981-12-22 | 1983-06-27 | Clarion Co Ltd | 半導体装置の製法 |
JPS6319838A (ja) * | 1986-07-14 | 1988-01-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS63221637A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | シリコンウエ−ハにおける完全誘電体分離構造およびその構造の製造方法 |
JPH0410419A (ja) * | 1990-04-26 | 1992-01-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
US5548159A (en) * | 1994-05-27 | 1996-08-20 | Texas Instruments Incorporated | Porous insulator for line-to-line capacitance reduction |
JPH1092804A (ja) * | 1996-09-19 | 1998-04-10 | Sony Corp | 多孔質誘電体膜の製造方法 |
JPH11186258A (ja) * | 1997-12-17 | 1999-07-09 | Hitachi Ltd | 半導体集積回路及びその製造方法並びにその製造装置 |
JP2000012690A (ja) * | 1998-06-26 | 2000-01-14 | Fujitsu Ltd | 絶縁膜及びその形成方法 |
US6066573A (en) * | 1997-07-22 | 2000-05-23 | Sony Corporation | Method of producing dielectric film |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872052A (en) * | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
DE19638881A1 (de) | 1996-09-21 | 1998-04-02 | Forschungszentrum Juelich Gmbh | Verfahren und Vorrichtung zur beleuchtungsunterstützten Strukturierung von porösem Silicium |
US6251470B1 (en) * | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
US6277765B1 (en) * | 1999-08-17 | 2001-08-21 | Intel Corporation | Low-K Dielectric layer and method of making same |
-
2000
- 2000-07-27 DE DE10036725A patent/DE10036725C2/de not_active Expired - Fee Related
-
2001
- 2001-07-27 US US09/918,428 patent/US6713364B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544719A (en) * | 1978-09-25 | 1980-03-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS58107645A (ja) * | 1981-12-22 | 1983-06-27 | Clarion Co Ltd | 半導体装置の製法 |
JPS6319838A (ja) * | 1986-07-14 | 1988-01-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS63221637A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | シリコンウエ−ハにおける完全誘電体分離構造およびその構造の製造方法 |
JPH0410419A (ja) * | 1990-04-26 | 1992-01-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
US5548159A (en) * | 1994-05-27 | 1996-08-20 | Texas Instruments Incorporated | Porous insulator for line-to-line capacitance reduction |
US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
JPH1092804A (ja) * | 1996-09-19 | 1998-04-10 | Sony Corp | 多孔質誘電体膜の製造方法 |
US6066573A (en) * | 1997-07-22 | 2000-05-23 | Sony Corporation | Method of producing dielectric film |
JPH11186258A (ja) * | 1997-12-17 | 1999-07-09 | Hitachi Ltd | 半導体集積回路及びその製造方法並びにその製造装置 |
JP2000012690A (ja) * | 1998-06-26 | 2000-01-14 | Fujitsu Ltd | 絶縁膜及びその形成方法 |
Non-Patent Citations (9)
Title |
---|
IMAI, K., UNNO, H.: FIPOS (Full Isolation by Porous Oxidized Silicon) Technology and Ist Application to LSI's In: IEEE Transactions on Electron Devices, 1984, Vol. 31, No. 3, S.297-302 * |
JP 04010419 A (Abstract) * |
JP 10092804 A (Abstract) * |
JP 11186258 A (Abstract) * |
JP 2000012690 A (Abstract) * |
JP 55044719 A (Abstract) * |
JP 58107645 A (Abstract) * |
JP 63019838 A (Abstract) * |
JP 63221637 A (Abstract) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058086B2 (en) | 2005-10-10 | 2011-11-15 | X-Fab Semiconductor Foundries Ag | Self-organized pin-type nanostructures, and production thereof on silicon |
Also Published As
Publication number | Publication date |
---|---|
US20020022339A1 (en) | 2002-02-21 |
DE10036725C2 (de) | 2002-11-28 |
US6713364B2 (en) | 2004-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10036725C2 (de) | Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat | |
DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
US9006061B2 (en) | Vertical metal insulator metal capacitor | |
WO2005043623A2 (de) | Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung | |
DE19626038C2 (de) | Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils | |
DE102004005697B4 (de) | Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur | |
DE102008026134A1 (de) | Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
WO2006094495A1 (de) | Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen | |
DE10030308A1 (de) | Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes | |
DE69932472T2 (de) | Halbleiter-Schmelzsicherung | |
DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
EP1770726B1 (de) | MIM-Kondensator sowie zugehöriges Herstellungsverfahren | |
DE10140754A1 (de) | Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung | |
DE102005056262A1 (de) | Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement | |
DE10348902A1 (de) | MIM-Kondensatorstruktur und Herstellungsverfahren | |
DE4314906C2 (de) | Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte | |
DE2902665C2 (de) | ||
DE102004039803A1 (de) | Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung | |
DE102004029355B4 (de) | Verfahren mit selbstausgerichteter Maske zum Verringern der Zellenlayoutfläche | |
DE10109877A1 (de) | Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung | |
DE10341544B4 (de) | Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung | |
EP0812018A1 (de) | CMOS-Halbleiterstruktur mit Feldplatten und selbstjustiertem Kontakt sowie deren Herstellungsverfahren | |
DE10140468A1 (de) | Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur | |
DE19654560A1 (de) | Verfahren zur Bildung eines Kontaktloches bei einem Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |