DE102005048361B4 - Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten - Google Patents

Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten Download PDF

Info

Publication number
DE102005048361B4
DE102005048361B4 DE102005048361A DE102005048361A DE102005048361B4 DE 102005048361 B4 DE102005048361 B4 DE 102005048361B4 DE 102005048361 A DE102005048361 A DE 102005048361A DE 102005048361 A DE102005048361 A DE 102005048361A DE 102005048361 B4 DE102005048361 B4 DE 102005048361B4
Authority
DE
Germany
Prior art keywords
needle
silicon
sio
structures
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005048361A
Other languages
English (en)
Other versions
DE102005048361A1 (de
Inventor
Konrad Dr. 99189 Bach
Daniel 98693 Gäbler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102005048361A priority Critical patent/DE102005048361B4/de
Priority to US12/089,727 priority patent/US8350209B2/en
Priority to EP06794005A priority patent/EP1935035A2/de
Priority to PCT/EP2006/067249 priority patent/WO2007042521A2/de
Publication of DE102005048361A1 publication Critical patent/DE102005048361A1/de
Application granted granted Critical
Publication of DE102005048361B4 publication Critical patent/DE102005048361B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111—Tips, pillars, i.e. raised structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

Verfahren zur Passivierung der Oberfläche von Halbleiterbauelementen aus Silizium mittels einer SiO2-Schicht, die nadelförmige Strukturen mit großen Aspektverhältnissen in Nano-Dimensionen, d. h. im Bereich unterhalb der üblichen Lichtwellenlängen aufweist, dadurch gekennzeichnet, dass die Oberfläche des Siliziums lokal freigelegt wird und anschließend primäre nadelartige Nanostrukturen im Silizium durch reaktives Ionenätzen (reactive ion etching, RIE) unter Verwendung der Arbeitsgase Sauerstoff und SF6 in einem einzigen Prozessschritt ohne Anwendung zusätzlicher Mittel zur gezielten Maskenformation beim Strukturierungsprozess, nur durch Einstellung der Prozessparameter so, dass der Sauerstoff im Reaktionspunkt auf der Siliziumscheibe eine selbstmaskierende Wirkung zeigt und eine Selbstorganisation der nadelartigen Strukturen stattfindet, erzeugt werden und diese strukturierte Siliziumoberfläche anschließend durch thermische Oxidation vollständig in sekundäre, ebenfalls nadelartige SiO2-Strukturen überführt wird.

Description

  • Die Erfindung bezieht sich auf die Erzeugung einer Passivierungsschicht aus SiO2 auf lichtempfindlichen bzw. Licht aussendenden Bauteilen sowie auch auf Sensorbauelementen. Diese können sowohl diskret als auch mit Halbleiterschaltungen zusammen monolithisch integriert sein. Die Passivierungsschicht besteht auf ihrer Oberseite aus Strukturen mit nadelförmigen Spitzen eines großen Aspektverhältnisses, und weist dadurch eine breitbandige Wirkung der Entspiegelung im üblichen Wellenlängenbereich auf.
  • Aus M. Schnell et al., ”Plasma surface texturization for multicrystalline silicon solar cells”, Conference Record of the 28th IEEE Photovoltaic Specialists Conference, Anchorage, USA, 2000, S. 367–370, ist ein trockenchemisches Ätzverfahren für die Strukturierung von Halbleiteroberflächen bekannt, das vollkommen ohne vorherigen Maskierungsschritt auskommt. Durch Verwendung von Schwefelhexafluorid (SF6) und Sauerstoff als Ätzgase ist es in einem schmalen Prozessfenster möglich, Selbstmaskierungseffekte durch sich an der Oberfläche bildendes Siliziumdioxid auszunutzen. Neben dem maskierenden Oxid werden zudem die zur Oberfläche vertikalen Flächen durch einen ätzhemmenden Polymerfilm geschützt, so dass eine nadelartige Struktur im Bereich weniger Nanometer Größe entsteht. Die auf diese Weise gefertigten Oberflächen zeigen von allen bisher beschriebenen Verfahren die geringsten Reflexionswerte, da sich durch die feine und tiefe Struktur ein optisches Verhalten ergibt, das dem einer kontinuierlichen Anpassung des Brechungsindexese des umgebenden Mediums an Silizium entspricht
  • Der Erfindung liegt die Aufgabe zugrunde, ein möglichst einfaches Verfahren anzugeben, welches es ermöglicht, mit den der Halbleiterbauelementetechnologie adäquaten Mitteln ein Oberflächenrelief, gekennzeichnet durch nadelförmige Strukturen mit großen Aspektverhältnissen in Nanodimensionen, d. h. im Bereich unterhalb der üblichen Lichtwellenlängen, bestehend aus thermischem SiO2, zu erzeugen.
  • Gelöst wird diese Aufgabe mit den im Anspruch 1 und Anspruch 2 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 und des Anspruchs 2 weist die Vorteile auf, dass vorhandene Verfahren der Halbleitertechnologie anzuwenden sind, keine zusätzlichen Störungen erzeugt werden und eine Schicht mit breitbandiger Entspiegelung bzw. großer Anlagerungsoberfläche erzielt wird.
  • Bei den hohen Temperaturen der thermischen Oxidation diffundiert der Sauerstoff wegen der Nadelform der einzelnen Spitzen in alle Richtungen in das Siliziumgitter ein. Der Prozess findet überall auf der großen Oberfläche statt. Daher sind Nadelstrukturen besonders schnell durchoxidiert. Das Verfahren ist einfach anzuwenden und bietet die Möglichkeit, mit relativ geringem Aufwand eine sekundäre Nanostruktur bestehend aus SiO2 zu bilden, die sich auf andere Weise deutlich aufwändiger oder nur eingeschränkt herstellen lässt. Die SiO2-Schicht wächst in zwei Richtungen. Einerseits dehnt sie sich in das Silizium hinein aus und andererseits wächst die Gesamtstruktur wegen der Volumenzunahme des SiO2. Das Silizium wird zumindest im Spitzenbereich vollständig in SiO2 umgewandelt. Das Oberflächenrelief des Siliziums wird dabei unter geringfügiger Veränderung auf die neue SiO2-Schicht übertragen, während die Grenzfläche Si/SiO2 gegenüber der ursprünglichen Si-Oberfläche stark eingeebnet wird.
  • 1 veranschaulicht diesen Effekt.
  • Durch die stark zerklüftete Oberfläche erhöht sich deren Fläche erheblich, wodurch sich die Eigenschaften deutlich ändern. Gase bleiben recht lange in der Struktur lokalisiert. Die vergrößerte Oberfläche bietet eine viel größere Angriffsfläche für sich anlagernde Moleküle und kann damit die Empfindlichkeit von Sensoren deutlich steigern. Im optischen Bereich sind die Strukturen dahingehend interessant, dass sie in ihrer lateralen Größe kleiner als die Lichtwellenlänge (VIS/NIR) sind und durch ihre Form und die hohen Aspektverhältnisse eine nahezu perfekte Gradientenschicht abgeben. Sie ermöglichen damit eine Impedanzanpassung, die zu einer hervorragenden breitbandigen Reflexionsunterdrückung führt, ohne dabei das Licht zu streuen.
  • Da für die meisten Halbleiterbauelemente eine Passivierungsschicht notwendig ist und diese durch SiO2 realisiert werden kann, bietet sich die Erfindung gerade auch für optische Bauelemente an. Sie ermöglicht das Aufbringen einer Passivierungsschicht, ohne dabei die üblichen Reflexionsverluste von 3,5% (SiO2/Luft-Übergang) zu verursachen.

Claims (2)

  1. Verfahren zur Passivierung der Oberfläche von Halbleiterbauelementen aus Silizium mittels einer SiO2-Schicht, die nadelförmige Strukturen mit großen Aspektverhältnissen in Nano-Dimensionen, d. h. im Bereich unterhalb der üblichen Lichtwellenlängen aufweist, dadurch gekennzeichnet, dass die Oberfläche des Siliziums lokal freigelegt wird und anschließend primäre nadelartige Nanostrukturen im Silizium durch reaktives Ionenätzen (reactive ion etching, RIE) unter Verwendung der Arbeitsgase Sauerstoff und SF6 in einem einzigen Prozessschritt ohne Anwendung zusätzlicher Mittel zur gezielten Maskenformation beim Strukturierungsprozess, nur durch Einstellung der Prozessparameter so, dass der Sauerstoff im Reaktionspunkt auf der Siliziumscheibe eine selbstmaskierende Wirkung zeigt und eine Selbstorganisation der nadelartigen Strukturen stattfindet, erzeugt werden und diese strukturierte Siliziumoberfläche anschließend durch thermische Oxidation vollständig in sekundäre, ebenfalls nadelartige SiO2-Strukturen überführt wird.
  2. Verfahren zur Passivierung der Oberfläche von Halbleiterbauelementen aus Silizium mittels einer SiO2-Schicht, die nadelförmige Strukturen mit großen Aspektverhältnissen in Nano-Dimensionen, d. h. im Bereich unterhalb der üblichen Lichtwellenlängen aufweist, dadurch gekennzeichnet, dass eine Siliziumschicht auf der Oberfläche abgeschieden wird und anschließend primäre nadelartige Nanostrukturen im Silizium durch reaktives Ionenätzen (reactive ion etching, RIE) unter Verwendung der Arbeitsgase Sauerstoff und SF6 in einem einzigen Prozessschritt ohne Anwendung zusätzlicher Mittel zur gezielten Maskenformation beim Strukturierungsprozess, nur durch Einstellung der Prozessparameter so, dass der Sauerstoff im Reaktionspunkt auf der Siliziumscheibe eine selbstmaskierende Wirkung zeigt und eine Selbstorganisation der nadelartigen Strukturen stattfindet, erzeugt werden und diese strukturierte Siliziumschicht anschließend durch thermische Oxidation vollständig oder teilweise in sekundäre, ebenfalls nadelartige SiO2-Strukturen überführt wird.
DE102005048361A 2005-10-10 2005-10-10 Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten Active DE102005048361B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005048361A DE102005048361B4 (de) 2005-10-10 2005-10-10 Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
US12/089,727 US8350209B2 (en) 2005-10-10 2006-10-10 Production of self-organized pin-type nanostructures, and the rather extensive applications thereof
EP06794005A EP1935035A2 (de) 2005-10-10 2006-10-10 Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen
PCT/EP2006/067249 WO2007042521A2 (de) 2005-10-10 2006-10-10 Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005048361A DE102005048361B4 (de) 2005-10-10 2005-10-10 Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten

Publications (2)

Publication Number Publication Date
DE102005048361A1 DE102005048361A1 (de) 2007-04-12
DE102005048361B4 true DE102005048361B4 (de) 2011-07-14

Family

ID=37887030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005048361A Active DE102005048361B4 (de) 2005-10-10 2005-10-10 Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten

Country Status (1)

Country Link
DE (1) DE102005048361B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19912737A1 (de) * 1998-03-19 2000-06-21 Henning Nagel Verfahren zur Herstellung von porösen SiO¶x¶-Schichten und poröse SiO¶x¶-Schichten
US6329296B1 (en) * 2000-08-09 2001-12-11 Sandia Corporation Metal catalyst technique for texturing silicon solar cells
DE10036725C2 (de) * 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE4415567B4 (de) * 1994-05-03 2004-11-04 Robert Bosch Gmbh Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4415567B4 (de) * 1994-05-03 2004-11-04 Robert Bosch Gmbh Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht
DE19912737A1 (de) * 1998-03-19 2000-06-21 Henning Nagel Verfahren zur Herstellung von porösen SiO¶x¶-Schichten und poröse SiO¶x¶-Schichten
DE10036725C2 (de) * 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
US6329296B1 (en) * 2000-08-09 2001-12-11 Sandia Corporation Metal catalyst technique for texturing silicon solar cells

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Schnell et al., "Plasma surface texturization for multicrystalline silicon solar cells", Conference Record of the 28th IEEE Photovoltaic Specialists Conference, Anchorage, USA, 2000, S.367-370 *

Also Published As

Publication number Publication date
DE102005048361A1 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE2754396C2 (de)
EP1935035A2 (de) Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen
DE2807413A1 (de) Mikrostrukturierte beschichtung zur modifikation des transmissions- und reflexionsverhaltens
WO2008037506A1 (de) Selbstorganisierte nadelartige nano-strukturen in ihren anwendungen
US20090071537A1 (en) Index tuned antireflective coating using a nanostructured metamaterial
DE112005001765T5 (de) Nanostruktur-Antireflexoberflächen
EP0629592B1 (de) Verfahren zur Herstellung anorganischer diffraktiver Elemente und Verwendung derselben
DE102005010926A1 (de) Deckel für optoelektronische Wafermaßstabsgehäuse
DE4234471C1 (de) Vorrichtung zur Absorption infraroter Strahlung
DE102004062914A1 (de) Fotovoltaisches Umwandlungsbauteil und Verfahren zum Herstellen des Bauteils
DE112011104004B4 (de) Verfahren zur Herstellung einer feinen Linie
DE112009001642B4 (de) Dünnschichtsolarzelle und Verfahren zu deren Herstellung
DE102005048361B4 (de) Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
EP1935010A2 (de) Selbstorganisierte nadelartige nano-strukturen und ihre herstellung auf silizium
Qaid et al. Aprotic solvent effect in preparation of organo lead iodide perovskite nanowires by two-step spin-coating procedure
WO2018039690A1 (de) Optoelektronischer infrarotsensor
DE102008038993A1 (de) Optisches Element und Verfahren zu seiner Herstellung
EP2860151B1 (de) Verfahren zum Herstellen einer hybriden Mikro-Nano-Struktur sowie nach diesem Verfahren hergestellte Struktur
DE102012105457B3 (de) Schichtsystem für eine transparente Elektrode und Verfahren zu dessen Herstellung
DE102014007936A1 (de) Plasmonisches Bauteil und plasmonischer Photodetektor sowie deren Herstellungsverfahren
DE10236150A1 (de) Verfahren zur Herstellung wenigstens einer kleinen Öffnung in einer Schicht auf einem Substrat und damit hergestellte Bauelemente
DE10303961B4 (de) Sonde für ein optisches Nahfeldmikroskop und Verfahren zu deren Herstellung
DE112016000832B4 (de) Verfahren zur Strukturierung einer Nitridschicht, optoelektronisches Bauelement und Ätzverfahren zum Ätzen von Schichten
DE102022105533B3 (de) Verfahren zur Herstellung von Perowskit/Silizium-Tandemsolarzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111015

R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE