JPS6319838A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6319838A
JPS6319838A JP16358186A JP16358186A JPS6319838A JP S6319838 A JPS6319838 A JP S6319838A JP 16358186 A JP16358186 A JP 16358186A JP 16358186 A JP16358186 A JP 16358186A JP S6319838 A JPS6319838 A JP S6319838A
Authority
JP
Japan
Prior art keywords
type
layer
silicon
porous
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16358186A
Other languages
English (en)
Inventor
Fumio Otoi
音居 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16358186A priority Critical patent/JPS6319838A/ja
Publication of JPS6319838A publication Critical patent/JPS6319838A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特にFIPO8
法(Full l5olation by Porou
s 0xidi:z−ed 5ilicon )により
形成した多孔質シリコンの酸化工程を有する半導体装置
の製造方法に関するものである。
〔従来の技術〕
従来、IC,LSI等の半導体装置においては、アイソ
レーション技術としてLOCO3法が広く用いられてき
た。しかしこのLOCO8法では、周知のように素子間
の寄生容量が大きいこと、素子間の絶縁の為集積度を上
けることが困難でるること等の欠点があり、半導体装置
において高集&化等を図ることが困難であった。
最近、上記LOCO8法に代わるアイソレーション技術
として、文献の沖電気研死開発119VOL。
501亀1 1983/iE6月P、63〜69、及び
アイイーイーイー)ランザクジョン オン エレクトロ
ンデノ々イシス(IEEE  TRANSACTION
  0NEI、ECTR0N  DEVICES)、V
OL、EI)−31,階3.1984年3月P、297
〜302に開示されるFIPO8法が開発されている。
このF’lPO3法は、多孔質シリコンの性質を有効に
活用し、多孔質シリコン酸化膜により完全に絶縁分離さ
れた単結晶シリコン薄膜を得る方法で、高集積化、高信
頼性。
更に高速イム消費電力等の特徴を有している。
以下、第3図ないし第5図に基き上記FIPOS法を用
いた従来の製造方法について説明する。
まず第3図(a)に示す如く、P型シリコン基板31上
に、絶縁窒化膜32をH「定膜厚被着する。次に第3図
(b)の如く、周知のホトリンエツチング技術を用いて
絶縁窒化膜32に分離開孔窓33を形成する。しかる後
、この分離開孔窓33全通してP型不純物のイオン注入
を行い、分Fa開孔窓33に対応するP型シリコン基板
31表面に高υ度の戸型不縄物饋域34を形成する。
この後同図(c)に示すように、N型不純物のイオン注
入を行うことにより、E k 墾化膜32下のP型シリ
コン基板31表面にN型シリコン島領域35を形成する
。このN型シリコン島領域35の深さは、イオン注入加
速電圧によって制御される。なおこの時、上記高濃度の
P型不純物領域34が形成されていた領域は、P型シリ
コン基板31の他の領域と同様に低濃度のP型頭域に戻
る。
次に第3図(d)に示すように、フッ化水素酸等の強酸
性溶液中で基板に陽極化成処理を施すことによシ、P型
シリコン基板31の表面側に、N型シリコン島領域35
を残して所望深ざの多孔質シリコン層36を形成する。
この多孔質シリコン層36の形成過程については、第4
図において詳細に説明する。
次いで第3図(e)の如く、分離開孔窓33の形成され
た絶縁窒化膜32を耐酸化性マスクとして、上記多孔質
シリコン層36に酸化処理を施すことによシ、これを多
孔質シリコン酸化物層36aに改質する。これにより複
数のN型シリコン島領域(素子領域)35は、多孔質シ
リコン酸化物層(分離領域)36aで相互に電気的に絶
縁分離される。
更に第3図(f)のように、N型シリコン島領域35上
の絶縁窒化膜32を除去する。この後、N型シリコン島
領域35に所望の素子を形成する。
続いて第4図に基き、上述した第3図(d)の工程にお
ける多孔質シリコン層36の形成過程について説明する
P型シリコン基板31には、第4図(a)に示す如くN
型シリコン島領域35が形成されていると共に、これと
対応する上層位置には絶縁窒化膜32が形成されている
次に、第4図(b)の如く基板をフッ化水素酸等の強酸
性溶液中で陽極化成すると、絶縁窒化膜32が保護膜と
7i:す、これ以外の領域に矢印すの如く化成電流が流
れ、P型シリコン基板31の表面側からシリコンの多孔
質化が進み多孔質シリコン層36が形成されて行く。
ここにおいて、多孔質シリコン層36の形成は上述した
文献にも示されているように、以下の陽極反応によって
進む。
Si+2HF+(2−n)e”→5iFz+2R+ne
  −(112SiFz→Si+SiF4      
       (21式中、e+はシリコン中の正孔、
e−は電子を辰わす。但し、n<2である。この過程に
おいて(1)式で溶解し、(2)式で生成したシリコン
の一部分は残留することになρ、これにより多孔質シリ
コン層36が形成される。また上記反応式からも明らか
なように、多孔質化はP型シリコン基板31でのみ進み
、N型シリコン島領域35での反応は生じない。
次いで第4図(C)に示すように、P型シリコン基板3
1の多孔質化がN型シリコン島領域35の底部をこえて
進むと、多孔質シリコン層36は化成電流(矢印す、c
lに溜って深さ方向と同程度に横方向へも拡かっ、やが
て第4図(d)の如く化成電流(矢印す、d)に溢いN
型シリコン島領域35の底部でつながるようになる。こ
の後、更に反応が進むと第4図(e)の如くN型シリコ
ン島領域35の底部は完全に多孔質化され、その底部形
状は化成電流に沿ったくさび型となる。
なお多孔質シリコン層36の密度は、単結晶シリコンで
あるN型シリコン島領域35の約50%である為、上述
した第3図(e)の酸化処理工程で多孔質シリコン酸化
物層36aに改質されても体積膨張は殆んどない。
〔発明が解決しようとする問題点〕
ここにおいて多孔質シリコン層36の深さTは、N型シ
リコン島領域35の膜犀t1幅Wとの間に次式のような
関係がある(上記各文献参照)。
2X0.8X(T−t)≧W      −(31第5
図は、この様子を示す断面図である。
この為、上述した従来の製造方法においては、設計の自
由度を大きくとり幅Wの広いN型シリコン島領域35を
得ようとすると、多孔質シリコン、層36の厚みTを犬
にして形成しなければならず、陽極化成の処理時間を長
くする必要があった。従って、陽極化成中にN型シリコ
ン島領域35の保護膜として働く絶縁窒化膜32も、溶
液中での溶解を考慮すると厚くしなければならず、この
結果P型シリコン基板31と絶縁窒化膜32との熱膨張
係数の違いによυ生ずる応力が太き゛くな)、N型シリ
コン島領域35に欠陥が入シ易いという問題があった。
更に、多孔質シリコン層36を厚く形成すると、酸化処
理工程において多孔質シリコン層36とP型シリコン基
板31との熱膨張係数の違いにより、基板の反シが大き
くなるという問題もあった。
従って、本発明は以上述べた問題を解消し、多孔質シリ
コン層を厚くすることなく幅の広いN型シリコン島領域
を得る半導体装置の製造方法を提供することを目的とす
る。
〔問題点を解決するための手段〕
本発明は、多孔質シリコン層を電化処理して得た多孔質
シリコン酸化物層で素子領域のNuシリコン島領域を絶
縁分離する半導体装置の製造方法であって、シリコン基
板の表面部内に複数のN型シリコン島領域を形成すると
共に、上記シリコン基板表面から所定深ざに選択的にN
型埋め込み領域を形成し、この後電気化学的手法により
上記シリコン基板の表面側に、上記N型シリコン島領域
を残して多孔質シリコン層を形成し、更に酸化処理によ
シ上記多孔質シリコン層を多孔質シリコン酸化物層に改
質するようにしたものである。
〔作 用〕
本発明は以上のように構成したので、電気化学的手法と
して例えば陽極化成によってシリコン基板の表面側に多
孔質シリコン層全形成する場合、陽極化成の性質上N型
シリコン島領域と共にN型埋め込み領域は多孔質化され
ない為、このN型埋め込み領域の埋め込み深さによって
多孔質シリコン層の厚みを所望する如く薄く形成するこ
とができる。
〔実抱例〕
以下、第1図及び第2図に基き本発明の一実施例を詳細
に説明する。
まず第1図(a)に示す如く、P型のシリコン基板11
上に、第1のマスク材としてシリコン窒化膜(SisN
<)等の絶縁窒化膜12を500〜120OA程度彼着
し、更に第2のマスク材としてシリコン酸化膜(Sig
h)13を、CVD法等を用いて3000〜10000
A 8変波着する。
次に第1図(b)の如く、周知のホトリソエツチング技
術を用いて絶縁窒化膜12とシリコン酸化膜13の2層
膜にノソターニングを茄し、分離開孔窓14を形成する
。しかる後、この分離開孔窓14全通してP型不純物の
イオン注入を行うことにょシ、P型シリコン基板11表
面の各分離開孔窓14に対応する領域に、高濃度のP+
型不純物領域15を形成する。
次いで第1図(C)に示すように、上記パターニングさ
れた2層膜12.13’tマスクとしてN型不純物イオ
ンを深く注入することにより、絶縁窒化膜12下部のP
型シリコン基板11表面にN型シリコン島領域16を形
成する。この際、N現不純物イオンが深く注入されるこ
とから、分離開孔窓14に対応するP型シリコン基板1
1領域の深さ方向においては、表面の高鮮度のピ型不純
物領域15が低濃度のP型領域に戻ると共に、所望する
深さではN型シリコン島領域16と同導電型のN型埋め
込み領域17が形成される。なおこの場合、得られるN
型シリコン島領域16の厚さ及びN型埋め込み領域17
の形成される基板表面からの深さは、第1及び第2のマ
スク材12.13の介在のもとにイオン注入加速電圧に
よって制御される。
そして第1図(d)の如く、シリコン酸化i13を除去
した後、7ツ化水素酸等の強酸性溶液中で陽極化成処理
を施すことによシ、P型シリコン基板11表面からN型
埋め込み領域17に至る領域に、N型シリコン島領域1
6を残して多孔質シリコン層18を形成する。なおこの
時、N型埋め込み領域17は多孔質化されない為、N型
シリコン島領域16を完全に分離するのに要する多孔質
シリコン層18の厚さは、2〜3μm程度に薄く形成で
きる。この多孔質シリコン層18の形成過程については
、第2図で詳細に説明する。
しかる後、第1図(e)に示すように、絶縁窒化膜12
を耐酸化性マスクとして上記多孔質シリコン層18に酸
化処理を施すことにより、これを多孔質シリコン酸化物
層18aに改質する。これによシ、複数のN型シリコン
島領域(素子領域)16は、多孔質シリコン酸化物層1
8aにより相互に電気的に完全絶縁分離される。
その後、N型シリコン島領域16上の絶縁窒化膜12を
除去し、このN型シリコン島領域16に所望の素子全形
成する。
ここにおいて第2図に基き、上述した第1図り)に示す
工程での多孔質シリコンM18の形成過程について説明
する。
まず第2図(a)は、N型不純物を深く注入してP型シ
リコン基板11Vこ、絶R窒化膜12下部のN型シリコ
ン島領域16と、分離開孔窓14に対応する所望深さ領
域のN型埋め込み領域17とを形成した状態全示してい
る。
しかる後第2図(b)に示す如く、基板をフッ化水素酸
等の強酸性溶液中で陽極化成すると、絶縁窒化膜12が
保護膜となって矢印aの如く化成電流が流れる為、これ
に沿ってP型シリコン基板11は表面側から多孔質化が
進み、多孔質シリコン層18が形成されて行く。なおN
型シリコン島領域16は、この陽極化成の性質上多孔質
化されない。
次に、N型埋め込み領域17に達する程反に多孔質化が
進むと、第2図(c)の如く多孔質シリコン層18はN
型シリコン島領域16の底部へと横方向へも拡がって行
く。この場合も、N型埋め込み領域17は多孔質化され
ることはない。
更に多孔質化が進むと、N型シリコン島領域16底部F
i完全に多孔質化てれ、各N型シリコン島領域16ij
′多孔質シリコン層18によりP型シリコン基板11か
ら完全に分離される。
このように、P型シリコン基板11内にN型埋め込み領
域17を選択的に坪め込むようにしているので、N型シ
リコン島領域16の底部が従来と同程度に多孔質化され
ても、多孔質シリコン層18はN型埋め込み領域17上
では従来よシ薄くなる。
換言すれば、多孔質シリコン屓18全体の膜厚を従来と
同程度とするようN型シリコン島16底部での多孔質シ
リコン層18全厚目に形成すれば、N型シリコン島16
の幅を従来より大きくとることができる。
なお上述した実施例では、N型シリコン島領域16とN
型埋め込み領域17とを同一工程で形成するようにして
いるが、これらを個別に形成することもできる。またシ
リコン基板11としては、P型領域を有するものであれ
ば良く、特にP型の単結晶シリコン基板に限定されるも
のではない。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、シリコン
基板表面から所定深さに選択的にN型埋め込み領域を形
成し、これによ!llN型シリコン島領域を完全に分離
するのに要する多孔質シリコン層の深さを浅くできるの
で、次に述べるような効果が得られる。
■陽極化成処理時間を短縮できるので、N型シリコン島
饋域上の第1のマスク材としての絶縁窒化膜を薄くでき
る。従って、シリコン基板と絶縁窒化膜の熱膨張係数差
で発生する応力を低減でさ、N型シリコン島領域への欠
陥発生全抑制することができる。
■多孔質シリコン酸化処理の際、シリコン基板と多孔質
シリコン酸化物層との熱膨張係数差に起因して生ずる基
板の反シを低減できる。
■多孔質シリコン層の膜厚を従来と同程度とした場合、
N型シリコン島領域の幅を従来より広くとれ、設計の自
由度が大きくできる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する工程断面図、第2
図は第1図の多孔質シリコン層の形成過程の説明図、第
3図は従来例を説明する工程断面図、第4図は第3図の
多孔質シリコン層の形成過程の説明図、第5図は多孔質
シリコン層の深さとN型シリコン島領域の幅の関係を説
明する要部断面図である。 11・・・シリコン基板(P型)、12・・・第1のマ
スク材(絶縁窒化膜)、13・・−第2のマスク材(S
igh  )、14・・・分離開孔窓、15・・・P+
型不純物領域、16・・・N型シリコン島領域、17・
・・N型埋め込み領域、18・・・多孔質シリコン層、
18a・・・多孔質シリコン酸化物層。 特許出願人 沖電気工業株式会社 i元明の一丈工乞イ列の工↑工晋存面口第1図 I8   ケ子り、1町ン+1フン層 )61図1Ip愛子L)1シリコン1自ゴ5rRゴ社の
jlFIl、ll門図第2図 36 :  ’9’rし舅シリコン層 タダ孔′寅シ1)コン層の;呆、+ヒNをソ)]ン為冷
印戒の幅の訓示第5図

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン基板の表面側にて連結延長せる多孔質シ
    リコン酸化物層で、N型シリコン島領域を絶縁分離する
    半導体装置の製造方法において、シリコン基板の表面部
    内に複数のN型シリコン島領域を形成すると共に、上記
    シリコン基板表面から所定深さにN型埋め込み領域を選
    択的に形成し、この後電気化学的手法により上記シリコ
    ン基板の表面側に上記N型シリコン島領域を残して多孔
    質シリコン層を形成し、更に酸化処理により上記多孔質
    シリコン層を多孔質シリコン酸化物層に改質することを
    特徴とする半導体装置の製造方法。
  2. (2)上記N型シリコン島領域と上記N型埋め込み領域
    とを同一工程で形成することを特徴とする特許請求の範
    囲第1項記載の半導体装置の製造方法。
JP16358186A 1986-07-14 1986-07-14 半導体装置の製造方法 Pending JPS6319838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16358186A JPS6319838A (ja) 1986-07-14 1986-07-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16358186A JPS6319838A (ja) 1986-07-14 1986-07-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6319838A true JPS6319838A (ja) 1988-01-27

Family

ID=15776628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16358186A Pending JPS6319838A (ja) 1986-07-14 1986-07-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6319838A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648919A (en) * 1993-02-15 1997-07-15 Babcock-Hitachi Kabushiki Kaisha Maintenance systems for degradation of plant component parts
DE10036725A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648919A (en) * 1993-02-15 1997-07-15 Babcock-Hitachi Kabushiki Kaisha Maintenance systems for degradation of plant component parts
DE10036725A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE10036725C2 (de) * 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
US6713364B2 (en) 2000-07-27 2004-03-30 Infineon Technologies Ag Method for forming an insulator having a low dielectric constant on a semiconductor substrate

Similar Documents

Publication Publication Date Title
KR100449461B1 (ko) Mos형 반도체 장치 및 그 제조 방법
US6656782B2 (en) Process for manufacturing an isolated-gate transistor with an architecture of the substrate-on-insulator type, and corresponding transistor
EP2709140A1 (en) Method for producing laminated substrate having insulating layer at portion of substrate
JP2000031440A (ja) Soiウエハの製造方法
JPS63500482A (ja) Cmosデバイス内に使用される隔離トレンチの選択的ドーピング
JP2799254B2 (ja) 半導体装置の製造方法
JP2003092346A (ja) トレンチ素子分離膜を備えるsoi素子及びその製造方法
US7495287B2 (en) Semiconductor device and manufacturing method thereof
JPS6041470B2 (ja) 半導体装置の製造方法
JPS6319838A (ja) 半導体装置の製造方法
JPS61137338A (ja) 半導体集積回路装置の製造方法
JP2008004686A (ja) 半導体装置の製造方法
JP2006202875A (ja) 半導体装置の製造方法及び半導体装置
JP2001176983A (ja) 半導体装置及びその製造方法
JP2002190515A (ja) 半導体装置およびその製造方法
JPH09289245A (ja) 半導体装置の製造方法
JPS60105247A (ja) 半導体装置の製造方法
JPH0370156A (ja) 半導体装置の製造方法
JPS60145638A (ja) 半導体装置の製造方法
JPS59124142A (ja) 半導体装置の製造方法
JPH03240255A (ja) 半導体装置の製造方法
JPS6045037A (ja) 半導体装置の基板構造およびその製造方法
JPH04192359A (ja) 半導体装置及びその半導体装置の製造方法
CN113394160A (zh) 半导体器件的制作方法
JPS61292935A (ja) 半導体装置の製造方法