JPH0370156A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0370156A JPH0370156A JP20560189A JP20560189A JPH0370156A JP H0370156 A JPH0370156 A JP H0370156A JP 20560189 A JP20560189 A JP 20560189A JP 20560189 A JP20560189 A JP 20560189A JP H0370156 A JPH0370156 A JP H0370156A
- Authority
- JP
- Japan
- Prior art keywords
- porous silicon
- silicon layer
- density
- hydrofluoric acid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 74
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 12
- 238000007743 anodising Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 11
- 238000002048 anodisation reaction Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、多孔質シリコンの生成およびその酸化工程
を有する半導体装置の製造方法に関するものである。
を有する半導体装置の製造方法に関するものである。
（従来の技術）
多孔質シリコン酸化物によって完全絶縁物分離されたシ
リコン島領域を有する半導体装置の従来の製造方法を第
３図に示す、この方法は、文献「沖電気研究開発５０
（１） Ｐ６３〜６８Ｊに開示される。
リコン島領域を有する半導体装置の従来の製造方法を第
３図に示す、この方法は、文献「沖電気研究開発５０
（１） Ｐ６３〜６８Ｊに開示される。
まず第３図（ａ）において、１はＰ型シリコン基板であ
り、この基板１上に絶縁窒化膜２を被着する。
り、この基板１上に絶縁窒化膜２を被着する。
次に、周知のホトリソエツチング技術にて分離開孔窓３
を絶縁窒化膜２に形成する。しかる後、その分離開孔窓
３を通してＰ型不純物のイオン注入を行うことにより、
その分離開孔窓３に対応する部分の基板１表面に高濃度
のＰ型層４を形成する。（第３図（ｂ）） その後、イオン注入を行うことにより、絶縁窒化ｉ２下
の基Ｆｉ１表面にＮ型層のシリコン島領域５を形成する
。このシリコン島領域５の深さはイオン注入加速電圧に
よって制御される。この時、前記高濃度Ｐ型層４が形成
されていた領域は、該高濃度Ｐ型層４によってＮ型層が
形成されることが防止され、かつ基板ｌの他の領域と同
様に低濃度Ｐ型領域に戻る。（第３図（Ｃ）） 次に、フッ化水素酸などの強酸性溶液中でＰ型シリコン
基板ｌを所定の深さまで陽極化成することにより、シリ
コン基板ｌの表面側を、Ｎ型のシリコン島領域５を残し
て多孔質シリコン層６とする（第３図（ｄ））。
を絶縁窒化膜２に形成する。しかる後、その分離開孔窓
３を通してＰ型不純物のイオン注入を行うことにより、
その分離開孔窓３に対応する部分の基板１表面に高濃度
のＰ型層４を形成する。（第３図（ｂ）） その後、イオン注入を行うことにより、絶縁窒化ｉ２下
の基Ｆｉ１表面にＮ型層のシリコン島領域５を形成する
。このシリコン島領域５の深さはイオン注入加速電圧に
よって制御される。この時、前記高濃度Ｐ型層４が形成
されていた領域は、該高濃度Ｐ型層４によってＮ型層が
形成されることが防止され、かつ基板ｌの他の領域と同
様に低濃度Ｐ型領域に戻る。（第３図（Ｃ）） 次に、フッ化水素酸などの強酸性溶液中でＰ型シリコン
基板ｌを所定の深さまで陽極化成することにより、シリ
コン基板ｌの表面側を、Ｎ型のシリコン島領域５を残し
て多孔質シリコン層６とする（第３図（ｄ））。
しかる後、この多孔質シリコン層６に酸化処理を施すこ
とにより、多孔質シリコンＮ６を多孔質シリコン酸化物
６′とする。これにより、複数のシリコン島領域（素子
領域）５は互いに多孔質シリコン酸化物（分離領域）６
′により電気的に分離される。（第３図（ｅ）） その後、シリコン島領域５上の絶縁窒化膜２を除去する
（第３図（ｆ））。
とにより、多孔質シリコンＮ６を多孔質シリコン酸化物
６′とする。これにより、複数のシリコン島領域（素子
領域）５は互いに多孔質シリコン酸化物（分離領域）６
′により電気的に分離される。（第３図（ｅ）） その後、シリコン島領域５上の絶縁窒化膜２を除去する
（第３図（ｆ））。
その後、シリコン島領域５に対してトランジスタを形成
する。
する。
（発明が解決しようとする課題）
しかるに、上記のような従来の製造方法では、多孔質シ
リコン層６の酸化工程により、■シリコン島領域５に欠
陥が発生しトランジスタ特性を劣化させる、■シリコン
基板１に反りが発生し、後の製造工程上、パターン精度
が悪くなるという問題点があった。
リコン層６の酸化工程により、■シリコン島領域５に欠
陥が発生しトランジスタ特性を劣化させる、■シリコン
基板１に反りが発生し、後の製造工程上、パターン精度
が悪くなるという問題点があった。
これらの問題点は多孔質シリコン層６の密度に依存し、
密度を小さくすれば上記問題点は軽減される。しかし、
多孔質シリコンＮ６の密度を小さくすれば、多孔質シリ
コン酸化物６′の密度も小さくなり、絶縁性劣化、また
後に続くエツチング工程においてエツチング速度が早い
ためにパターン異常という問題も発生するので、多孔質
シリコン層密度を小さくすることはできなかった。
密度を小さくすれば上記問題点は軽減される。しかし、
多孔質シリコンＮ６の密度を小さくすれば、多孔質シリ
コン酸化物６′の密度も小さくなり、絶縁性劣化、また
後に続くエツチング工程においてエツチング速度が早い
ためにパターン異常という問題も発生するので、多孔質
シリコン層密度を小さくすることはできなかった。
この発明は、以上述べた多孔質シリコン層の酸化工程に
より発生するシリコン島領域の欠陥および基板の反りを
軽減し、かつ絶縁特性に優れ、エツチングによるパター
ン異常などの発生もない半導体装置の製造方法を提供す
ることを目的とする。
より発生するシリコン島領域の欠陥および基板の反りを
軽減し、かつ絶縁特性に優れ、エツチングによるパター
ン異常などの発生もない半導体装置の製造方法を提供す
ることを目的とする。
（ｉ！ｉ！！！ｌを解決するための手段）この発明は、
フッ化水素酸溶液中で陽極化成して、シリコン基板を表
面側から所定の深さまで多孔質シリコン層とし、その後
、該多孔質シリコン層の酸化工程を有する半導体装置の
製造方法において、多孔質シリコン層形成工程を次の通
りとする。まず、第１段階として濃度の高いフッ化水素
酸溶液中で陽極化成を行い、次に第２段階として濃度の
低いフン化水素酸溶液中で陽極化成する。
フッ化水素酸溶液中で陽極化成して、シリコン基板を表
面側から所定の深さまで多孔質シリコン層とし、その後
、該多孔質シリコン層の酸化工程を有する半導体装置の
製造方法において、多孔質シリコン層形成工程を次の通
りとする。まず、第１段階として濃度の高いフッ化水素
酸溶液中で陽極化成を行い、次に第２段階として濃度の
低いフン化水素酸溶液中で陽極化成する。
（作 用）
フッ化水素酸溶液中での陽極化成によりシリコン基板に
多孔質シリコン層を形成するわけであるが、この時、多
孔質シリコン層の密度はフン化水素酸溶液の濃度（フッ
化水素酸の濃度）に左右される。第２図に示すように、
フッ化水素酸の濃度が高ければ、多孔質シリコン層の密
度は高くなり、フッ化水素酸の濃度が低ければ、多孔質
シリコン層の密度も低くなる。したがって、上記この発
明のように、まず第１段階として濃度の高いフン化水素
酸溶液中で陽極化成を行い、次に第２段階として濃度の
低いフッ化水素酸溶液中で陽極化成を行えば、基板の表
面側には高密度（従来と同じ密度）の多孔質シリコン層
が形成され、基板の深い領域には低密度の多孔質シリコ
ン層が形成される。
多孔質シリコン層を形成するわけであるが、この時、多
孔質シリコン層の密度はフン化水素酸溶液の濃度（フッ
化水素酸の濃度）に左右される。第２図に示すように、
フッ化水素酸の濃度が高ければ、多孔質シリコン層の密
度は高くなり、フッ化水素酸の濃度が低ければ、多孔質
シリコン層の密度も低くなる。したがって、上記この発
明のように、まず第１段階として濃度の高いフン化水素
酸溶液中で陽極化成を行い、次に第２段階として濃度の
低いフッ化水素酸溶液中で陽極化成を行えば、基板の表
面側には高密度（従来と同じ密度）の多孔質シリコン層
が形成され、基板の深い領域には低密度の多孔質シリコ
ン層が形成される。
すなわち、シリコン基板の深さ方向に密度の異なる多孔
質シリコン層が形成されることになる。そして、このよ
うな多孔質シリコン層を酸化して多孔質シリコン酸化物
を形成すれば、多孔質シリコン層の密度に対応して、表
面付近は密度の高い（従来と同じ密度の）多孔質シリコ
ン酸化物となり、深い領域は密度の低い多孔質シリコン
酸化物となる。そして、表面付近に従来と同し高密度の
多孔質シリコン酸化物が形成されていれば、シリコン島
ＳＩ ＪｊＲ間の絶縁特性に優れ、かつエツチングによ
るパターン異常も発生しない、一方、深い領域は前述の
ように多孔質シリコン層密度が低く、これを酸化して多
孔質シリコン酸化物とするために要する時間が短いので
、シリコン島領域での欠陥および基板の反りが軽減され
る。
質シリコン層が形成されることになる。そして、このよ
うな多孔質シリコン層を酸化して多孔質シリコン酸化物
を形成すれば、多孔質シリコン層の密度に対応して、表
面付近は密度の高い（従来と同じ密度の）多孔質シリコ
ン酸化物となり、深い領域は密度の低い多孔質シリコン
酸化物となる。そして、表面付近に従来と同し高密度の
多孔質シリコン酸化物が形成されていれば、シリコン島
ＳＩ ＪｊＲ間の絶縁特性に優れ、かつエツチングによ
るパターン異常も発生しない、一方、深い領域は前述の
ように多孔質シリコン層密度が低く、これを酸化して多
孔質シリコン酸化物とするために要する時間が短いので
、シリコン島領域での欠陥および基板の反りが軽減され
る。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
この発明の一実施例では、第１図（ａ）に示すように、
Ｐ型シリコン基Ｆｉ、１１に絶縁窒化膜１２を被着し、
この窒化膜１２にホトリソエツチング技術にて分離開孔
窓１３を形成し、その分離開孔窓１３を通して基板１１
にＰ型不純物のイオン注入を行い、さらに全面にＮ型不
純物のイオン注入を行うことにより、窒化膜１２下のみ
にＮ型層のシリコン島領域１４を形成するまでは第３図
の従来技術と同様である。
Ｐ型シリコン基Ｆｉ、１１に絶縁窒化膜１２を被着し、
この窒化膜１２にホトリソエツチング技術にて分離開孔
窓１３を形成し、その分離開孔窓１３を通して基板１１
にＰ型不純物のイオン注入を行い、さらに全面にＮ型不
純物のイオン注入を行うことにより、窒化膜１２下のみ
にＮ型層のシリコン島領域１４を形成するまでは第３図
の従来技術と同様である。
次に、従来技術では、フン化水素酸溶液中で基板１１の
表面から所定の深さまで一度に陽極化成を行い、多孔質
シリコン層を形成するが、この発明の一実施例では、陽
極化成（多孔質シリコン層の形成工程）を２段階に分け
て行う。
表面から所定の深さまで一度に陽極化成を行い、多孔質
シリコン層を形成するが、この発明の一実施例では、陽
極化成（多孔質シリコン層の形成工程）を２段階に分け
て行う。
まず、第１段階として、４０％のフッ化水素酸溶液中で
陽極化成を行い、第１図〜）に示すように基板１１の表
面側に、従来と同程度の高密度の多孔質シリコン層１５
を形成する。続いて第２段階として、２０％のフッ化水
素ｆａ溶液中で陽極化成を行い、前記多孔質シリコンＦ
Ｊ１５に連続して第１図（Ｃ）〜（ｅ）に示すように低
密度の多孔質シワ１フここで、第２図にフッ化水素酸溶
液の濃度（フッ化水素酸の濃度）と得られる多孔質シリ
コン層の密度との関係を示す．この図より明らかなよう
に、フッ化水素酸濃度を４０％とすれば、１．０（ ｇ
／ ｃｄ ）程度の高密度の多孔質シリコン層１５が
得られる．一方、フッ化水素酸濃度を２０％とすれば０
．６（ｇ／ｄ）程度の低密度の多孔質シリコン層１６が
得られることになる．なお、この第２図の密度から、高
密度の多孔質シリコンＮ１５を得る第１段階においては
、フッ化水素酸濃度は４０±５％が適当である．フッ化
水素酸濃度を５０％以上とすれば密度はより高くなるが
、多孔質シリコン層の表面が荒るため好ましくない。ま
た、低濃度の多孔質シリコン層１６を得る第２段階にお
いては、フッ化水素酸濃度は２０〜３０％が適当である
．また、例えばシリコン島領域１４の拡散深さを０．５
ｎとした場合は、高密度の多孔質シリコン層１５はシリ
コン島領域１４と同一の深さ、あるいはそれより深いｌ
〜２ｎの深さまで形成するようにする．また、低密度の
多孔質シリコン層１６は、高密度多孔質シリコン層１５
の下５ｎ程度の深さまで形成するようにする．なお、第
１図（１））〜（ｄ）において、矢印は化成電流の流れ
を示す。
陽極化成を行い、第１図〜）に示すように基板１１の表
面側に、従来と同程度の高密度の多孔質シリコン層１５
を形成する。続いて第２段階として、２０％のフッ化水
素ｆａ溶液中で陽極化成を行い、前記多孔質シリコンＦ
Ｊ１５に連続して第１図（Ｃ）〜（ｅ）に示すように低
密度の多孔質シワ１フここで、第２図にフッ化水素酸溶
液の濃度（フッ化水素酸の濃度）と得られる多孔質シリ
コン層の密度との関係を示す．この図より明らかなよう
に、フッ化水素酸濃度を４０％とすれば、１．０（ ｇ
／ ｃｄ ）程度の高密度の多孔質シリコン層１５が
得られる．一方、フッ化水素酸濃度を２０％とすれば０
．６（ｇ／ｄ）程度の低密度の多孔質シリコン層１６が
得られることになる．なお、この第２図の密度から、高
密度の多孔質シリコンＮ１５を得る第１段階においては
、フッ化水素酸濃度は４０±５％が適当である．フッ化
水素酸濃度を５０％以上とすれば密度はより高くなるが
、多孔質シリコン層の表面が荒るため好ましくない。ま
た、低濃度の多孔質シリコン層１６を得る第２段階にお
いては、フッ化水素酸濃度は２０〜３０％が適当である
．また、例えばシリコン島領域１４の拡散深さを０．５
ｎとした場合は、高密度の多孔質シリコン層１５はシリ
コン島領域１４と同一の深さ、あるいはそれより深いｌ
〜２ｎの深さまで形成するようにする．また、低密度の
多孔質シリコン層１６は、高密度多孔質シリコン層１５
の下５ｎ程度の深さまで形成するようにする．なお、第
１図（１））〜（ｄ）において、矢印は化成電流の流れ
を示す。
上述のようにして基板１１の深さ方向に密度の異なる多
孔質シリコン層１５．１６を形成したならば、次にこの
多孔質シリコン層１５．１６を例えば１０００〜１１０
０’ｃウエツト０２中で熱酸化する。
孔質シリコン層１５．１６を形成したならば、次にこの
多孔質シリコン層１５．１６を例えば１０００〜１１０
０’ｃウエツト０２中で熱酸化する。
これにより、第１図（ｆ）に示すように、基板１１の表
面付近には、多孔質シリコン層１５を酸化してなる密度
の高い多孔質シリコン酸化物１５′が形成され、深い領
域には、多孔質シリコン［１６を酸化してなる密度の低
い多孔質シリコン酸化物１６′が形成される．そして、
この多孔質シリコン酸化物１５’，１６’により複数の
シリコン島領域１４が互いに電気的に分離される。
面付近には、多孔質シリコン層１５を酸化してなる密度
の高い多孔質シリコン酸化物１５′が形成され、深い領
域には、多孔質シリコン［１６を酸化してなる密度の低
い多孔質シリコン酸化物１６′が形成される．そして、
この多孔質シリコン酸化物１５’，１６’により複数の
シリコン島領域１４が互いに電気的に分離される。
その後はシリコン島領域１４上の絶縁窒化膜１２を除去
し、シリコン島領域１４に対してトランジスタを形成す
る。
し、シリコン島領域１４に対してトランジスタを形成す
る。
（発明の効果）
以上詳細に説明したように、この発明の製造方法によれ
ば、フッ化水素酸溶液の濃度を変えて陽極化成を２段階
に分けて行って、基板の表面側には高密度の多孔質シリ
コン層、基板の深い領域には低密度の多孔質シリコン層
を形成するようにしたので、次のような効果が期待でき
る。
ば、フッ化水素酸溶液の濃度を変えて陽極化成を２段階
に分けて行って、基板の表面側には高密度の多孔質シリ
コン層、基板の深い領域には低密度の多孔質シリコン層
を形成するようにしたので、次のような効果が期待でき
る。
（＋） 多孔質シリコン層を酸化して多孔質シリコン
酸化物とした時、表面付近は従来と同じ高密度の多孔質
シリコン酸化物が形成されるので、シリコン島領域の絶
縁特性に優れ、かつエツチングによるパターン異常も発
生しない。
酸化物とした時、表面付近は従来と同じ高密度の多孔質
シリコン酸化物が形成されるので、シリコン島領域の絶
縁特性に優れ、かつエツチングによるパターン異常も発
生しない。
（２）深い領域は多孔質シリコン層密度が低く、これを
酸化して多孔質シリコン酸化物とするために要する時間
が短いので、シリコン島領域での欠陥および基板の反り
を軽減できる。
酸化して多孔質シリコン酸化物とするために要する時間
が短いので、シリコン島領域での欠陥および基板の反り
を軽減できる。
したがって、欠陥によるトランジスタ劣化がなく、かつ
パターン精度のよい素子の製造が可能となる。
パターン精度のよい素子の製造が可能となる。
第１図はこの発明の半導体装置の製造方法の−実施例を
示す工程断面図、第２図はフッ化水素酸濃度と多孔質シ
リコン層密度の関係を示す特性図、第３図は従来の製造
方法を示す工程断面図である。 １１・・・Ｐ型シリコン基板、１５・・・高密度多孔質
シリコン層、１６・・・低密度多孔質シリコン層、１５
’・・・高密度多孔質シリコン酸化物、１６’・・・低
密度多孔質シリコン酸化物。 本発明の一実施例 第１図
示す工程断面図、第２図はフッ化水素酸濃度と多孔質シ
リコン層密度の関係を示す特性図、第３図は従来の製造
方法を示す工程断面図である。 １１・・・Ｐ型シリコン基板、１５・・・高密度多孔質
シリコン層、１６・・・低密度多孔質シリコン層、１５
’・・・高密度多孔質シリコン酸化物、１６’・・・低
密度多孔質シリコン酸化物。 本発明の一実施例 第１図
Claims (1)
- 【特許請求の範囲】 フッ化水素酸溶液中で陽極化成して、シリコン基板を表
面側から所定の深さまで多孔質シリコン層とし、その後
、該多孔質シリコン層の酸化工程を有する半導体装置の
製造方法において、 多孔質シリコン層形成工程は、まず第１段階として濃度
の高いフッ化水素酸溶液中で陽極化成して、基板の表面
側を高密度の多孔質シリコン層とし、次に第２段階とし
て濃度の低いフッ化水素酸溶液中で陽極化成して、基板
の深い領域を低密度の多孔質シリコン層とすることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20560189A JPH0370156A (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20560189A JPH0370156A (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370156A true JPH0370156A (ja) | 1991-03-26 |
Family
ID=16509576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20560189A Pending JPH0370156A (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370156A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5277748A (en) * | 1992-01-31 | 1994-01-11 | Canon Kabushiki Kaisha | Semiconductor device substrate and process for preparing the same |
| US5597738A (en) * | 1993-12-03 | 1997-01-28 | Kulite Semiconductor Products, Inc. | Method for forming isolated CMOS structures on SOI structures |
| US6246068B1 (en) | 1995-10-06 | 2001-06-12 | Canon Kabushiki Kaisha | Semiconductor article with porous structure |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
-
1989
- 1989-08-10 JP JP20560189A patent/JPH0370156A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5277748A (en) * | 1992-01-31 | 1994-01-11 | Canon Kabushiki Kaisha | Semiconductor device substrate and process for preparing the same |
| US5597738A (en) * | 1993-12-03 | 1997-01-28 | Kulite Semiconductor Products, Inc. | Method for forming isolated CMOS structures on SOI structures |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US6246068B1 (en) | 1995-10-06 | 2001-06-12 | Canon Kabushiki Kaisha | Semiconductor article with porous structure |
| KR100291501B1 (ko) * | 1995-10-06 | 2001-10-24 | 미다라이 후지오 | 반도체기판및그제조방법 |
| KR100348514B1 (ko) * | 1995-10-06 | 2002-08-13 | 캐논 가부시끼가이샤 | 반도체기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05102427A (ja) | 半導体記憶素子の製造方法 | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| EP0231274B1 (en) | Forming thick dielectric at the bottoms of trenches utilized in integrated-circuit devices | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JPS6231492B2 (ja) | ||
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS62185353A (ja) | 半導体装置の製造方法 | |
| JPS61292935A (ja) | 半導体装置の製造方法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPS618948A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS6358852A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5942979B2 (ja) | 半導体装置の製造方法 | |
| JPS60138937A (ja) | 集積回路用基板 | |
| JPS6011463B2 (ja) | 半導体装置の製造方法 | |
| JPH07161963A (ja) | 量子細線構造の製造方法 | |
| JPS6210027B2 (ja) | ||
| JPS594081A (ja) | 半導体装置の製造方法 | |
| JPS6117144B2 (ja) |