KR100291501B1 - 반도체기판및그제조방법 - Google Patents

반도체기판및그제조방법 Download PDF

Info

Publication number
KR100291501B1
KR100291501B1 KR1019960044046A KR19960044046A KR100291501B1 KR 100291501 B1 KR100291501 B1 KR 100291501B1 KR 1019960044046 A KR1019960044046 A KR 1019960044046A KR 19960044046 A KR19960044046 A KR 19960044046A KR 100291501 B1 KR100291501 B1 KR 100291501B1
Authority
KR
South Korea
Prior art keywords
porous
layer
substrate
single crystal
thickness
Prior art date
Application number
KR1019960044046A
Other languages
English (en)
Inventor
노부히꼬 사또
다카오 요네하라
키요후미 사카구찌
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Application granted granted Critical
Publication of KR100291501B1 publication Critical patent/KR100291501B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Element Separation (AREA)

Abstract

평탄하고 고품질인 SOI기판을 높은 재현성으로 제조하고 동시에 기판부재의 재활용에 의해 자원을 절약하고 비용을 저감하는 방법을 제공한다. 이를 달성하기 위해서는, Si기판의 적어도 한쪽면에 다공정Si층을 형성하는 다공성형성단계를 행하고, 또한 다공성Si층에 다공률이 높은 층을 형성하는 고다공률층형성단계를 행한다. 이 고다공률층형성단계는, 소정의 투사범위를 가진 다공성Si층에 이온을 주입하거나 상기 다공성형성단계에서 양극산화의 전류밀도를 변경함으로써, 행해진다. 이때에, 비다공성단결정Si층은 다공성Si층위에 에피택셜성장된다. 다음에, 다공성Si층의 표면과 지지기판을 서로 접착한 후, 높은 다공률을 가진 다공성Si층에서 분리를 행한다. 다음에, 다공성Si층을 제거하기 위해 선택에칭을 행한다.

Description

반도체기판 및 그 제조방법
본 발명은 반도체기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 본 발명은, 절연체위의 단결정반도체와 Si기판위의 단결정반도체의 제조방법이나 유전체아이솔레이션(dielectric isolation)에 관한 것이고 또한 단결정반도체층에 형성된 직접회로나 전자장치에 적합한 반도체기판의 제조방법에 관한 것이다.
절연체위에 단결정Si반도체를 형성하는 기술은, SOI(silicon on insulator)기술로서 널리 알려져 있고, 또한 SOI기술을 이용한 장치가 통상의 Si집적회로를 형성하는 벌크Si기판 (bulk Si substrate)에 의해서 달성할 수 없는 다수의 이점을 가지고 있기 때문에 상당한 정도로 연구되고 있었다. 상세하게는, 예를들면, SOI기술을 이용함으로써 다음의 이점을 얻을 수 있다.
1. 유전절연체는 용이하고 고집적이 가능하고,
2. 방사저항이 양호하고,
3. 부동용량(floating capactiance)이 감소되어 고속이 가능하고,
4. 웰공정(well process)를 생략할 수 있고,
5. 래치업(latch-up)을 방지할 수 있고,
6. 막두께가 감소된 완전공핍형 전계효과트랜지스터(Fully depleted (FD)field effect transistor)를 얻을 수 있다.
상기 내용은 예를들면 특별히 발행된 문헌인 "Single-crystal silicon on non-single-crystal insulators"; edited by G.W. Cullen, Journal of Crystal Growth, volume 63, no 3, pp429-590(1983)에 상세하게 설명되어 있다.
또한, 지난 몇 년에 걸쳐서, MOSFET의 가속화와 저전력소비를 실현하는 기판으로서 SOI가 널리보고 되었다(IEE SOI conference 1994). SOI구조를 이용할 경우 소자는 하부에 절연층을 가지고 있으므로, 벌크실리콘웨이퍼위에 소자를 형성하는 것에 비해서 소자분리공정을 단순화할 수 있고, 따라서 장치의 공정을 단축할 수 있다. 상세하게는, 한층더 높은 성능을 달성하는 것이외에도, 웨이퍼비용과 공정 단가가 벌크실리콘상의 MOSFET나 IC에 비해서 전체적으로 저감되는 것을 기대할 수 있다.
특히, 완전공핍형(FD)MOSFET는 구동력을 개선함으로써 한층더 높은 속도와 한층 더 낮은 전력소비를 달성하는 것을 기대할 수 있다. 일반적으로, MOSFET의 한계전압(Vth)은 채널부분에서의 불순물농도에 의해 결정된다. 한편, SOI를 사용하는 FD MOSFET의 경우에는, 공핍층이 또한 SOI의 막두께의 영향을 받는다. 따라서, 대집적 회로를 높은 수율로 생산하기 위해서는 SOI두께의 균일성이 상당히 요구되었다.
한편, 복합반도체위의 장치는 Si에 의해서는 얻을 수 없는 높은 속도와 루미네슨스 등의 고성능을 가진다.
현재, 이와같은 장치는 GaAs기판 등의 복합반도체 기판위에 성장한 에피택셜층에 정상적으로 형성된다.
그러나, 복합반도체기판은 고가이고 또한 기계적강도가 낮아서 넓은영역의 웨이퍼를 생산하기 어렵다고 하는 문제가 있다.
이러한 사정 때문에, 가격이 저렴하고 기계적강도가 높아 넓은 영역의 웨이퍼를 생산할 수 있는 Si웨이퍼위의 복합반도체의 헤테로에피택셜성장(heteroepitaxial growth)을 달성하고자 하는 시도가 있었다.
다시 SOI에 대하여 설명하면, SOI기판의 형성에 대한 연구는 1970년대 이후는 활성화되었다. 초기에는, 절연체인 사파이어기판위에 단결정실리콘의 헤테로에피택셜성장을 달성하는 SOS(sapphire on silicon)방법과, 다공성의 Si의 산화에 의거한 유전체아이솔레이션에 의해 SOI구조를 형성하는 FIPOS(다공성산화실리콘에 의한 완전 격리)방법 및 산소이온주입방법에 관련하여 연구가 상당히 진행되었다.
FIPOS방법에서는, n형 Si층은, 프로톤이온주입(Imai and collaborator, J. Crystal Growth, vol 63, 547(1983))에 의하거나 또는 에피택셜성장과 패터닝에 의해 아일랜드형상으로 p형 Si단결정기판의 표면위에 형성한 다음에, HF용액에서 양극화방법에 의해 표면으로부터 Si아일랜드를 둘러싸도록 p형 Si기판만 다공성을 부여하고, 다음에 산화를 가속화하여 n형 Si아일랜드가 유전격리된다. 이 방법에서는, 격리된 Si영역이 장치처리에 앞서서 결정되어 장치설계의 자유도가 한정된다고 하는 문제가 있다.
산소이온주입방법은 K. Izumi씨에 의해 처음 보고된 SIMOX라고 칭하는 방법이 있다. 대략 1017~1018/㎠의 산소이온을 Si웨이퍼에 주입한 후에, 이온이 주입된 Si웨이퍼를 아르곤/산소의 분위기에서 대략 1,320℃의 고온에서 어닐링(annealing)한다. 그 결과, 이온주입의 투사범위에 대응하는 깊이에 의해 주입된 산소이온은 실리콘과 결합하여 산화실리콘층을 형성한다. 이때에, 산소이온주입에 기인하여 실리콘산화층의 상부부분에서 비결정질을 형성한 실리콘층이 또한 재결정되어 단결정 실리콘층으로 된다. 종래에는 표면위에 실리콘층을 포함한 많은 결함 즉 대략 105/㎠의 결함이 있었다. 한편, 산소의 주입량을 대략 4×1017/㎠으로 설정함으로써, 결함이 대략 102/cm2로 성공적으로 감소된다. 그러나, 실리콘산화층의 질을 유지하기 위한 주입량과 주입에너지의 범위가 제한되기 때문에, 표면실리콘층의 결정특성 등이 좁아서 표면실리콘층과 매입된 산화실리콘(BOX:매입된 산화)층의 두께가 특정한 값으로 제한되었다. 소정두께의 표면실리콘층을 달성하기 위해서는, 희생적인 산화와 에피택셜성장을 형성하여야 했었다. 이 경우, 이들 공정에 의해 발생된 저하가 두께의 분포에 중첩되므로, 두께의 균일성이 열화된다고 하는 문제가 있다.
파이프라고 칭하는 산화실리콘의 형성결함영역이 BOX층에 존재한다는 것이 보고 되었다. 이들중 한 원인으로서, 주입시에 먼지 등의 이물질이 고려되고 있다. 파이프가 존재하는 부분에는, 활성층과 지지기판사이의 누설에 기인하여 장치특성의 열화가 발생된다.
또한, SMOX의 이온주입은 통상의 반도체공정의 이온주입에 비해서 이온주입량이 많으므로, 이 재료에만 독점적으로 사용되는 장치가 개발된 이후에도 이온주입 시간이 길다. 부여된 전류량의 이온빔을 래스터스캐닝하거나 빔을 확정하여 이온 주입을 행하여, 웨이퍼영역의 증가에 따라 주입시간의 증가를 예측한다. 또한, 넓은 영역의 웨이퍼의 고온열처리시에, 웨이퍼의 온도분포에 기인한 슬립발생의 문제가 한층더 심각하게 된다는 것이 지적되었다. SIMOX에서는, 실리콘반도체공정에서는 일반적으로 사용되지 않은 고온에서 즉 1,320℃에서 열처리는 필수적이고, 따라서 장치의 개발을 포함한 문제가 보다더 중요하게 되는 것에 대해 관심이 있었다.
한편, 상기 종래의 SOI형성방법은 별문제로하고, Si단결정기판을 열처리나 접착제에 의해 가열산화된 Si단결정기판에 접착함으로써 SOI구조를 형성하는 방법에 최근 관심이 있었다. 이 방법에서는, 창치의 활성층을 균일한 막으로 형성하는 것이 필요하다. 보다 상세하게는, 수백마이크론정도의 두께를 가진 Si단결정기판을 수 마이크론이하의 막으로 형성하는 것이 필요하다. 두께를 감소하기 위한 다음의 3 종류의 방법이 있다.
1. 연마에 의한 두께감소.
2. 국부적인 플라스마에칭에 의한 두께감소.
3. 선택에칭에 의한 두께감소.
"1"의 연마에 의해서는 균일한 두께로 감소하는 것이 어렵다. 특히, 서브마이크론으로 두께를 감소하는 경우에는, 불균일성이 수십%정도로 되므로 균일화가 큰 문제로 된다. 웨이퍼의 크기를 더욱 확대하는 경우, 이에 대응하여 곤란성이 증가한다.
"2"의 방법에 의하면, 1의 연만에 의해 두께를 대략 1~3μm로 감소한 후에, 두께분포를 다수의 지점에서 측정한다. 다음에 두께분포에 의거하여 직경이 수 밀리미터인 SF6를 사용한 플라즈마를 주사함으로써, 두께분포를 정정하면서 에칭을 행하여 두께를 소정의 두께로 감소하도록 한다. 이 방법에서는, 두께분포는 대략 ±10nm의 범위내로 할 수 있지만, 플라스마에칭시에 기판위에 이물질(입자)가 존재하는 경우, 이물질은 에칭마스크로 작용하여 기판위에 돌기가 형성된다.
에칭직후에는 표면이 거칠기 때문에, 플라스마에칭의 종료후에 접촉연마를 행하여야한다. 연마량은 시간관리에 의거하여 제어된다. 따라서 최종적인 막두께제어와 연마에 기인한 막두께분포의 열화가 지적되었다. 또한 연마시에 콜로이드상의 실리카 등의 연마제가 활성층으로 기능하는 표면을 직접 러빙하여, 치리변형의 도입과 연마에 기인한 분열층의 형성에 대한 문제가 있었다. 또한, 웨이퍼의 영역이 상당한 정도로 증가되면, 웨이퍼영역의 증가에 비례하여 플라스마에칭시간이 증가되므로, 작업처리량의 상당한 감소에 대한 문제가 있다.
"3"의 방법에서는, 선택적인 에칭이 가능한 막구조는 막으로 형성될 기판에 미리 형성된다. 예를들면, 1019/㎠이상의 농도의 붕소를 함유한 p+-Si박층과 p--Si박층은, 예를들면 에피택셜성장의 방법을 사용하여 p-기판위에 형성되어, 제 1기판을 형성하도록 한다. 제 1기판은 산화막 등의 절연층을 개재하여 제 2기판과 접착되고, 다음에 제 1기판의 아래쪽은 미리 연마하거나 그라인딩하여 두께가 감소되도록 한다. 다음에, p+층은 p-층의 선택에칭에 의해 노출되고 또한 p-층은 p+층의 선택에칭에 의해 노출되어, SOI구조를 얻도록 한다. 이 방법은 Maszara씨의 보고서에 상세하게 설명되어 있다.
선택에칭에 의해 두께가 균일하게 감소되는 것이 효과적이지만, 다음의 문제점이 있다.
선택적인 에칭률이 102이하이므로 충분하지 못하다.
에칭후의 표면특성이 불량하므로, 에칭후에 접촉연마가 요구된다. 그러나, 그 결과로서, 막두께는 감소되지만 두께의 균일성이 열화된다. 특히, 연마량이 시간에 의거하여 관리되지만, 연마속도의 분산이 넓으므로, 연마량의 제어가 어렵다.
따라서, 예를들면 100nm의 극히 얇은 SOI층을 형성함에 있어서 특히 문제가 된다.
고농도B도핑 Si층위에 이온주입, 에피택셜성장 또는 헤테로에피택셜성장을 사용하기 때문에 결정특성이 불량하다.
접착될 표면의 표면특성이 정상의 실리콘웨이퍼보다 열등하다(C. Harendt. et. al. J. Elect. Mater, Vol. 20, 267(1991), H. Baumgart, et. al ., Extended Abstract of ECS lst Internation Symposium of Wafer Bonding, pp-733(1991), C.E. Hunt, Extend Abstract of ECS lst International Symposium of Wafer Bonding, pp-696(1991)). 또한, 선택에칭의 선택도는 붕소 등의 불순물의 농도차와 깊이방향으로의 프로파일의 선예도(sharpness)에 주로 의존한다. 따라서, 접착 강도를 증가하기 위한 고온접착어닐링이나 결정특성을 개선하기 위한 고온에피택셜성장을 행하는 경우, 불순물농도의 깊이방향의 분포는 확장되어 에칭의 선택도가 열화된다. 즉, 선택적인 에칭률과 결정특성이나 접착강도를 모두 개선하는 것이 어렵다.
최근, 상기 문제의 관점에서, 요네하라씨등은, 두께의 균일성과 결정특성이 우수하고 배치처리가 가능한 접착SOI에 관하여 보고하였다. 도 6A~도 6E를 사용하여 상기 내용에 대해 간단하게 설명한다. 이 방법에서는, Si기판(61)위에 형성된 다공층(62)은 선택에칭을 위한 재료로 사용된다(도 6A). 다공층(62)위에 비다공성의 단일결정Si층(63)을 에피택셜성장한(도 6B)후에, 3개의 복합층이 산화Si층(63)을 개재하여 지지기판(64)과 결합한다(도 6C). Si기판(63)은 아래쪽에서 그라인딩 등에 의해 두께를 감소하여, 기판전체에 대해서 다공성의 Si(62)를 노출하도록 한다(도 6D). 노출된 다공성의 Si(62)는 KOH나 HF+H2O2등의 선택에칭액을 사용하여 에칭에 의해 제거된다. 이때에, 벌크Si (비다공성의 단결정실리콘)에 비해서 다공성의 Si를 선택에칭하는 에칭률이 충분히 높게 설정될 수 있으므로, 즉 100,000배로 설정할 수 있으므로, 미리 다공층위에 성장한 비다공성의 단결정실리콘층은 그 두께가 거의 감소되지 않고 지지기판위에 남을 수 있고, 이에 의해 SOI기판을 형성한다. 따라서, SOI의 두께의 균일성은 에피택셜성장시에 대략 결정된다. 통상의 반도체처리시에 사용된 CVD장치가 에피택셜성장을 사용할 수 있으므로, 사또씨 등의 보고서에 의하면, 두께의 균일성이 예를들면 100nm±2%의 범위내에서 실현된다. 또한, 에피택셜실리콘층의 결정특성은 양호하고 3.5×102/㎠으로 되는 것이 보고되었다.
종래의 방법에서는, 에칭의 선택도가 불순물의 농도차와 깊이방향의 프로파일에 의존하므로 온도분포를 확장하는 열처리(결합, 에피택셜성장, 산화 또는 기타)의 온도는 대략 800℃이하로 대부분 제한되어 있다. 한편, 이방법의 에칭에서는, 다공성과 벌크사이의 구조차에 의해 에칭속도를 결정하므로, 열도리온도의 제한은 작다. 대략 1180° 에서의 열처리가 가능한 것이 보고되었다. 예를들면, 결합후의 열처리는 웨이퍼사이의 결합강도를 개선하고 또한 결합면에서 발생하는 공극의 수와 크기를 감소하는 것이 알려져 있다. 또한, 이와같은 구조차에 의거한 에칭에서는, 다공성의 실리콘위에 부착되는 경우에도 입자는 두께의 불균일성에 영향을 주지 않는다.
한편, 일반적으로, 광투과성기판, 즉 유리위에 퇴적된 앓은 Si층만이 비결정질이나 다결정질로되고 기판의 결정구조에서 난반사되고, 따라서 고성능장치를 생산할 수 없다. 이것은 비결정질인 기판의 결정구조에 기인한 것이므로 Si층만을 퇴적한 경우에도 양호한 단결정층을 달성할 수 없다.
그러나, 접착에 의해 얻은 반도체기판은 두 개의 웨이퍼가 요구되고 두 개의 웨이퍼중 하나는 연만에 의해 대부분 낭비적으로 제거되므로, 한정된 지구자원이 소모된다.
따라서, 종래의 방법에서는, 접착된 SOI는 제어성, 균일성 및 경제성에 관한 여러 가지의 문제를 가지고 있다.
이와 같은 접착방법에서 낭비되는 제 1기판을 재활용하는 방법이 일본국 특원평 7-045441에 제안되어 있다.
이 방법에서는, 다공성의 Si를 노출하기 위해 기판의 하부쪽에 대해 그라인딩, 에칭 또는 기타 등을 행하여 제 1기판의 두께를 감소시키는 공정대신에, 다공성의 Si를 사용하여 상기 접착 및 에치백(etch-back)을 행하는 방법을 채택하고 있다. 이에 대하여 도 7A내지 도 7E를 사용하여 설명한다.
Si기판(71)의 표면층(72)에 다공성을 형성한(도 7A)후에 단결정Si층(73)을 그 위에 형성한다(도 7B). 다음에, 단결정Si층(73)과 지지기판으로 기능하는 다른 Si기판(74)사이에, Si기판(71)과 함께 단결정Si층(73)을 다른기판(74)의 주표면에 접착한다(도 7C). 다음에, 접착된 웨이퍼는 다공성의 층(72)에서 분리되고, Si기판(74)쪽의 표면에서 도출된 다공성의 Si층(72)은 선택적으로 제거되어, SOI기판을 형성한다. 예를들면, 평면내에 수직방향으로 또한 평면내에 균일하게 인장력이나 압력을 접착된 웨이퍼에 충분히 인가하는 방법; 초음파 등의 파동에너지를 인가하는 방법;다공층을 웨이퍼의 단부면에서 노출하고 다공성의 Si를 어느정도 에칭하고 레이저블레이드 등을 삽입하는 방법; 다공층을 웨이퍼의 단부면에서 노출하고 물등의 액체를 다공성의 Si에 침투시키고, 접착된 웨이퍼전체를 가열하거나 냉각하여 액체를 팽창시키는 방법 등에 의해 접착된 웨이퍼를 분리한다. 또는, 지지기판(74)에 평행한 힘을 Si기판(71)에 인가하여 접착된 웨이퍼를 분리한다.
이들의 각각의 방법은, 다공성의 Si층(72)의 기계적인 강도가 다공률에 따라 상이하지만 벌크하보다 한층더 취약한 것을 고려한 사실에 의거한 것이다. 예를들면, 다공률이 50%인 경우 기계적인 강도는 벌크의 절반으로 고려될 수 있다. 상세하게는, 압축될때에 장력이나 전단력이 접착된 웨이퍼에 인가되어 다공성의 Si층이 파열된다. 다공률이 증가함에 따라, 다공층이 보다 약한 힘에 의해 파열될 수 있다.
그러나, 다공성의 실리콘의 다공률이 증가하는 경우, 격자정수에 관계되는 벌크 실리콘의 비율이 증가됨에 따라 변형이 발생하여 웨이퍼의 비틀림을 증가시키도록 한다. 그 결과, 다음의 문제가 발생한다. 즉, 공극이라고 칭하는 접착결합영역의 공극수가 접착시에 증가되어 결정결함밀도가 증가되고, 최악의 경우에는 에피택셜층에 크랙이 발생하고, 에피택셜성참치에 열변형의 영향에 의해 웨이퍼의 주변부에 슬립라인이 발생한다.
웨이퍼표면에 대해 수직방향이나 수평방향으로 힘을 인가할 경우, 반도체기판은 완전 강체가 아니고 탄성체이므로, 힘이 벗어나서 다공층에 효율적으로 인가되지 않도록 웨이퍼는 웨이퍼의 지지방식에 따라 탄성변형될 수 있다. 마찬가지로, 웨이퍼의 단부면에 레이저블레이드 등을 삽입할때에, 레이저블레이드가 충분히 앓고 충분히 높은 강성률을 가지지 않으면, 생산성이 낮아진다.
또한, 접착면에서 접착강도가 다공성의 Si층의 강도에 비해서 약하거나 또는 약한부분이 국부적으로 존재하는 경우, 두 개의 웨이퍼는 접착면에서 분리되므로, 최초의 목적을 달성할 수 없다.
또한, 상기 어느 방법에 의해서도, 다공층에서 분리가 발생하는 위치가 고정되어 있지 않으므로, 다공성의 Si와 벌크Si사이의 에칭속도의 비율은 불충분한 경우, 에피택셜실리콘층은, 다공층이 두껍게 남아 있는 부분보다 다공층이 앓게 남아있는 부분에서 우선적으로 다소 에칭된다. 따라서, SOI층의 두께의 불균일성이 열화될 수 있다. 특히, SOI층의 최종적인 두께가 대략 100nm로 감소된 경우, 두께의 균일성이 열화되므로 두께에 따라 한계전압이 민감한 FDMOSFET 등의 소자를 형성할때에 문제가 발생할 수 있다.
일본국 특원평 5-211128호(미국특허번호 제 5,374,564호에 대응함)에는, SOI를 생산하는 방법에 대하여 개시되어 있다. 이 방법에서는, 수소이온이 직접 단결정 Si기판에 주입된 다음에, 단결정Si기환과 지지기판을 서로 접착한다. 최종적으로 단결정Si기판은 수소이온이 주입된 층에서 분리되어 SOI를 형성하도록 한다. 이 방법에서는, 수소이온이 직접 단결정Si기판에 주입된 다음 이온이 주입된 층에서 분리되므로, SOI층의 평탄성은 양호하지 않는다. 또한, SOI층의 두께는 투사범위(projection range)에 의해 결정되므로, 두께의 자유도가 낮다. 또한, 제어시에 어려움이 발생하는 층두께와 분리의 양쪽을 만족하는 주입조건을 선택하여야 한다.
또한, 이온주입에 의해 결정될 수 없는 박층의 두께를 얻기위한 경우에는, 비선택적인 그라인딩과 에칭 등의 두께감소처리를 행하여야 하고, 따라서 두께의 균일성을 열화할 우려가 있다.
상기의 관점에서 볼 때, 고품질이고 또한 평탄성이 양호한 SOI층을 가진 SOI기판을 높은 재현성으로 생산함과 동시에 웨이퍼의 재사용을 통하여 자원을 절약하고 단가를 절감할 수 있는 방법이 요구되고 있다.
한편, 일반적으로, 투광가능한 기판, 즉 유리위에 퇴적된 얇은 Si층만이 비결정질이나 다결정으로 되어 기판의 결정구조에서 난반사되므로, 고성능의 장치를 생산할 수 없다. 이것은 비결정질인 기판의 결정구조에 기인한 것이고, 따라서 Si층만을 퇴적하는 경우에도 양호한 단결정층을 달성할 수 없다.
수광소자 또는 투과형액정화상표시장치인 접촉센서를 구성하기 위해서는 광투과성기판이 필수적이다. 센서나 표시장치의 화소에 대해 보다 높은 고밀도화, 보다 높은 해상도 및 보다 높은 명료도를 얻기 위해서는, 고성능의 구동소자가 요구된다. 그 결과, 양호한 결정특성을 가친 단결정층을 사용하여 광투과성기판위에 소자를 형성하여야 한다.
또한, 단결정층을 사용할 때에, 화소를 가진 동일기판에 화소를 구동하는 주변회로와 영상치리회로를 일체화함으로써 달성될 수 있다.
특히, 비결정질Si나 단결정Si인 경우에는, 결정구조의 결함에 기인하여 요구되고 있거나 미래에 요구될 성능을 구비한 구동소자를 생산하기 어렵다.
한편, 복합반도체의 장치를 생산하기 위해서는, 복합반도체의 기판이 필수적이다. 그러나, 복합반도체기판은 고가이고 또한 영역을 넓게 증가시키기가 매우 어렵다.
또한, Si기판위에 GaAs 등의 복합반도체의 에피택셜성장을 달성하고자하는 시도가 있었다. 그러나, 격자정수나 열팽창계수의 차에 기인하여, 성장된 막의 결정특성이 불량하므로, 장치에 적용하기가 매우 어렵다.
또한, 격자의 부적절함(misfit)을 감소하기 위해 다공성의 Si위에 복합반도체의 에피택셜성장을 달성하고자하는 시도가 있었다. 그러나, 낮은 열적안정성과 다공성의 Si의 수명열화에 기인하여, 장치의 생산시나 생산후에 기판으로서의 안정성과 신뢰성이 불량하다. 또한, 복합반도체기판은 고가이고 또한 기계적강도가 낮으므로, 넓은 영역의 웨이퍼를 생산하기 어렵다.
상기의 관점에서, 가격이 저렴하고 기계적강도가 높아 넓은 영역의 웨이퍼를 생산할 수 있는 Si웨이퍼위에 복합반도체의 헤테로에피택셜성장을 달성하고자하는 시도가 있었다.
또한, 최근에는, 포토루미네슨스, 일렉트로루미네슨스 또는 기타 등을 위한 발광재료로서 다공성의 실리콘이 주목되고 있고 또한 이에 대한 많은 연구가 보고되었다. 일반적으로, 다공성실리콘의 구조는 주로 실리콘에 함유한 불순물의 농도와 타입(p, n)에 따라 상이하다. p형 불순물이 도핑된 경우, 다공성실리콘의 구조는, 불순물농도가 1018/㎠이상인지 또는 1017/㎠이하인지에 따라서 2종류로 대체적으로 분류된다. 전자의 경우에는, 다공성의 벽이 비교적 두껍고, 즉, 수nm내지 수십nm 정도이고 다공밀도는 대략 1011/㎠이고 다공률은 비교적 낮다. 그러나, 이 다공성의 실리콘은 루미네슨스로 기능하는 것이 어렵다. 한편, 후자의 경우에는, 전자의 경우에 비해서, 두께가 수 nm인 다공성의 벽을 가지고, 또한 1자리수만큼 큰 다공 밀도를 가지고, 또한 50%이상의 다공률을 가진 다공성의 실리콘을 용이하게 형성할 수 있다. 포토루에레슨스 등의 대부분의 발광현상은 출발재료로서 후자를 사용한 다공성실리콘의 형성에 주로 의거한다. 그러나, 기계적강도는 다공률의 크기에 대응하여 낮다. 또한, 벌크Si에 관련된 격자정수의 편차는 10-3정도(전자의 경우에는 대략 10-4)이므로, 상기 다공정실리콘위에 단결정실리콘층을 에피택셜성장하는 경우 에피택셜Si층에 결함이 대체적으로 발생하고 또한 크랙이 발생한다. 한편, 루미레슨트소자로서 루미네슨트재료에 적합한 미세한 다공성의 구조를 사용하기 위해서는, 주변회로를 에피택셜실리콘층위에 형성하면서 접촉센서 또는 MOSFET 또는 기타 등을 형성하는 다공성실리콘위에 에피택셜Si층이 형성되어야 하는 것이 요망되었다.
본 발명은, 다공층의 보다 미세한 다공성구조를 중첩함으로써 상기 각종 문제를 해결할 수 있는 반도체기판 및 그 형성방법을 제공하는 데 있다.
본 발명자의 꾸준한 노력의 결과로서, 다음의 발명을 달성하였다.
상세하게는, 본 발명의 반도제기판은, Si기판의 표면층에 다공성의 Si층을 가지고, 다공률이 큰 다공성의 Si층은 상기한 다공성Si층의 영역에 존재하고, 상기 영역은 상기한 다공성Si층의 표면으로부터 특정한 깊이에 있는 것을 특징으로 한다. 반도체기판에서는, 비다공질Si부분이 다공성Si층의 표면에 존재할 수 있고, 또한 전극이 Si기판과 비다공성Si층의 각 표면위에 형성될 수 있으므로, 반도체기판은 루미네슨트소자를 구성한다.
본 발명의 반도체기판에 의하면, 예를들면, 구조를 용이하게 달성할 수 있고, 루메니슨트재료로 작용하고 미세구조를 가지는 다공층은 기계적강도가 높은 다공층에 샌드위치되어 있다. P+-Si기판위에 형성된 다공성의 실리콘이 상기 다공층이다. 이와 같은 미세구조를 가진 다공층은 벌크Si의 격자상수가 상이하고, 중간의 격자 상수를 가지는 큰 다공성의 Si층에 상기 다공성의 실리콘을 샌드위치함으로써, 응력이 완화될 수 있고 크랙이나 결함의 발생을 억제할 수 있다. 상세하게는, 구조에 안정한 루미네슨트층을 형성할 수 있으므로, 주변희로나 배선을 형성하는 것이 가능할뿐만아니라, 또한 장기간의 안정성에도 양호한 재료를 제공할 수 있다.
또한, 본 발명의 반도체기판에 의하면, 이온주입의 투사범위에 대응하는 극히 앓은 다공층을 형성할 수 있다. 이와 같은 다공층의 구멍크기는 작게 설정될 수 있고, 즉 수십nm이하로 설정될 수 있고, 수십nm를 초과하고 또한 가스에 함유한 작은 이물질까지도 제거될 수 있다. 또한, 이와같은 다공층의 두께는 작게설정될 수 있고, 즉 20nm이하로 설정될 수 있고 가스의 도전성을 확실하게 할 수 있다. 상세하게는, 가스에서 입자의 필터로서 상기 다공층을 사용할 경우, 직경이 수십nm보다 큰 입자를 제거할 수 있고 또한 압력손실이 작은 필터를 생성할 수 있다. 또한, 반도체공정에서 사용되는 고순도의 Si가 기판으로 사용되는 경우, 필터자체로부터 오염될 염려가 없다.
본 발명은 반도체기판의 제조방법을 포함한다.
상세하게는, 본 발명의 반도체기판의 제조방법은, 적어도 Si기판의 표면에 다공성 Si층을 형성하는 다공성형성단계와, 다공성Si층의 다공층으로-부터 특정한 깊이의 영역에 다공률이 큰 다공성Si층을 형성하는 고다공률층형성단계를 포함한다.
고다공률층 형성단계는, 주어진 투사영역을 가진 다공성Si층에 이온을 주입하는 이온주입단계로서 행해질 수 있다. 상기 이온은 희소가스(noble gas), 수소 및 질소중 적어도 한 종류를 포함하는 것이 바람직하다. 이온주입단계전에 다공성Si층의 표면에 비다공층을 형성하는 미다공층형성단계를 구비하는 것이 바람직하다. 고다공률층형성단계후에 비다공층의 표면에 지지기판을 접착하는 접착단계를 구비하는 것이 바람직하고, 또한 접착공정후에 다공률이 큰 다공성 Si층에서 Si기판을 두 개로 분리하는 분리단계를 구비하는 것이 바람직하다. Si기판의 표면에 수직하는 방향으로 Si기판을 가압하고 Si기판의 표면에 수직하는 방향으로 Si기판을 당기거나 Si기판에 전단력을 인가함으로써 상기 분리단계를 행하는 것이 바람직하다.
비다공층은, 단결정Si으로 구성되고, 이 단결정Si는 접착될 표면에 Si산화층을 가지거나 단결정복합반도체를 가지는 것이 바람직하다. 지지기판은, Si기판, 접착될 표면에 Si산화층을 가진 Si기판, 또는 광투과기판인 것이 바람직하다. 접착단계는, 양극접착(anode bonding), 가압, 가열 또는 그 조합에 의해 접착단계를 행하는 것이 바람직하다. 분리단계후에, 지지기판의 표면에 노출된 다공성Si층을 제거하여 비다공층을 노출하는 다공성Si제거단계를 구비하는 것이 바람직하다. 불화수소산과, 알코올과 과산화수소수중 적어도 하나를 불화수소산에 첨가하여 얻은 혼합액과, 완충불화수소산과, 알코올과 과산화수소수중 적어도 하나를 완충불화수소산에 첨가하여 얻은 혼합액중에서 적어도 하나를 사용하여 비전해 습식에칭에 의해 다공성Si제거단계를 행하는 것이 바람직하다. 다공성Si제거단계후에 비다공층의 표면을 평탄화하는 평탄화단계를 구비하는 것이 바람직하다. 수소를 포함한 분위기에서 열처리에 의해 평탄화단계를 행하는 것이 바람직하다.
다공성형성단계는, Si기판의 양쪽위에 다공성의 Si층을 형성하고, 또한 접착단계는 Si기판의 양쪽위에 형성된 다공성Si층에 두 개의 지지기판을 접착하도록 준비하여도 된다. 분리단계후에, Si기판의 표면에 노출된 다공성Si층의 표면에 다시 비다공층을 형성하는 비다공층을 구비하고, 또한 다공층형성단계후에, 주어진 투사 범위를 가진 다공성의 Si층에 이온을 주입하여, 다공성의 Si층에 다공률이 큰 다공성의 Si층을 형성하는 제 2이온주입단제를 구비하도록 준비하여도 된다. 다공형성 단계는 양극산화에 의해 행하는 것이 바람직하다. 양극산화는 HF용액에서 행하는 것이 바람직하다.
고다공률의 층형성단계는 다공형성단계에서 전류밀도를 또한 변경함으로써 행할 수 있다.
남아있는 다공층을 제거한 후에, 상기 방법에 의해 분리된 Si기판은, 표면의 평탄성이 불충분한 경우 표면평탄처리를 행함으로써, Si기판으로 재활용될 수 있다. 표면평탄처리는 반도체공정에서 일반적으로 사용된 연마, 에칭 또는 기타 등에 의해서 행하여도 된다. 한편, 수소를 포함한 분위기에서 열처리를 행하여도 된다. 조건을 선택함으로써, 원자단계가 국부적으로 존재할 정도로 이 열처리에 의해 평탄성을 달성할 수 있다.
본 발명의 반도체기판의 제조방법에 의하면, Si기판의 제거시에, Si기판은 다공층을 통하여 큰 영역에서 한 번에 분리될 수 있으므로, 처리공정을 단축할 수 있다. 또한, 분리위치는 이온주입에 기인하여 고다공률을 가진 다공층의 범위내로 제한될 수 있으므로, 지지기판쪽위에 남아있는 다공층의 두께는 균일하게 될 수 있고 따라서 다공층은 양호한 선택도로 제거될 수 있다.
본 발명의 반도체기판의 제조방법에 의하면, Si기판이 다공층을 통하여 넓은 영역에서 한 번에 미리 분리할 수 있다. 따라서, Si기판을 제거하여 다공성의 실리콘층이 노출되기 위해서는, 종래기술에서는 필수적이었던 그라인딩, 연마 또는 에칭처리를 생략하여 공정처리를 단축할수 있다. 또한, 투사범위를 가지기 위해 희귀가스, 수소 및 질소중 적어도 한종류의 이온을 다공층에 주입함으로써, 분리위치는 다공률이 큰 다공층의 범위로 제한되므로, 지지기판쪽위에 남아있는 다공층의 두께가 균일하게 되어 다공층은 양호한 선택도로 제거될 수 있다. 남아있는 다공층의 두께가 국부적으로 얇게 형성되는 것이 어렵고, 따라서 비다공층이 표면에 초기에 나타나고 이에 의해 비다공층이 에칭된다. 이 경우에는, 다공률이 높은 다공층의 형성방법은 이온주입에 제한되지 않고, 양극산화시에 전류를 또한 변경함으로써 상기 형성을 실현할 수 있다. 상세하게는, 다공성의 실리콘을 노출하기 위해 종래기술에서는 필수적이었던 그라인딩이나 에칭처리를 생략할 수 있을뿐만 아니라, 남아있는 다공층을 제거함으로써 제거된 Si기판을 Si기판으로 재사용할 수 있다. 다공성의 실리콘의 제거후의 표면의 평탄성이 충분하지 않은 경우, 표면의 평탄처리를 행한다. 접착된 두기판을 분리하는 위치를 투사범위에 의해 규제되므로, 다공성실리콘의 범위내에서 분리위치의 분산이 종래기술과는 반대로 되어 발생하지 않는다. 따라서, 다공성실리콘의 제거시에, 단결정실리콘층이 노출되고 에칭되어 두께의 균일성이 열화되는 것을 방지할 수 있다. 또한, Si기판은 구조적인 강도에 의해 재활용이 불가능할때까지 소망의 회수로 재활용될 수 있다. 또한, 분리위치는 이온주입의 투사범위에 대응하는 깊이근처까지 제한되므로, 다공층의 두께는 종래기술에 비해서 작게 설정될 수 있다. 또한, 다공률이 높은 층을 형성할 수 있고 또한 기판을 분리하기 위해 다공층의 표면으로부터 일정한 특정의 깊이를 가지고, 따라서 다공층의 결정화의 품질이 저하되지 않는다.
또는, 남아있는 다공층을 제거하지 않고, 비다공성의 단결정Si층을 형성함으로써 분리된 Si기판이 본 발명의 Si기판으로써 재활용될 수 있다. 또한, 이 경우에는 Si기판은 구조적인 강도에 의해 재활용이 불가능할때까지 소망의 회수로 재활용될 수 있다.
종래의 접착기판의 제조방법에서는, 그라인딩이나 에칭에 의해 Si기판의 한쪽으로부터 점차적으로 Si기판이 제거된다. 따라서, 지지기판을 접착하기 위해 Si기판의 양쪽을 효율적으로 사용하는 것이 불가능하다. 한편, 본 발명에는, Si기판이 그 표면층과 다른 최초의 상태로 유지되므로, Si기판의 양쪽을 주표면으로 사용하고 또한 Si기판의 양쪽에 각각 지지기판을 접착함으로써, 두 개의 접착기판이 한개의 Si기판으로부터 동시에 제조될 수 있다. 따라서, 처리기간을 단축할 수 있고 또한 생산성이 개선될 수 있다. 상기한 바와 같이, 또한 이 경우에도, 남아있는 다공성의 Si를 제거한 후에 분리된 Si기판을 재활용할 수 있다.
상세하게는, 본 발명은 경제적으로 양호하고 또한 넓은 영역에 걸쳐서 평탄성과 균일성이 양호하고 또한 극히 양호한 결정성을 가지고, 또한 Si기판의 한쪽단부로부터 남아있는 표면에 형성된 Si나 복합반도체활성층까지 제거할 수 있는 단결정Si기판을 사용하므로, 절연재료위에 결함이 거의 없는 단결정Si층이나 복합반도체단결정층을 제공할 수 있다.
본 발명은, 투명기판(광투과기판)위에 단결정웨이퍼와 같은 결정성이 양호하고, 생산성이 높고, 균일성이 높고 제어정이 양호하고 코스트를 절감할 수 있는 Si또는 복합반도체단결정층을 달성할 수 있는 반도체기판의 제조방법을 제공한다.
또한, 본 발명은 SOI구조의 대규모집적회로의 제조시에 고가인 SOS나 SIMOX대신에 대치가능한 반도체기판의 제조방법을 제공한다.
본 발명에 의하면, 결정성이 양호한 단결정복합반도체층이 다공성의 Si위에 형성될 수 있고, 또한 이 반도체층은 경제성이 우수한 넓은 영역의 절연기판으로 이전할 수 있다. 따라서, 격자정수차와 열팽창계수차에 의한 상기 문제를 충분히 억제할 수 있고 따라서 절연기판위에 양호한 결정성을 가진 복합반도체층을 형성할 수 있다.
또한, 다공성의 Si는 낮은 기계적강도와 넓은 표면적을 가지므로, 연마스토퍼로서 단결정층을 사용하여 선택연마를 행함으로써 본 발명의 다공성Si층을 역시 제거할 수 있다.
반도체기판의 제조방법에 의하면, 다공층위에 단결점실리콘층이 형성된 후에 미세구조의 다공층이 형성될 수 있으므로, 다공층의 구조변경에 영향을 주지않고 단결정층의 에피택셜성장조건을 설정할 수 있다. 상세하게는, 루미네슨트층으로 작용하고 열처리에 기인하여 변화하는 경향이 있는 미세구조의 다공층은, 막형성을 위한 열처리의 종료후에 형성될 수 있으므로, 소자의 특성이 안점하게 될 수 있다.
반도체구조의 제조방법에 의하면, Si기판의 제기시에, 다공층을 통하여 넓은 영역에서 Si기판을 한 번에 분리할 수 있으므로 처리기간이 단축될 수 있다. 또한 분리위치가 이온주입에 의해 다공층의 범위내로 제한되므로, 지지기판쪽에 남아있는 다공층의 두께는 균일하게 될 수 있고, 따라서 높은 선택도로 다공층이 제거될 수 있다. 따라서 장치의 크기나 분위기의 변화에 기인하여 에칭이 불안정한 경우에도, 경제성이 우수하고 넓은 영역에 걸쳐서 평탄성과 균일섬이 우수하고 극히 양호한 결정성을 가지는 단결정Si층이나 복합반도체단결정층 등의 비다공성의 박막이 높은 수율로 지지기판위에 이전될 수 있다. 상세하게는, 절연층위에 형성된 단결정Si층을 가진 SOI구조는 균일성이 높은 막두께와 높은 수율로 얻을 수 있다. 또한, 다공층의 범위내에 있도록 이온주입의 투사범위에 의해 분리위치가 규제되므로, 지지기판쪽에 남아있는 다공층의 두께는 균일하게 되여 높은 선택도로 다공층을 제거할 수 있다. 또한, 남아있는 다공층을 제거함으로써 제거된 Si기판을 Si기판으로서 재활용할 수 있다. 다공성의 실리콘의 제거후에 표면평탄성이 불충분한 경우, 표면의 평탄성처리를 행한다.
본 발명은, 투명기판(광투과성기판)위에 단결정웨이퍼와 같이 양호한 결정성을 가지고, 또한 높은 생산성, 높은 균일성, 양호한 제어성 및 저렴한 비용으로 Si 또는 복합반도체단결정층을 달성할 수 있는 반도체기판의 제조방법을 제공한다.
본 발명의 반도체기판의 제조방법에 의하면, 선택적인 에칭률이 양호한 선택에칭을 행할 수 있으므로, 지지기판을 접착함으로써, 전체영역에 걸쳐서 평탄하고 균일하고 또한 극히 양호한 결정성을 가지는 지지기판상의 복합반도체단결정이나 SOI구조를 얻을 수 있다.
또한, 반도체기판의 제조 방법에 의하면, 결정성이 높은 단결정복합반도체층은 다공성Si위에 형성되고, 또한 이 반도체층은 경제성이 우수한 넓은 면적의 절연기판위에 이전될 수 있다. 따라서, 열팽창계수와 격자적수의 차에 의한 상기 문제가 충분히 억제될 수 있으므로 절연기판위에 결정성이 양호한 복합반도체층을 형성할 수 있다.
또한, 이온주입시에 표면상의 이물질의 존재에 기인하여 주입된 층의 비형성영역이 형성되는 경우에도, 다공층자체의 기계적강도가 벌크Si보다 작으므로, 다공층에서 분리가 발생한다. 따라서, 비다공성의 단결정설리콘층에 크랙 등의 손상이 발생하지 않고 접착된 두 개의 기판이 분리될 수 있다.
또한, 이온주입영역에 게터링효과(gettering effect )가 이용가능하므로, 금속불순물이 존재하는 경우에도, 불순물이 이온주입영역에 게터링된 후에 접착된 두 기판의 분리되고, 다음에 이온주입영역이 제거되어 불순물의 오염에 대항하는데 또한 효과적이다.
또한, 분리영역은 다공층의 범위내의 이온주입영역에 제한되므로, 분리영역의 깊이는 다공층의 범위내에서 분산되지 않는다. 따라서, 다공성의 실리콘을 선택적으로 에칭하는 비율이 불충분한 경우에도, 다공성의 실리콘을 제거하는 시간은 실질적으로 일정하게 부여될 수 있으므로, 지지기판에 이전된 단결정실리콘층두께의 균일성이 손상되지 않는다.
도 1A와 도 1B는 본 발명의 바람직한 제 1실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 2A 내지 도 2C는 본 발명의 바람직한 제 2실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 3A 내지 도 3C는 본 발명의 바람적한 제 3실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 4A 내지 도 4F는 본 발명의 바람직한 제 4실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 5A 내지 도 5F는 본 발명의 바람직한 제 5실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 6A 내지 도 6E는 이전에 제안되었던 반도체기판제조공정을 설명하는 개략도
도 7A 내지 도 7E는 종래의 반도체기판제조공정을 설명하는 개략도
도 8A 내지 도 8E는 본 발명의 바람직한 제 6실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 9A 내지 도 9G는 본 발명의 바람직한 제 7실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 10A 내지 도 10G는 본 발명의 바람직한 제 8실시예에 의한 반도체기판제조공정을 설명하는 개략도
도 11A 내지 도 11B는 양극산화를 설명하는 개략도
도 12A 내지 도 12D는 EL소자의 공정을 도시한 단면도
〈도면의 주요부분에 대한 부호의 설명〉
11, 21, 31, 51, 100: Si단결정기판 12, 22, 32, 52, 53, 122: 다공층
13, 23, 34, 44, 56, 57, 123: 이온주입층(다공률이 큰 다공증)
33: 층 42, 101: 다공성Si층
43: 다공성박막 45, 58, 59, 110: 지지기판
54, 55: 비다공성박막 102: 비다공성단결정실리콘층
103, 104: SiO2층 121: p+기판
124, 1102: 에피택셜실리콘층 125, 126: 전극
600: p형단결정실리콘기판 604: 불화수소산용액
604 : 용액 605, 605' : 양극
606: 음극 1103: 산화막
1110: 실리콘기판 1210: 유리
본 발명은 상기한 다공층에 한층더 미세한 다공구조를 중첩함으로써 상기한 여러 가지 문제를 동시에 해결한다.
벌크실리콘에 헬륨이나 수소의 이온주입을 행하고 가열함으로써, 수nm내지 수십톤의 nm의 범위의 직경을 가진 마이크로캐비티(micro-cavities)가 1016~1017cm2정도의 밀도로 주입영역에서 형성되는 것이 보고되었다(예들들면, A. Van Veer1, C.C. Griffhione, and J.H.Evans, Mat. Res. Soc. Symp. Proc. 107(1988 Material Res. Soc. Pittsburgh, Pennsylvania)P.449). 최근, 금속불물의 게티링사이트(gettering sites)로서 이들 마이크로캐비티그룹을 이용하기 위해 연구되고 있다.
V. Raineri씨와 S.U.Campisano씨는, 헬륨이온을 벌크실리콘에 주입하고 열처리를 행하여 캐비티그룹을 형성한 다음에, 기판에 홈을 형성함으로써 캐비니그룹의 측면을 노출하여 산화처리를 행하였다. 그 결과, 캐비디그룹은 선택적으로 산화되어 매입된 실리콘산화층을 형성하였다. 즉, 이 연구자들은 SOI구조가 형성될 수 있다는 것을 보고하였다(V. Raneri and S.U.Campisano. Appl. Phys. Lett. 66(1995)P.3654). 그러나, 이 연구자의 방법에서는, 표면실리콘층과 매입실리콘층의 두께는 산화시에 체적팽창에 기인하여 발생되는 응력의 완화와 캐비티그룹의 형성이 모두 달성되도록 제한되고, 또한 SOI구조가 기판전새에 걸쳐서 형성될 수 없도록 선택산화를 위한 홈의 형성이 필요하였다. 개비니그릅의 형성은, 팽창에 의해 광소자를 금속에 주입함에 따른 현상이나 핵융합로의 세제 1노벽주위 대한 연구의 일부인 캐비티그룹의 분리현상으로서 보고되었다.
Uhlir씨 등에 의해 1956년에 반도체의 전해연마electropolishing)를 연구하는 과정에서 다공성의 Si를 발견하였다(A. Uhlir, Bell. Syst. Tech, J. vol. 35, 333(1956)). HF용액에서 Si기판을 양극산화함으로써 다공성의 실리콘이 형성될 수 있다. Unagami씨등은 양극산화시에 Si의 용해반응을 연구하였고 또한 HF용액에서 Si의 양극산화반응을 위해 정공(positive hole)이 필요하였고 이 반응은 다음과 같았다는 보고를 하였다(T. Unagami, J. Electrochem. Soc., vol. 127, 476(1980)).
Si + 2HF + (2-n) e+ → SiF3+ 2H++ ne-
SiF2+ 2HF → SiF4+ H2
SiF4+ 2HF → H2SiF6
또는
Si + 4HF + (4-λ) e+ → SiF4+ 4H++λe-
SiF4+ 2HF → H2SiF6
여기서, e+와 e-는 징공과 전자를 각각 나타내고, n와 λ는 1개의 Si원소의 용해시에 필요한 정공의 수를 각각 나타낸다. n>2 또는 λ>4를 만족할때에 다공성의 Si를 형성하는 것이 보고되었다.
상기로부터 알 수 있는 바와 같이, 정공을 가지는 pGUD Si 는 다공성이 부여되고 한편 n형 Si는 다공성이 부여되지 않는다. 다공성을 가지는 동안의 선택성은 Nagano씨등과 Imai씨에 의해 증명되었다(Nagano, Nakajima, Yasuno, Oonaka, Kajiwara, Engineering Research Report of Institute of Electronics and Communication Engineers of Japan, vol. 79, SSD-9-9549(1979)), (K.Imai, Solid-State Electronics, vol. 24, 159(1981)).
그러나, 고농도의 n형 Si도 다공성을 부여한다는 보고가 있었다(R.P.Holmstrom and J.Y.Chi, Appl. Plus. Lett. vol. 24, 386(1983)). 따라서, p+형 또는 n-형에 관계없이 다공성을 부여할 수 있는 기판을 선택하는 것이 중요하다.
HF용액에서 Si기판을 양극산화함으로써 다공성의 실리콘을 형성할 수 있다. 다공층은 대략 10-1~10nm의 간격으로 배치되고 대략 10-1~10nm 직경을 가진 구멍을 포함한 스폰지형상의 구조를 가진다. HF용액농도를 50~20% 범위내에서 변경하고 또한 전류밀도를 변경함으로써 다공층의 밀도는 l.1~0.6g/cm3의 범위내에서 변경될 수 있다. 여기서 단결정Si의 밀도는 2.33g/cm3다. 즉, 다공률이 변경될 수 있다. 다공성Si의 밀도는 상기한 바와 같이 단결점Si 에 비해서 절반정도밖에 되지 않지만, 단결정Si층은 다공층의 상부부분에서 에피택셜성장될 수 있도록 단결정특성이 유지된다. 그러나, 1000℃이상의 온도에서, 내부의 홀의 재배치가 발생하여 가속에칭특성을 손상시킨다. 이 관점에서, 분자빔에피택셜성장, 플라스마CVD, 진공CVD, 광학UD, 바이어스스퍼터링 또는 액상퇴적 등의 저온도성장이 Si층의 에피택셜성장에 적합한 것으로 알려져 있다. 한편, 저온산화 등의 방법에 의해 다공층의 다공벽에 보호막이 미리 형성된 경우, 고온성장이 또한 가능하다.
또한, 다수의 내부캐비티의 형성에 기인하여 다공층의 밀도가 절반정도로 감소된다. 그 결과, 표면적이 부피에 비해 크게 증가하므로, 화학에칭속도는 일반적인 단결정층의 에칭속도에 비해서 상당히 증가한다.
다공성의 Si의 기계적강도가 다공률에 따라 다르지만, 벌크Si보다 작게되는 것으로 고려되고 있다. 예를들면, 다공률이 50%인 경우, 기계적인 강도는 벌크의 절반으로 고려될 수 있다. 상세하게는, 압축력, 장력 또는 전단력이 접착된 웨이퍼에 인가되는 경우, 다공성의 Si층이 우선 파열된다. 다공률이 증가함에 따라, 다공증이 한층더 약한 힘에 의해 파열된다.
본 발명은 상기한 다공층에 미세한 다공구조를 중첩함으로써 상기한 여러 가지 문제를 동시에 해결한다.
투사범위가 확실한 상태에서, 희귀가스, 수소, 질소중 적어도 어느 한종류의 이온주입을 다공층에 행하는 경우, 이온영역의 다공률이 증가한다는 것을 알았다.
전자현미경을 사용하여 주입층을 상세하게 관찰하면, 미리 형성된 다공층의 다공성의 벽에 다수의 마이크로캐비티가 형성되어 있었다. 상세하게는, 미세한 다공성의 구조를 형성하였다. 자외선광의 조사시에, 700nm정도의 파장에서 발광현상을 확인하였다.
또한 주입조건을 선택하는 경우, 이온주입의 투사범위에 대응하는 깊이에서 다공성의 실리콘이 분리될 수 있다.
특히 저온산화의 방법을 사용하여 다공성실리콘의 다공성벽위에 박막을 미리 형성함으로써 분리가 균일하게 개선될 수 있고 또한 보다 적은 이온주입량으로 달성될 수 있다. 이온주입후에 열처리를 행함으로써 분리가 용이하게 된다.
비다공성단결정실리콘 등의 비다광막의 적어도 한층을 형성한 후에 또는 이와 같은 형성을 행하지 않고, 투사범위가 확실한 상태에서, 희귀가스, 수소, 질소중 적어도 어느 한종류를 다공층에 이온주입함으로써, 이온주입의 다공률이 증가한다. 이와같은 Si기판을 지지기판에 접착한 후 접착기판에 기계적인 힘을 가하거나 열처리를 행하거나 또는 이와 같은 처리가 행하지 않는 경우에도, 이온이 주입된 다공성의 실리콘층의 부분에서 접착된 두 기판은 두 개로 분리될 수 있다.
충분히 두꺼운 탄성체나 강성체로 이온주입층의 양쪽을 지지함으로써, 넓은 영역에 걸쳐서 균일하게 분리될 수 있다. 또한, 기판에 열처리, 힘 또는 초음파를 인가함으로써 기판을 용이하게 분리할 수 있다. 이온주입시에 표면상의 이물질의 존재에 기인하여 주입층의 비형성영역이 형성되는 경우에도, 다공층자체의 기계적인 강도가 벌크Si보다 작으므로, 다공층에서 분리가 발생한다. 따라서 비다공성의 단결정Si층에서 크랙이나 라인을 발생하지 않고 접착된 두 개의 기판을 분리할 수 있다. 다시말하면, 주입시간과 열처리시간으로부터의 명세되는 시간 및 주입빔과 에너지 양 등의 주입조건을 선택함으로써 분리현상이 선택된다. 또한, 양극산화시에 조건을 제어함으로써 다공률이 큰 층이 다공층의 표면으로부터 일정한 깊이의 영역에 형성될 수 있다.
또한, 에칭, 연마 또는 기타의 방법을 사용하여 분리된 기판위에 남아있는 다공성Si층을 선택적으로 에칭함으로써, 단결정Si층이 지지기판위에 노출된다. 한편, 남아있는 다공성의 Si를 제거한 후에, Si기판에 다공성실리콘을 다시 형성할 수 있고, 다음에 단결정Si층을 형성하고, 투사범위가 확실한 상태에서 희귀가스, 수소, 질소 중 적어도 어느 한 종류의 이온주입을 다공층에 행하고, 다음에 지지기판과 접착한다. 즉, Si기판을 재활용할 수 있다. 또한, 다공성실리콘층이 남아있는 상태에서 수소 등을 포함한 환원분위기로 Si기판을 열처리하면, 다공성의 실리콘표면이 평탄하고 평활하게 형성되므로 단결정실리콘층이 성공적으로 형성될 수 있다.
단결정실리콘층을 지지기판에 접착함으로써, Si기판은 또한 재활용될 수 있다.
이 방법에 의하면, 분리된 부분이 다공증의 이온주입영역에 제한되므로, 분리된 영역의 깊이는 다공층에서 분산되지 않는다. 따라서, 다공성의 실리콘층을 선택적으로 에칭하는 비율이 불충분한 경우에도, 지지기판에 형성된 단결정실리콘층의 두께의 균일성이 손상되지 않도록 대략 일정한 시간동안 다공성실리콘이 제거될 수 있다.
종래의 접착기판의 제조방법에서는, 그라인딩이나 에칭에 의해 Si기판의 한쪽을 점차적으로 제거한다. 따라서, 지지기판에 접착하기 위해 Si기판의 양쪽을 효율적으로 사용하는 것이 불가능하다. 한편, 본 발명에 의하면, Si기판의 양쪽을 주표면으로 사용하고 지지기판을 Si기판의 양쪽에 각각 접착함으로써, 두 개의 접착기판을 한 개의 Si기판으로부터 동시에 제조할 수 있도록 Si기판은 그 표면층과 다른 최초의 상태로 유지된다. 상기로 부터 알 수 있는 바와 같이, 이 경우에도, 남아 있는 다공성Si를 제거한 후에 Si기판을 Si기판으로 재활용할 수 있다.
지지기판은, 예를들면, Si기판, 실리콘산화막이 형성된 Si기판, 실리카유리기판 또는 유리기판 등의 광투과성기판, 또는 금속기판이어도 되고, 특히 이것에 제한되는 것은 아니다.
Si기판위의 다공성 Si중위에 형성된 박막은, 예를들면, 비다공성단결정Si막, GaAs나 InP등의 복합반도체막, 금속막 또는 탄소막이어도 되고, 특히 이것에 제한되는 것은 아니다. 또한, 다공성Si충전체에 걸쳐서 박막이 반드시 형성되지 않고, 패터닝처리에 의해 부분적으로 에칭되어도 된다.
[제 1실시예]
도 1A에 도시한 바와 같이, Si단결정기판(11)을 우선 제조한다음에 그 표면층에 다공성을 부여한다. (12)는 이와 같이 얻은 다공층을 나타낸다. 도 1B에 도시한 바와 같이, 희귀가스, 수소, 질소중 적어도 한 종류를 다공층(12)에 이온주입한다. 다음에, 다공률이 큰 다공률(13)은 다공층(12)내에 형성된다. 주입된 이온의 대전 조건은 특별하게 제한되지 않는다. 이온주입이 요구되는 깊이에 투사범위가 대응하도록 가속에너지를 설정한다. 주입량에 따라서, 형성된 마이크로캐비티의 크기와 밀도를 변경하지만, 대략 1×1013/㎠이상이고 보다 바람직하게는 1×1014/㎠이다. 투사범위를 한층더 깊게 설정하는 경우, 채널링이온주입(channeling ion implantation)을 이용한다. 주입후에, 필요에 따라 열처리를 행한다. 산화분위기에서 열처리하는 경우에는, 과다한 산화에 기인하여 Si영역이 모두 산화실리콘으로 변화하지 않도록 주의하면서 다공성벽을 산화한다.
수은램프, 크세논램프 또는 기타 등의 광이 한층더 짧은 파장을 가진 광으로서 이와같이 제조된 샘플에 인가하는 경우 샘플은 780nm부근에서 적색광을 방출한다. 즉, 포토루미네슨스가 확인되었다. 또는 EL(일렉트로르미네슨스)소자를 형성할 수 있다.
도 1B에서, 본 발명의 반도체기판이 도시되어 있다. 층(13)은 상기 이온주입의 결과로서 큰 다공성을 가지는 다공성Si층이다. 발광현상을 도시한 미세한 다공성 구조는 웨이퍼전체의 넓은 영역에 균일하게 형성된다. 또한, 금속성광택이 표면위에 유지되고, 즉, 종래예에서와 같은 결함의 종류가 나타나지 않으므로 금속배선을 용이하게 배치할 수 있다.
[제 2실시예]
도 2A에 도시한 바와 같이, Si단결정기판(21)을 우선 제조하고 다음에 그표면에 다공성을 부여한다. (22)는 이와 같은 얻은 다공층을 나타낸다. 도 2B에 도시한 바와 같이, 희귀가스, 수소, 질소중 적어도 한 종류를 다공층(22)에 이온주입한다. 다음에, 다공률이 큰 다공층(이온주입층)(23)을 다공층(22)에 형성한다. 주입이온의 대전조건은 특히 한정되지 않는다. 이온주입이 요구되는 깊이에 투사범위가 대응하도록 가속화에너지를 설정한다. 주입량에 따라, 형성될 마이크로캐비티의 밀도와 크기는 변경되지만, 대략 1×1014/㎠이상 이고 보다 바람직하게는 1×1015/㎠이다. 투사범위를 한층더 깊게 설정하면, 채널링이온주입을 이용한다. 주입후에, 열처리를 행하거나 또는 압축, 장력 및 전단력중 적어도 어느 하나를 필요에 따라 웨이퍼의 표면의 수직방향으로 웨이퍼에 인가하고, 따라서 반도체기판은 이온주입층을 경계로하여 분리된다. 산화분위기에서 열처리를 하는 경우에는, 과다한 산소에 기인하여 Si영역이 모두 산화실리콘으로 변화하지 않도록 주의하면서 다공성벽을 산화한다.
도 2C에서, 본 발명에 의해 얻는 극히 얇은 다공성기판을 도시한다. 주입시에 발생된 내부용력에 기인하여 트리거로서 열처리 등을 행할 때 기판분리가 동시에 개시되므로, 극히 얇은 다공성구조가 기판전체에 걸쳐서 균일하게 형성될 수 있다.
다공성구조의 구멍은 기판의 한쪽의 주표면으로부터 다른쪽의 주표면의 방향으로 형성된다. 따라서, 한쪽의 주표면으로부터 압력하에서 가스가 주입되는 경우, 다른쪽의 주표면으로부터 배출된다. 이 경우, 다공성구조의 구멍크기는 수nm내지 수십nm의 범위에 있으므로, 이보다 큰 입자를 통과할 수 없다. 한편, 구멍크기, 구멍밀도 및 극히 얇은 다공성기판의 두께에 따라 압력손실이 발생되지만, 다공층의 두께가 대략 20㎛인 경우에는 기판의 강도와 압력손실은 모두 실제사용범위 내에 있는 것이 가능하다.
[제 3실시예]
도 3A에 도시한 바와 같이, Si단결정기판(31)을 우선 제조하고 다음에 그표면층에 다공성을 부여한다. (32)는 이와 같이 얻은 다공층을 나타낸다. 다음에 도 3B에 도시한 바와 같이, 다공층위에 적어도 1개의 층(33)을 형성한다. 형성될막은, 단결정Si막, 단결정Si막, 비결정질Si막, 금속막, 복합반도체막, 초도전막 및 기타 중에서 임의로 선택된다.
도 3C에 도시한 바와 같이, 희귀가스, 수소 및 질소중 적어도 한 종류를 다공층(32)에 이온주입한다. 다음에, 다공률이 큰 다공층(34)은 다공층(32)에 형성된다.
주입이온의 대전조건은 특히 한정되지 않는다. 이온주입이 요구되는 깊이에 투사범위가 대응하도록 가속화에너지를 설정한다. 주입량에 따라, 형성될 마이크로캐비티의 밀도와 크기는 변경되지만 대략 1×1014/㎠이상 이고 보다 바람직하게는 1×1015/㎠이다. 투사범위를 한층더 깊게 설정하면, 채널링이온주입을 이용하여도 된다. 주입후에, 열처리를 필요에 따라 행한다. 산화분위기에서 열처리를 하는 경우에는, 과다한 산소에 기인하여 Si영역이 모두 산화실리콘으로 변화하지 않도록 주의하면서 다공성벽을 산화한다.
수은램프, 크세논램 또는 기타의 광을 한층더 짧은 파장을 가진 광으로서 이와 같이 제조된 샘플에 인가하는 경우, 샘플은 780mn정도의 적색광을 방출한다. 즉, 포토루미네슨스가 확인되었다. 또는 EL소자를 형성할 수 있다.
이온주입 등에 의해 다공층에 형성되어 다공률이 큰 다공층에 전압을 인가하는 구성을 형성함으로써 EL소자가 실현된다. 예를들면, p+기판(121)을 다공화할때에, 표면으로부터 일정깊이의 영역에 이온이 도달하도록 표면으로부터 다공률이 큰 다공층(123)을 포함하는 다공층(122)에 인이은 등을 주입함으로써, 또는 다공률이 큰 다공층(123)이나 그 주위에서 p-n접합을 형성하도록 열확산 등에 의해 이온을 확산함으로써, EL소자가 실현된다. 부분(127)은 다공률이 큰 다공층의 n영역이고, 이 영역은 상기 처리의 결과로서 얻어진다.
전극(125),(126)은 기판과 다공성부분의 표면에 고정된다. 전극형성전에 다공성부분위에 에피택셜Si층(124)을 형성하는 단계와 다음에 그위에 전극을 형성하는 단계(도 12C참조)를 포함한 공정에 의해 다공성부분의 표면쪽에 전극을 형성하여도 된다. 또한, 도 12D에 도시한 바와 같이, EL의 광투과를 용이하도록 필요에 따라 부분적으로 에피택셜Si층이 제거되어도 된다.
도 3B에서는, 본 발명의 반도체기판이 도시되어 있다. 발광현상을 나타내는 미세한 다공성구조는 웨이퍼전체의 넓은 영역에 균일하게 형성된다. 또한 금속광택이 표면위에 유지되고, 즉 종래기술에서와 같이 크랙등이 나타나지 않고, 따라서 금속배선을 용이하게 배치할 수 있다.
[제 4실시예]
도 4C에 도시한 바와 같이, 주입층(44)을 형성하기 위해 희귀가스, 수소 및 질소중 적어도 한종류를 다공층(42)에 이온주입한다. 투과형전자현미경으로 주입층을 관찰하면, 대다수의 마이크로캐비티의 형성을 를 수 있다. 이온주입이 요구되는 깊이에 투사범위가 대응하도록 가속화에너지를 설정한다. 주입량에 따라, 형성될 마이크로캐비티의 밀도와 크기는 변경되지만 대략 1×1014/㎠이상이고 보다 바람직하게는, 1×1015/㎠이다. 투사범위를 한층더 깊게 설정하면, 채널이온주입을 이용하여도 된다. 주입후에, 열처리를 필요에 따라 행한다. 산화분위기에서 열처리를 행하는 경우에는, 과다한 산소에 기인하여 Si영역이 모두 산화실리콘으로 변화하지 않도록 주의 하면서 다공성벽을 산화한다.
도 4D에 도시한 바와 같이, 지지기판(45)과 제 1기판의 표면을 서로 실온에서 접촉한 후에, 양극접착, 가압, 열처리 또는 그조합에 의해 이들을 서로 접착한다. 그 결과 양쪽의 기판은 서로 견고하게 결합된다.
단결정Si를 퇴적한 경우에는, 열산화 등에 의해 단결정Si의 표면에 산화Si를 형성한 후에 접착을 행하는 것이 바람직하다. 한편, 지지기판은, Si기판, Si기판위에 형성된 실리콘산화막을 가진 Si기판, 석영 등의 광투과성기판, 사파이어기판 및 기타중에서 선택될 수 있고, 접착하는 표면이 충분히 평탄한 경우에는 이에 한정되지 않는다. 절연박판을 개재한 3개의 적층으로 접착을 행할 수도 있다.
다음에, 다공성 Si층(42)의 이온주입층(44)에서 기판을 분리한다(도 4E). 제 2 기판쪽의 구조는, 다공성Si층(42), 다공성박막(예를들면, 단결정Si층)(43) 및 제 2 기판(45)을 포함한다.
또한, 다공성Si층(42)은 선택적으로 제거된다. 비다공성박막이 단결정Si인 경우에는, 제 1기판의 다공층위에 미리 형성된 막이 제 2기판에 남아있도록, 일반적인 Si에칭용액과, 다공성Si선택에칭용액인 불화수소산과, 알코올과 과산화수소수중 적어도 하나를 불화수소산에 첨가하여 얻은 혼합용액과, 완충불화수소산과, 알코올과 과산화수소수중 적어도 하나를 완충불화수소산에 첨가하여 얻은 혼합용액중에서 적어도 어느 하나를 사용하여 다공성Si 층(42)에 대해서만 비전해습식화학에칭을 행한다. 상기에서 상세하게 설명한 바와 같이, 다공성Si의 넓은 표면적에 기인하여 통상의 Si에칭용액을 사용하여 다공성Si층만을 선택적으로 에칭할 수 있다. 또는, 연마스토퍼로서 단결정Si층(43)을 사용하여 다공성Si층(42)이 선택적인 연마에 의해 제거되어 된다.
다공층위에 형성된 복합반도체층인 경우에는, 두께가 감소된 단결정복합반도체층(43)이 절연기판(45)위에 남아있도록, 복합반도체에 관하여 Si에 대한 에칭속도가 한층더 큰 에칭액을 사용하여 다공성Si층(42)만을 화학에칭한다. 또는, 도 14B에 도시한 바와 같은 기판을 형성하기 위해 다공성Si를 제거하지 않고 비다공성박막을 다시 형성한 다음에 도 4C~도 4F에 도시한 공정을 행한다.
[제 5실시예]
도 5A에 도시한 바와 같이, Si단결정기판(51)을 제조한 다음에 그 표면의 양쪽에 다공성을 부여한다. (52),(53)은 이와같이 얻은 다공층이다. 다음에 도 5B에 도시한 바와 같이, 적어도 한 개의 비다공성박막(54),(55)을 각각의 다공층위에 형성한다. 형성될 막은, 단결정Si막, 단결정Si막, 비결정질 Si막, 금속막, 복합반도체막, 초도전막 및 기타중에서 임으로 선택된다. 또는 MOSFET 등의 소자구조를 형성한다.
도 5C에 도시한 바와 같이, 이온주입층(56),(57)을 형성하도록 희귀가스, 수소, 질소중 적어도 한 종류를 다공층(52),(53)에 이온주입한다. 투과형전자현미경으로 주입층을 관찰하면, 대다수의 마이크로캐비티의 형성을 볼 수 있고, 따라서 다공률이 커진다. 주입된 이온의 대전조건은 특히 한정되지 않는다. 이온주입이 요구되는 깊이에 투사범위가 대응하도록 가속화에너지를 설정한다. 주입량에 따라, 형성될 마이크로캐비티의 밀도와 크기는 변경되지만, 대략 1×1014/㎠이상이고 보다 바람직하게는 1×1015/㎠이다. 투사범위를 한층더 깊게 설정하면, 채널이온주입을 이용한다. 주입후에, 열처리를 필요에 따라 행한다. 산화분위기에서 열처리를 하는 경우에는, 과다한 산소에 기인하여 Si영역이 모두 산화실리콘으로 변화하지 않도록 주의하면서 다공성벽을 산화한다.
도 5D에 도시한 바와 같이, 두 지지기판(58),(59)과 제 1기판의 비다공성박막 (54),(55)의 표면을 서로 실온에서 접촉한 후에, 양극접착, 가압, 열처리 또는 그 조합에 의해 이들을 서로 접착한다. 그 결과, 3개의 기판은 서로 견고하고 접착된다. 또는, 절연박막을 그 사이에 개재하여 5개의 적층으로 접착을 행하여도 된다.
단결정Si을 퇴적한 경우에는, 열산화 등에 의해 단결정Si의 표면에 산화Si를 형성한 후에 접착을 행하는 것이 바람직하다. 한편, 지지기판은, Si기판, Si기판위에 형성된 실리콘산화막을 가진 Si기판, 석영 등의 광투과성기판, 사파이어기판 및 기타중에서 선택할 수 있고, 접착하는 표면이 충분히 평탄한 경우에는 이에 한정되지 않는다.
절연박판을 개재한 3개의 적층으로 접착을 행할 수도 있다.
다음에, 다공성 Si층(52),(53)의 이온주입층(56),(57)에서 기판을 분리한다(도5E). 두 개의 지지기판쪽의 각각의 구조는, 다공성Si층(52),(53), 다공성박막(예를들면, 단결정Si층)(54),(55) 및 지지기판(58),(59)을 포함한다.
또한, 다공성Si층(52),(53)은 선택적으로 제거된다. 비다공성박막이 단결정Si인 경우에는, 제 1기판의 다공층위에 미리 형성된 막이 지지기판위에 남아있도록, 일반적인 Si에칭용액과, 다공성Si선택에칭용액인 불화수소산과, 알코올과 과산화수소수중 적어도 하나를 불화수소산에 첨가하여 얻은 혼합용액과, 완충불화수소산과, 알코올과 과산화수소수중 적어도 하나를 완충불화수소산에 첨가하여 얻은 혼합용액중에서 적어도 어느 하나를 사용하여 다공성Si층(52),(53)에 대해서만 무전해습식 화학에칭을 행한다. 상기에서 상세하게 설명한 바와 같이, 다공성Si의 넓은 표면적에 기인하여 통상의 Si에칭용액을 사용하여 다공성Si층만을 선택적으로 에칭할 수 있다. 또는, 연마스토퍼로서 단결정Si층(54),(55)을 사용하여 다공성Si층(52),(53)이 선택적인 연마에 의해 제거되어도 된다.
다공층위에 형성된 복합반도체층인 경우에는, 두께가 감소된 단결정복합반도체층(54),(55)이 절연기판에 남아있도록, 복합반도체에 관련하여 Si에 대한 에칭속도가 한층더 큰 에칭액을 사용하여 다공성Si층(52),(53)만을 화학에칭한다. 또는, 연마스토퍼로서 단결정복합반도체층(54),(55)을 사용하여 다공성Si층(52),(53)을 선택적인 연마에 의해 제거된다.
도 5F는 본 발명의 반도체기판을 도시한다. 지지기판위에는 단결정Si박막(54),(55) 등의 비다공성박막이 웨이퍼전체의 넓은 영역에 표면이 평탄하고, 두께가 균일하게 감소된 상태로 형성되어 있고, 따라서 두 개의 반도체기판이 동시에 형성된다. 이와 같이 얻은 반도체기판은 절연전자소자의 생산의 관점에서 볼 때 또한 적합하게 사용될 수 있다.
제 1Si단결정기판(51)은, 남아있는 다공성Si를 제거한 후에 또는 표면의 평탄성이 사용할 수 없을 정도로 불량한 경우에는 표면의 평탄화를 행한 후에, 제 1의 Si 단결정기판(51)으로서 다시 사용될 수 있다. 또는 도 5B에 도시한 바와 같은 기판을 형성하기 위해 다공성Si를 제거하지 않고 비다공성박막을 다시 형성한 다음에도 5C내지 도 5F에 도시한 바와 같은 처리를 행하여도 된다. 지지기판(58),(59)은 반드시 서로 동일하지 않아도 된다.
[제 6실시예]
도 8A 내지 도 8E를 참조하면서 바람직한 제 6실시예에 대하여 설명한다.
우선, 단결정Si기판(100)을 양극산화하여 다공성Si층(101)을 형성한다(도 8A).
이 경우에, 다공성이 부여되는 두께는 수마이크로미터 내지 수십마이크로미터의 범위로 기판의 한쪽표면층에 있다. Si기판(100)전체를 양극산화하여 형성될 수도 있다.
다공성실리콘의 형성방법에 대하여 도 11A과 도 11B를 사용하여 설명한다. 우선, 기판으로서, p형 단결정실리콘기판(600)을 제조한다. n형을 또한 사용하여도 된다. 그러나, 이 경우에는, 홀이 발생을 용이하게 하기 위하여 기판의 표면에 광을 인가하거나 또는 기판이 저저항성기판으로 제한하여야 한다. 기판(600)은 도11A에 도시한 바와 같이 장치에 설치한다. 보다 상세하게는, 기판의 한쪽은 음극(606)을 가진 불화수소산용액(604)에 접촉하고, 또한 기판의 다른쪽은 금속양극(605)에 접촉한다. 한편 도 11B에 도시한 바와 같이 양극(605')은 또한 용액(604')에 형성되어도 된다. 어느 경우에도, 불화수소산용액에 접촉하는 음극쪽에서부터의 기판에 다공성이 먼저 부여된다. 불화수소산용액(604)으로서, 농축된 불화수소산(49%HF)를 일반적으로 사용한다. 순수(H2O)로 희석화함에 따라 전류값에 의존할 수 있지만, 에칭이 특정한 농도로부터 발생하므로 희석하는 것은 바람직하지 않다. 양극산화시에 기판(600)의 표면으로부터 거품이 발생한다. 거품을 효과적으로 제거하기 위해 알코올을 표면활성제로서 첨가하여도 된다. 메탄올, 에탄올, 프로판올, 이소프로판을 또는 기타등이 알코올로서 사용된다. 표면활성제 대신에, 교반기를 사용하여 용액을 교반하여 양극산화를 행하여도 된다. 음극(606)은 불화수소산에 관련하여 부식되지 않는 금(Au)이나 백금(Pt) 등의 재료로 이루어진다. 양극(605)의 재료는 일반적으로 사용되는 금속이어도 된다. 한편, 기판(600)전체에 대해서 양극산화를 행할때에 불화수소산용액(604)이 양극(605)에 도달하므로, 불화수소산액에 저항성이 있는 금속막으로 양극(605)식 표면에 피복하는 것이 바람직하다. 양극산화를 위한 최대전류값은 수백 mA/cm2이고 또한 양극산화를 위한 최소전류값는 0이 아닌 임의의 값이다. 이 전류값은 실리콘의 표면에 양질의 에피택셜성장을 얻을 수 있는 범위내에서 결정된다. 일반적으로, 전류값을 증가함에 따라 양극산화속도는 증가하고 다공성Si층의 밀도는 감소한다. 즉, 구멍의 부피가 증가한다. 이에 의해 에피택셜성장의 조건을 변경한다.
이와 같은 형성된 다공층(101)위에 비다공성단결정실리콘층(102)이 에피택셜성장된다(도 8B).
따라서, 에피택셜층의 표면은 산화되어 SiO2층(103)을 형성한다(가열산화를 포함함)(도 8C). 에피택셜층이 다음공정에서 지지기판에 직접 결합되는 경우, 접착계면에서 불순물이 분리되는 경향이 있고 또한 원자의 맹글링본드(dangling bond)가 계면에 증가되고, 따라서 박막장치의 특성을 불안정하게 부여하기 때문에, 에피택셜층의 표면을 산화하여야 한다. 그러나, 이 공정은 필수적인 것은 아니므로, 이와 같은 현상이 심각하지 않는 장치구조인 경우에는 생략해도 된다. SiO2층(103)은 SOI기판의 절연층으로 작용하고 또한 결합될 기판의 적어도 한쪽에 형성되어야 다. 절연층의 형성에 대하여는 여러 가지 방식이 있다.
산화시에, 분위기로부터 접착계면에 침투하는 오염의 영향을 받지않는 값으로 산화막의 두께를 설정한다.
다음에, 다공성Si층(101)에 다공률이 큰 층을 형성하기 위해 상기한 이온주입 행한다.
표면이 형성된 상기 에피택셜면을 가진 기판(100)과 표면에 SiO₂층(104)을 가진 지지기판(110)을 제조하였다. 지지기판(110)은 표면이 산화(가열산화를 포함함)된 실리콘기판, 석영유리, 결정화유리, 그위에 SiO₂가 퇴적된 임의의 기판 또는 기타이어도 된다. SiO₂층(104)이 없는 실리콘기판도 또한 지지기판으로 사용될 수 있다.
상기한 두 기판은 세정한 후에 서로 접착한다(도 8D). 통상의 반도체기판을 세정하는 공정(예를들면 산화를 행하기전의 공정)에 따라서 세정을 행한다.
접착한 후에 기판전체를 가압함으로써, 접착강도가 강화된다.
다음에, 접착된 기판을 열처리한다. 열처리시에 한층더 높은 온도가 바람직하지만, 온도가 너무 높은 경우에는, 다공층(101)은 구조적인 변경을 발생하는 경향이 있거나 또는 기판에 함유한 불순물이 에피택셜층으로 확산되는 경향이 있다.
따라서, 이들을 발생하지 않는 온도와 시간을 선택하여야 한다. 상세하게는 대략 600~1,100℃가 바람직하다. 한편, 높은 온도에서 열처리를 행할 수 없는 기판이 있다. 예를들면, 석영유리로 이루어진 지지기판(110)인 경우에는, 실리콘과 석영 사이의 열팽창계수의 차에 기인하여 200℃이하의 온도에서만 열처리를 행할 수 있다. 이 온도를 초과할 경우, 응력에 기인하여 접착된 기판이 분리되거나 파열된다. 다음의 공정에서 행하는 벌크실리콘(100)의 그라인딩이나 에칭시에 용력을 견딜 수 있는 정도의 열처리이면 충분하다. 따라서, 200℃이하인 경우에는 활성화를 위한 표면처리조건을 최적함으로써 처리를 행할 수 있다.
다음에, 상기 방법에 의해서, 다공률이 큰 다공성Si층에서 기판이 두 개로 분리된다. 다공률이 큰 층은, 이온주입이외에, 양극산화시에 전류를 변경함으로서 형성될 수 있다.
다음에, 실리콘기판부분(100)과 다공성부분(101)은 에피택셜층(102)이 남아있는 상태에서 선택적으로 제거된다(도 8E). 이와 같은 방식으로, SOI기판을 얻을 수 있다.
다음 공정을 상기 공정에 부가할 수 있다:
(1)다공층의 다공성내벽의 산화된(미리 산화된)다공성실리콘층에서 인접한 구멍 사이의 벽두게는 매우 작다. 즉, 수nm내지 수십nm이다. 따라서, 에피택셜실리콘층을 형성하거나 또는 접착후의 열처리시에 다공층에 고온처리를 행한 경우, 구멍벽이 응집되어서 확대되고, 따라서 구멍벽에 의해 구멍에서 에칭속도를 낮게 하는 것을 방해한다. 이와 같은 관점에서, 다공층의 형성후에 구멍벽의 확대를 억제하기 위해 구멍벽에 산화벽을 형성한다. 한편, 다공층위에 비다공단결정실리콘층을 에피택셜성장하여야 하므로, 단결정특성이 다공층의 구멍내부벽에 남아있도록 구멍 내부벽의 표면만을 산화하여야 한다. 형성될 산화막은 수 Å내지 수십Å의 범위내에 있는 것이 바람직하다. 200℃~700℃의 온도에서 한층더 바람직하게는 250℃~ 500℃의 온도에서 산소분위기의 열처리에 의해 상기한 바와 같은 두께의 산화막을 형성한다.
(2)수소베이킹치리(Hydrogen Baking Process)
수소분위기의 열처리에 의해, 실리콘표면상의 미세한 불균일함을 제거하여 극히 평탄한 실리콘표면을 얻는 것에 대하여 본 발명자들은 유럽특허출원공고 EP553852A2호에 개시하였다. 또한, 본 발명에서는, 수소분위기에서 베이킹처리를 적용할 수 있다. 예를들면, 다공성실리콘층의 형성후와 에피택셜실리콘층의 형성 전에 수소베이킹처리를 행할 수 있다. 이외에도, 다공성실리콘층의 에칭제거후에 얻은 SOI기판에 수소베이킹처리를 행할 수 있다. 에피택셜실리콘층의 형성전에 행한 수소베이킹치리에 의해 다공성실리콘표면을 형성하는 실리콘원자의 이동에 기인하여 구멍표면이 폐쇄되는 경향이 있다. 구멍표면이 폐쇄된 상태에서 에피택셜실리콘층을 형성한 경우, 결정결함이 거의 없는 에피택셜실리콘층을 얻을 수 있다.
한편, 다공실리콘층의 에칭후에 행한 수소베이킹처리를 통하여, 에칭에 의해 다소 거칠게 되었던 에피택셜실리콘표면은 평탄하게 될 수 있고, 또한 접착시에 접착계면에 청정실로부터 필연적으로 침투된 붕소와 다공성Si층으로부터 에피택셜Si층에 열적으로 확산된 붕소가 제거될 수 있다.
[제 7실시예]
바람직한 제 7실시예에 대하여 도 9A내지 도 9G를 참조하면서 설명한다. 도 8A 내지 도 8E의 도면부호와 동일한 도 9A내지 도 9G의 도면부호는 도 8A내지 도 8E의 동일부분을 나타낸다. 도 8A내지 도 8E에 도시한 실시예에서는, 접착될 두기판의 표면은 SiO2층(103)과 SiO2층(104)이다. 그러나, 이들 표면의 양쪽은 반드시 SiO2층이 아니고, 이들중 적어도 한쪽이 SiO2로 되어도 된다.
바람직한 본 실시예에서는, 다공성실리콘층위에 형성된 에피택셜실리콘층(1102)의 표면이 실리콘기판(1110)위에 형성된 산화막(1104)의 표면에 접착되고, 또한 에피택셜실리콘층(1102)의 표면의 열산화의 의해 형성된 산화막(1103)의 표면은 산화되지 않은 실리콘기판(1110)의 표면에 접착된다.바람직한본실시예에서의 다른 처리공정은 도8A내지 도8E에 도시한 실시예에서와 같이 행할수 있다.
[제 8실시예]
바람직한 제 8실시예에 대하여 도 10A내지 도 10G를 참조하면서 설명한다.
도8A내지 도8E의 도면번호와 동일한 도 10A내지 도 10G의 도면후보는 도8A내지 도8E의 동일부분을 나타낸다. 바람직한 본 실시예에서는, 에피택셜실리콘막과 함께 형성된 기판에 접착된 기판은석영유리 또는 청색유리 등의 유리재료(1210)로 형성되어 있다. 바람직한 본실시예에서는, 에피택셜실리콘층(1102)은 유리기판(1210)에 접착되고, 에피택셜실리콘층(1102)의 표면의 열산화에 의해 형성된 산화막(1103)은 유리기판(1210)에 접착된다. 바람직한 본 실시예의 다른 공정처리는 도8A내지 도8E에 도시한 실시예에서와 같이 행할수 있다.
이하에, 본 발명은 구체적인 예를사 용하여 상세하게 설명한다. 그러나, 본 발명은 이에 한정되는 것은 아니다.
[예 1]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 한 개의 제1의 p형 또는 n형(100)단결정Si 기판을 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
다음에, 5×1016/㎠의 He+이온을 30Kev의 가속전압으로 기판을 다공성쪽에 주입하였다. 다음에, 8시간동안 진공상태에서 850℃로 기판을 열처리하였다.
수은램프의 광을 기판에 인가하였을 경우, 750nm정도의 파장을 가진 적색광의 루미네슨스를 확인하였다.
[예 2]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 한 개의 제1의 p형 또는 n형(100)단결정Si 기판을 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
다음에, 5×1016/㎠의 He+이온을 30Kev의 가속전압으로 양극산화 기판의 다공성쪽과 다른 기판의 표면에 주입하였다. 다음에, 5×1014/㎠의 인 이온을 100Kev의 가속전압으로 기판을 다공성쪽에 주입하였다. 다음에, 8시간동안 진공상태에서 850℃로 기판을 열처리하였다. 또한 ITO전극을 표면에 퇴적하였다.
Si기판과 ITO전극사이에 전압을 인가하였을 경우, 750nm정도의 파장을 가진 루미네슨스가 다공성기판에서 확인되었고, 한편 다른 기판에서는 루미네슨스가 확인되지 않았다.
[예 3]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 한 개의 제1의 p형 또는 n형(100)단결정기판을 제조하였고, 그중 하나를 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 20㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 양극산화기판을 산화하였다. 산화에 의해 다공성Si의 다공성 내부벽은 열산화막으로 피복되었다. 다음에, 1×1017/㎠의 수소 이온을 0.76Mev의 가속전압으로 다공성기판의 다공성쪽전체와 다른 기판 전체에 주입하였다.
1시간동안 진공상태에서 1,000℃로 이들 기판을 열처리했을 때에, 이온주입 영역에 대응하고 대략 1㎛의 두께를 가진 기판전체에 대해서 균일하게 다공층이 분리되었고, 물집같은 　다수의 부풀음이 비다공성기판에만 형성되었다.
[예 4]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 한 개의 제1의 p형(100)단결정기판을 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성 내부벽은 열산화막으로 피복되었다. CVD(chemical vapor depositon)방법을 사용하여, 다공성Si위에 단결정Si를 0.1mm만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 900℃
성장속도 : 0.3㎛/min
5×1016/㎠의 He+이온을 30Kev의 가속전압으로 양극산화기판을 다공성쪽과 다른 기판의 표면쪽에 주입하였다. 다음에, 5×1014/㎠의 인 이온을 100Kev의 가속전압으로 양극산화기판과 다른 기판의 표면쪽에 주입하였다. 다음에, 8시간동안 아르곤 분위기에서 850℃로 기판을 열처리하였다. 또한 표면 위에 ITO전극을 퇴적하였다.
Si기판과 ITO전극사이에 전압을 인가하였을 때에, 750nm정도의 파장을 가진 루미네슨스가 다공성기판에서 확인되었다.
[예 5]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 2개의 제1의 p형이나 n형(100)단결정Si 기판을 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 3㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 양극산화기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여, 다공성Si위에 단결정Si를 0.15㎛만큼 에피택셜 성장하였다.
성장조건은 다음과 같았다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 900℃
성장속도 : 0.3㎛/min
열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 1×1017/㎠의 He+이온을 50Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 500nm의 SiO2층이 형성된 별도로 제조된 지지 Si기판의 표면을 서로 중첩하여 접촉하였고, 이들의 접착력을 증가하기 위해 2시간 동안 1,000℃에서 열처리하였다. 다음에, 이온주입의 투사범위에 대응하는 위치에서 두 기판을 완전히 분리하였다. 광학현미경을 사용하여 분리된 표면은 면밀하게 관찰하였지만, 최초의 접합계면의 노출부분이 발견되지 않았다. 한편, 헬륨이온주입을 행하지 않은 기판과 서로 접착되어 남아 있는 기판에 대해서 외부방향의 외관의 변형이 발생하지 않았다. 따라서, 접착기판(헬륨이온주입을 행하지 않음)의 다공성Si기판쪽은 , 다공성기판층을 노출하도록 일반적인 반도체에 사용한 그라인더를 사용하여 그라인딩을 행하였다. 그러나, 불충분한 그라인딩정밀도에 기인하여, 다공층전체가 노출될 수 없었다.
그후에, 49%불호수소산과 30%과산화수소수를 1 : 5의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 지지기판쪽위에 남아 있는 다공성Si층을 교반하였다.
단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택적으로 에칭되는 비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 시리제적인 관점에서 볼 때 무시할 수 있다.
상세하게는, 0.1㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 다공성Si의 선택에칭에 의해서도 단결정Si층위에 변화가 없었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고 또한 결정특성이 양호하게 유지되었음을 확인하였다. 에피택셜 Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
[예 6]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 2개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여, 다공성Si위에 단결정Si를 0.15㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 필름두께의 정확도는 ±2%이었다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 950℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 5×1016/㎠의 수소 이온을 50Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 500nm의 SiO2층이 형성된 별도로 제조된지지 Si기판의 표면을 서로 중첩하여 접촉하였고, 이들의 접착력을 증가하기 위해 2시간 동안 1,000℃에서 열처리하였다. 다음에, 이온주입의 투사범위에 대응하는 위치에서 두 기판을 완전히 분리하였다. 광학현미경을 사용하여 분리된 표면은 면밀하게 관찰하였지만, 최초의 접착계면의 노출부분이 발견되지 않았다. 한편, 수소이온주입을 행하지 않은 기판과 서로 접착되어 남아 있는 기판에 대해서 외부방향의 외관의 변형이 발생하지 않았다. 접착기판(수소이온주입을 행하지 않은 기판)의 다공성기판쪽은 , 다공성기판층을 노출하도록 통상의 반도체에 사용한 그라인더를 사용하여 그라인딩을 행하였다. 그러나, 불충분한 그라인딩정밀도에 기인하여, 남아 있는 다공층의 두께는 1~9㎛이었다.
그후에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 지지기판쪽위에 남아 있는 다공성Si층을 교반하였다.
단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택적으로 에칭되는 비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있었다.
상세하게는, 0.1㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 이와같이 형성된 단결정Si의 두께는 100개의 지점에서 측정되었다. 두께의 불균일성은 수소이온주입시에는 101nm±7nm이었으므로, 다공성실리콘의 두께의 분산의 영향에 기인하여 두께분포가 열화되었음을 확인하였다.
다음에, 1시간 동안 수소분위기에서 1,100℃로 열처리를 행하였다.
원자상호작용력 현미경(interatomic force microscope)을 사용하여 표면거칠기를 평가하였는데, 50㎛2영역에서의 평균 스궤어칠기(mean square roughness)는, 시판되고 있는 실리콘웨이퍼와 동일한 0.2nm전도이었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었슴을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
동시에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭을 위해 Si기판쪽위에 남아 있는 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였고, 또한 Si기판은 다시 다공성형성처리를 행할 수 있었다.
[예 7]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 2개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고, 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해, 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여, 다공성Si위에 단결정Si를 0.15㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 막두께의 정확도는 ±2%이었다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 900℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 5×1017/㎠의 수소 이온을 100Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 별도로 제조된 지지석영기판의 표면을 각각 산소플라스마에 노출하였고, 다음에 서로 중첩하여 접촉하였고, 이들의 접착력을 증가하기 위해 2시간 동안 1,000℃에서 열처리하였다. 평면내에 관련하여 수직하게 또한 평면내에 대해서 균일하게 접착웨이퍼에 압력을 충분히 가하였다. 다음에, 이온주입된 영역에서 다공성Si층을 분리하였다.
한편, 기판(수소이온주입을 행하지 않은 기판)에 압력을 한층더 가하였을때에, 다공층이 두 개로 분열되었다. 그러나, 분리된 다공층을 관찰하였었는데, 단결정 Si층의 부분에 크랙에 발생하였고, 따라서 이 기판에 대해 다음 공정을 행할 수 없었다.
그후에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 제 2기판위쪽위에 남아 있는 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택적으로 에칭되는 비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있었다.
상세하게는, 0.5㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 이와같이 형성된 단결정Si의 두께는 100개의 지점에서 측정되었다. 두께의 불균일성은 수소이온주입시에는 501nm±7nm이었다.
그후에, 1시간 동안 수소분위기에서 1,100℃로 열처리를 행하였다.
원자상호작용력 현미경을 사용하여 표면거칠기를 평가하였는데, 50㎛2영역에서의 평균 스궤어칠기는 시판되고 있는 실리콘 웨이퍼와 동일한 0.2nm전도이었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었음을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
CVD방법을 사용하여, 제 1기판쪽에 남아 있는 다공성Si위에 단결정Si를 0.55㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 막두께의 정확도는 ±2%이었다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 900℃
성장속도 : 0.3㎛/min
결함노출에칭을 통하여 이 단결정Si층의 결정결함밀도를 평가하였는데, 결함밀도는 대략 1×103/㎠이었고, 또한 이 기판에 대해서 이온주입과 접착처리를 다시 행하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
[예 8]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 2개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여, 다공성Si위에 단결정Si를 0.15㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 막두께의 정확도는 ±2%이었다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 950℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 1×1017/㎠의 헬륨 이온을 100Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 500nm의 SiO2층이 형성된 별도로 제조된 Si 지지기판의 표면을 서로 중첩하여 접촉하였고, 또한 2시간 동안 1,000℃에서 열처리하였다.
평면내에 관련하여 수직방향을 또한 평면내에 대해서 균일하게 접착웨이퍼에 대해 충분한 장력을 인가하였다. 다음에, 헬륨 이온주입의 투사범위에 대응하는 위치에서 두 기판을 완전히 분리하였다. 광학현미경을 사용하여 분리된 표면은 면밀하게 관찰하였지만, 최초의 접착계면의 노출부분이 발견되지 않았다.
한편, 기판(헬륨이온주입을 행하지 않은 기판)에 압력을 한층더 가하였을 때에, 다공층이 두 개로 분열되었다. 그러나, 분리된 다공층을 관찰하였는데, 단결정Si층의 부분에 크랙이 발생하였고, 따라서 이기판에 대해 다음공정을 행할 수 없었다.
그후에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 지지기판쪽위에 남아 있는 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택적으로 에칭되는 비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있었다.
상세하게는, 0.1㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 이와같이 형성된 단결정Si의 두께는 100개의 지점에서 측정되었다. 두께의 불균일성은 수소이온주입시에는 101nm±3nm이었고, 수소이온의 불주입 상태에서는 101nm±7nm이었으므로, 다공성실리콘의 두께의 분산의 영향에 기인하여 두께분포가 열화되었음을 확인하였다.
다음에, 1시간 동안 수소분위기에서 1,100℃로 열처리를 행하였다.
원자상호작용력 현미경을 사용하여 표면거칠기를 평가하였는데, 50㎛2영역에서의 평균 스궤어칠기는 시판되고 있는 실리콘웨이퍼와 동일한 0.2nm전도이었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었슴을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
동시에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭을 위해 Si기판쪽위에 남아 있는 다공성Si층을 교반하였다.
단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였고, 또한 Si기판은 다시 다공성형성처리를 행할 수 있었다.
[예 9]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 2개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. MBE(molecular beam epitaxy)방법을 사용하여, 다공성Si위에 단결정Si를 0.5㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 막두께의 정확도는 ±2%이었다.
온도 : 700℃
압력 : 1×10-9Torr
성장속도 : 0.1nm/sec
온도 : 950℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 1×1017/㎠의 수소 이온을 100Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 500nm의 SiO2층이 형성된 별도로 제조된 Si 지지기판의 표면을 서로 중첩하여 접촉하였고, 또한 2시간 동안 1,000℃에서 열처리하였다. 접착된 2개의 웨이퍼를 진공척(vacuum chuck)으로 고정하였고, 웨이퍼의 주표면에 관련하여 수평방향으로 비틀림력과 전단력을 가하였다. 다음에, 헬륨이온주입의 투사범위에 대응하는 위치에서 두 기판을 완전히 분리하였다. 광학현미경을 사용하여 분리된 표면은 면밀하게 관찰하였지만, 최초의 접착계면의 노출부분이 발견되지 않았다.
한편, 기판(헬륨이온주입을 행하지 않은 기판)에 압력을 한층더 가하였을 때에, 진공척을 분리하고, 기판은 다음의 공정을 사용할 수 없었다.
다음에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 지지기판쪽위에 남아 있는 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택적으로 에칭되는 비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있었다.
상세하게는, 0.1㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 이와같이 형성된 단결정Si의 두께는 100개의 지점에서 측정되었다. 두께의 불균일성은 수소이온주입시에는 101nm±3nm이었고, 수소이온의 불주입 상태에서는 101nm±7nm이었으므로, 다공성실리콘의 두께의 분산의 영향에 기인하여 두께분포가 열화되었음을 확인하였다.
다음에, 1시간 동안 수소분위기에서 1,100℃로 열처리를 행하였다.
원자상호작용력 현미경을 사용하여 표면거칠기를 평가하였는데, 50㎛2영역에서의 평균 스궤어거칠기는 시판되고 있는 실리콘웨이퍼와 동일한 대략 0.2nm이었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었슴을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도, 동일한 결과를 얻었다.
동시에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭을 위해 Si기판쪽위에 남아 있는 다공성Si층을 교반하였다.
단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였고, 또한 Si기판은 다시 다공성형성처리를 행할 수 있었다.
[예 10]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 2개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여, 다공성Si위에 단결정Si를 0.55㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 막두께의 정확도는 ±2%이었다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 900℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 1×1018/㎠의 수소 이온을 100Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 별도로 제조된 지지석영기판의 표면을 각각 산소플라스마에 노출하였고, 다음에 서로 중첩하여 접촉하였고, 접착력을 증가하기 위해 2시간 동안 200℃에서 열처리하였다. 다음에, 이온주입영역에서 다공성Si층을 두 개로 분리하였다.
이 형성된 별도로 제조된 Si 지지기판의 표면을 서로 중첩하여 접촉하였고, 또한 2시간 동안 1,000℃에서 열처리하였다.
한편, 헬륨이온주입을 행하지 않았던 기판에서의 변화가 관찰되지 않았다.
다음에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 지지기판쪽위에 남아 있는 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭용액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있다.
상세하게는, 0.1㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 이와같이 형성된 단결정Si의 두께는 100개의 지점에서 측정되었다. 두께의 불균일성은 수소이온의 주입상태에서 501nm±11nm이었다. 다음에, 1시간 동안 수소분위기에서 1,100℃로 열처리를 행하였다.
원자상호작용력 현미경을 사용하여 표면거칠기를 평가하였는데, 50㎛2영역에서의 평균 스궤어칠기는 시판되고 있는 실리콘웨이퍼와 동일한 0.2nm이었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었슴을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
[예 11]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 5인치인 1개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. MOCVD(metal organic chemica vapor deposition)방법을 사용하여, 다공성Si위에 단결정Si를 0.55㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다.
소수가스 : TMG/AsH3/H2
가스압력 : 80 Torr
온도 : 700℃
다음에, 1×1018/㎠의 수소 이온을 100Kev의 가속전압으로 기판의 다공성쪽에 주입하였다.
GaAs층의 표면과 별도로 제조된 지지Si기판을 서로 중첩하여 접촉하였고, 접착력을 증가하기 위해 2시간 동안 200℃에서 열처리하였다. 다음에, 이온주입영역에서 다공성Si층을 두 개로 분리하였다.
이 형성된 별도로 제조된 Si 지지기판의 표면을 서로 중첩하여 접촉하였고, 또한 2시간 동안 1,000℃에서 열처리하였다. 다음에, 불화수소산을 사용하여 다공성Si층의 내벽위에 산화막을 제거한 후에, 에틸렌디아민, 파이로카테코올(pyrocatechol) 및 물(비율 : 17㎖ : 3g : 8㎖)의 용액으로 110℃에서 다공성Si를 에칭하였다. 단결정GaAs를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭용액에 관련하여 단결정GaAs의 에칭속도는 너무 낮으므로, 실제적인 관점에서 볼 때 두께감소를 무시할 수 있다.
상세하게는, 1㎛의 두께를 가진 단결정GaAs층은 Si기판위에 형성되었다. 다공성Si의 선택에칭에 의한 경우에도 단결정GaAs층위에 변화가 발생하지 않았다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 GaAs층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었슴을 확인하였다.
지지기판으로서 산화막을 가진 Si기판을 사용함으로써, 전연막위의 GaAs는 마찬가지로 또한 제조될 수 있었다.
[예 12]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 5인치인 1개의 제1의 p형이나 n형(100)단결정기판을 제조하였고, 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 10(mA·cm-1)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 24(분)
다공성Si의 두께 : 20㎛
다공률 : 15(%)
2시간 동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. MBE방법을 사용하여, 다공성Si위에 단결정AℓGaAs를 0.5㎛만큼 에피택셜성장하였다.
다음에, 1×1018/㎠의 수소 이온을 100Kev의 가속전압으로 기판의 다공성쪽에 주입하였다.
AℓGaAs층의 표면과 별도로 준비된 저융점유리의 지지기판을 서로 중첩하여 접촉하였고, 2시간 동안 500℃에서 열처리하였다. 열처리에 의해 기판은 서로 견고하게 접촉하였다.
평면내에 관련하여 수직방향을 평면내에 대해서 균일하게 접착웨이퍼에 충분한 압력을 가한 경우, 이온주입영역에서 다공성Si층은 두 개로 분리되었다.
다음에, 다공성Si를 불호수소산으로 에칭하였다. 단결정AℓGaAs는 에칭되지 않고, 남아있었으므로, 에칭스토퍼로서 단결정AℓGaAs를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭용액에 관련하여 단결정AℓGaAs의 에칭속도는 너무 낮으므로, 실제적인 관점에서 볼 때 두께감소를 무시할 수 있다.
상세하게는, 0.5㎛의 두께를 가진 단결정AℓGaAs층은 Si기판위에 형성되었다. 다공성Si의 선택에칭에 의한 경우에도 단결정AℓGaAs층위에 변화가 발생하지 않았다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 AℓGaAs층에 나타나지 않았다.
[예 13]
양쪽이 연마되고 두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 6인치인 1개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고, HF용액에서 상기 단결정기판의 양쪽에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12×2(분)
다공성Si의 두께 : 양쪽에 각각에 대해서 10(㎛)
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여 양쪽의 각각에 형성된 다공성Si위에 단결정Si를 에피택셜성장하였다. 성장조건은 다음과 같았다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 950℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 1×1018/㎠의 수소 이온을 100Kev의 가속전압으로 다공층에 주입하였다.
SiO2층의 표면과 및 500nm의 SiO2층이 각각 형성되고 별도로 제조된 두개의 지지 Si기판의 표면을 서로 중첩하여 접촉하였고, 접착력을 증가하기 위해 2시간 동안 600℃에서 열처리하였다. 다음에, 이온주입영역에서 다공성Si층을 두 개로 분리하였다.
다음에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭용액에 관련하여 비다공성단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있다.
상세하게는, 1㎛의 두께를 가진 단결정Si층은 Si산화막위에 동시에 형성되었다. 다공성Si의 선택적에칭에 의한 경우에도 단결정Si층위에 변화가 발생하지 않았다.
투과형 전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지외었슴을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
[예 14]
두께가 625㎛이고, 고유저항이 0.01Ω·cm이고 직경이 5인치인 두개의 제1의 p형이나 n형(100)단결정Si 기판을 제조하였고 또한 HF용액에서 양극산화하였다.
양극산화조건은 다음과 같았다.
전류밀도 : 5(mA·cm-2)
양극산화용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 12(분)
다공성Si의 두께 : 10㎛
다공률 : 15(%)
1시간동안 산소분위기에서 400℃로 기판을 산화하였다. 산화에 의해 다공성Si의 다공성내부벽은 열산화막으로 피복되었다. CVD방법을 사용하여, 다공성Si위에 단결정Si를 0.55㎛만큼 에피택셜 성장하였다. 성장조건은 다음과 같았다. 막두께의 정확도는 ±2%이었다.
소스가스 : SiH2C12/H2
가스흐름속도 : 0.5/180ℓ/min
가스압력 : 80 Torr
온도 : 900℃
성장속도 : 0.3㎛/min
또한, 열산화에 의해 각각의 에피택셜Si층의 표면에 100nm의 SiO2층이 형성되었다.
다음에, 1×1018/㎠의 수소 이온을 100Kev의 가속전압으로 기판중 1개만의 기판의 다공성쪽에 주입하였다.
SiO2층의 표면과 별도로 제조된 지지석영기판의 표면을 각각 산소플라스마에 노출하였고, 다음에 서로 중첩하여 접촉하였고, 접착력을 증가하기 위해 2시간 동안 200℃에서 열처리하였다. 다음에, 초음파등의 파동에너지를 기판에 인가하였다. 다음에, 이온주입영역에서 다공성Si층을 두 개로 분리하였다.
한편, 수소이온주입을 행하지 않았던 기판에서의 변화가 관찰되지 않았다.
다음에, 49%불화수소산과 30%과산화수소수를 1 : 2의 비율로 혼합한 혼합용액에서 선택에칭하기 위해 지지기판쪽위에 남아 있는 다공성Si층을 교반하였다. 단결정Si는 에칭되지 않고 남아 있었으므로, 에칭스토퍼로서 단결정Si를 사용하여 다공성Si를 선택에칭하여 완전히 제거하였다.
에칭용액에 관련하여 비다공성 단결정Si의 에칭속도는 너무 낮으므로, 다공층의 에칭속도에 관련하여 선택비율은 105정도이상에 이르고, 또한 비다공층에서의 에칭량(대략 수십Å)는 실제적인 관점에서 볼 때 무시할 수 있다.
상세하게는, 0.5㎛의 두께를 가진 단결정Si층은 Si산화막위에 형성되었다. 이와같이 형성된 단결정Si의 두께는 100개의 지점에서 측정되었다. 두께의 불균일성은 수소이온의 주입상태에서 501nm±11nm이었다. 다음에, 1시간 동안 수소분위기에서 1,100℃로 열처리를 행하였다.
원자상호작용력 현미경을 사용하여 표면거칠기를 평가하였는데, 50㎛2영역에서의 평균 스궤어칠기는 시판되고 있는 실리콘웨이퍼와 동일한 0.2nm이었다.
투과형전자현미경으로 단면을 관찰한 결과, 새로운 결정결함이 Si층에 나타나지 않았고, 또한 결정특성이 양호하게 유지되었슴을 확인하였다.
에피택셜Si층의 표면에 산화막을 형성하지 않았어도 동일한 결과를 얻었다.
남아 있는 다공성Si를 제거하고 표면연마하여 마감처리된경면을 혀성한 후에 단결정Si기판을 단결정Si으로 재사용하였다.

Claims (21)

  1. Si기판의 표면상에 제 1다공성 Si층, 제 2다공성 Si층 및 제 3다공성 Si층을 형성하고, 상기 제 2다공성 Si층은 상기 제 1다공성 Si층밑에 위치하고, 상기 제 1 다공성 Si층보다 높은 다공률을 가지며, 상기 제 3다공성 Si층은 상기 제 2다공성 Si층밑에 위치하며, 상기 제 2다공성 Si층보다 낮은 다공률을 가지는 반도체기판된 제조방법에 있어서, 상기 제 1다공성 Si층상에 비다공성단결정반도체층을 형성하는 단계와, 지지기판에 상기 Si기판상에 위치한 비다공성단결정반도체층을 접착하는 단계와, 상기 비다공성단결정반도체층이 지지기판에 남도록 상기 제 2다공성 하층에서 상기 Si기판 및 상기 지지기판을 분리하는 단계로 이루어진 것을 특징으로 하는 반도체기판의 제조방법.
  2. 제 1 항에 있어서, 상기 분리는 열처리에 의해서 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  3. 제 1항에 있어서, 상기 분리는 상기 하기판과 상기 지지기판사이에 힘을 가해서 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  4. 제 1항에 있어서, 상기 제 2다공성 Si층형성단계는 소정의 투사범위를 가진 다공성 Si층에 이온을 주입하는 이온주입단계를 가지는 것을 특징으로 하는 반도체기판의 제조방법.
  5. 제 4 있어서 상기 이온은 희귀가스 수소 및 질소중 적어도 1종류로 이루어진 것을 특징으로 하는 반도체기판의 제조방법.
  6. 제 3항에 있어서, 상기 분리단계는 상기 Si기판을 그 표면에 수직방향으로 가압함으로써 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제 3항에 있어서, 상기 분리단계는 상기 하기판을 그 표면에 수직방향으로 당김으로써 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제 3항에 있어서, 상기 분리단계는 상기 하기판에 전단력을 가해서 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제 1항에 있어서, 상기 Hid공성층은 단결정 Si 또는 단결정복합반도체로 이루어지는 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제 1항에 있어서, 상기 비다공성층은 접착될 표면상에 산화Si층을 가지는 단결정 Si로 이루어지는것을 특징으로 하는 반도체기판의 제조방법.
  11. 제 1항에 있어서, 상기 지지기판은 하기판 또는 광투과성기판인 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제 1항에 있어서, 상기 지지기판은 접착될 표면에 산화 Si층을 가지는 Si기판인 것을 특징으로 하는 반도체기판의 제조방법.
  13. 제 1항에 있어서, 상기 접착단계는 양극접합, 가압, 열처리 또는 그 조합에 의해 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  14. 제 1항에 있어서, 상기 분리단계후에 상기 지지기판의 표면에 노출된 다공성 Si층을 제거해서 상기 비다공성층을 노출시키는 다공성 Si제거단계를 또 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  15. 제 14항에 있어서, 상기 다공성 Si제거단계는, 불화수소산과, 알코올과 과산화수소수중 적어도 하나를 불화수소산에 첨가하여 얻은 혼합액과, 완충불화수소산과, 알코올과 과산화수소수중 적어도 하나를 완충불화수소산에 첨가하여 얻은 혼합액중에서 적어도 하나를 사용하여 무전해 습식에칭을 행함으로써 행해지는 것을 특징으로 하는 반도체기판제조방법.
  16. 제 14항에 있어서, 상기 다공성 Si제거단계후에, 상기 비다공성층의 표면을 평탄화하는 평탄화단계를 부가하여 포함한 것을 특징으로 하는 반도체기판제조방법.
  17. 제 16항에 있어서, 상기 평탄화단계는 수소를 포함한 분위기에서 열처리에 의해 행해지는 것을 특징으로 하는 반도체기판제조방법.
  18. 제 1항에 있어서 상기 다공성형성단계는 상기 하기판의 양쪽위에 다공성Si층을 형성하고, 또한 상기 접착단계는, 상기 Si기판의 양쪽위에 형성된 상기 다공성 Si층에 두 개의 지지기판을 접착하는 것을 특징으로 하는 반도체기판제조방법.
  19. 제 1항에 있어서, 상기 분리단계후에, 상기 다공성 Si층의 표면위에 비다공성층을 다시 형성하는 제 2비다공성층형성단계와, 상기 제 2비다공성층형성단계후에, 소정의 투사범위를 가진 상기 다공성 Si층에 이온을 주입하여 상기 다공성 Si, 층에 고다공율층을 형성하는 제2이온주입단계를 부가하여 포함하는 것을 특징으로 하는 반도체기판제조방법.
  20. 제 1항에 있어서, 상기 제 2다공성 Si층 형성단계는 양극산화단계에서 전류밀도를 변화시켜서 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
  21. 제 20항에 있어서, 상기 양극산화는 HF용액 또는 HF용액과 알콜의 혼합용액에서 행해지는 것을 특징으로 하는 반도체기판의 제조방법.
KR1019960044046A 1995-10-06 1996-10-05 반도체기판및그제조방법 KR100291501B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-260100 1995-10-06
JP26010095 1995-10-06
JP26438696A JP3352340B2 (ja) 1995-10-06 1996-10-04 半導体基体とその製造方法
JP96-264386 1996-10-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060595A Division KR100348514B1 (ko) 1995-10-06 2000-10-14 반도체기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100291501B1 true KR100291501B1 (ko) 2001-10-24

Family

ID=26544448

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960044046A KR100291501B1 (ko) 1995-10-06 1996-10-05 반도체기판및그제조방법
KR1020000060595A KR100348514B1 (ko) 1995-10-06 2000-10-14 반도체기판 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000060595A KR100348514B1 (ko) 1995-10-06 2000-10-14 반도체기판 및 그 제조방법

Country Status (9)

Country Link
US (3) US5854123A (ko)
EP (1) EP0767486B1 (ko)
JP (1) JP3352340B2 (ko)
KR (2) KR100291501B1 (ko)
CN (1) CN1132223C (ko)
CA (1) CA2187269C (ko)
DE (1) DE69631233T2 (ko)
SG (1) SG63669A1 (ko)
TW (1) TW330307B (ko)

Families Citing this family (444)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
SG63832A1 (en) * 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
JP2976929B2 (ja) * 1997-05-30 1999-11-10 日本電気株式会社 半導体装置の製造方法
US6215244B1 (en) 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
JP4473349B2 (ja) 1997-06-30 2010-06-02 マクス−プランク−ゲゼルシャフト ツル フォルデルング デル ヴァイセンシャフト エー ファウ 層状構造体製造方法、及び半導体基板
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
KR100491272B1 (ko) * 1997-07-16 2005-08-01 페어차일드코리아반도체 주식회사 소이 기판의 제조 방법
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
GB2343550A (en) 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
SG71182A1 (en) 1997-12-26 2000-03-21 Canon Kk Substrate processing apparatus substrate support apparatus substrate processing method and substrate manufacturing method
JP4075021B2 (ja) * 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
WO1999041626A1 (de) * 1998-02-10 1999-08-19 Infineon Technologies Ag Optische struktur und verfahren zu deren herstellung
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
JPH11233769A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6113735A (en) * 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6540861B2 (en) * 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6124214A (en) * 1998-08-27 2000-09-26 Micron Technology, Inc. Method and apparatus for ultrasonic wet etching of silicon
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP2000277478A (ja) * 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6248642B1 (en) 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6433342B1 (en) 1999-08-18 2002-08-13 Ibis Technology Corporation Coated wafer holding pin
US6423975B1 (en) 1999-08-18 2002-07-23 Ibis Technology, Inc. Wafer holder for simox processing
US6155436A (en) * 1999-08-18 2000-12-05 Ibis Technology Corporation Arc inhibiting wafer holder assembly
US6452195B1 (en) 1999-08-18 2002-09-17 Ibis Technology Corporation Wafer holding pin
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
EP1107295A3 (en) 1999-12-08 2005-04-13 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
EP1217663A1 (en) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum A method of producing a semiconductor layer on a substrate
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US8108249B2 (en) * 2001-12-04 2012-01-31 Kimberly-Clark Worldwide, Inc. Business planner
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
US20050140283A1 (en) * 2002-02-13 2005-06-30 Lau Silvanus S. Multilayer structure to form an active matrix display having single crystalline drivers over a transmissive substrate
EP1520591B1 (en) * 2002-07-11 2012-06-20 Sumitomo Electric Industries, Ltd. Porous semiconductor and process for producing the same
EP1385199A1 (en) 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
KR100854856B1 (ko) * 2002-08-26 2008-08-28 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
US7622363B2 (en) 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
AU2003297191A1 (en) * 2003-12-16 2005-07-14 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
CN100527416C (zh) 2004-08-18 2009-08-12 康宁股份有限公司 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法
WO2006023594A2 (en) * 2004-08-18 2006-03-02 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
ATE420461T1 (de) 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7378331B2 (en) * 2004-12-29 2008-05-27 Intel Corporation Methods of vertically stacking wafers using porous silicon
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
DE102006028783B4 (de) * 2006-06-23 2014-09-18 Robert Bosch Gmbh Poröser Siliziumkörper mit schichtartigem Aufbau, Verfahren zu dessen Herstellung sowie Verwendung desselben
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
JP4770706B2 (ja) * 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8288184B2 (en) * 2007-12-18 2012-10-16 Sharp Kabushiki Kaisha Production method of semiconductor device and semiconductor device
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
KR20110028278A (ko) * 2008-05-17 2011-03-17 애스트로와트, 인코포레이티드 분리 기술을 사용하는 전자 디바이스 형성 방법
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4489823B2 (ja) * 2008-10-29 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
JP4642130B2 (ja) * 2009-10-30 2011-03-02 株式会社半導体エネルギー研究所 ガラス基板上に単結晶シリコン薄膜を形成する方法
US7986022B2 (en) * 2009-11-19 2011-07-26 International Business Machines Corporation Semispherical integrated circuit structures
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
DE102011050136A1 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
JP4693938B2 (ja) * 2010-09-16 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8992746B2 (en) 2010-12-02 2015-03-31 Dainippon Screen Mfg. Co., Ltd. Anodizing apparatus
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5360127B2 (ja) * 2011-05-02 2013-12-04 ソニー株式会社 薄膜半導体の製造方法
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
FR3002684B1 (fr) * 2013-02-25 2015-04-10 Centre Nat Rech Scient Procede de formation d'un motif dans un echantillon
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9217206B2 (en) * 2013-09-27 2015-12-22 Sunpower Corporation Enhanced porosification
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US9230991B2 (en) * 2014-04-16 2016-01-05 Stmicroelectronics, Inc. Method to co-integrate oppositely strained semiconductor devices on a same substrate
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US9892910B2 (en) * 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN105226187B (zh) * 2015-11-15 2018-01-30 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
DE102016112976A1 (de) * 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
CN109786306A (zh) * 2018-03-22 2019-05-21 苏州捷芯威半导体有限公司 半导体器件制造方法和衬底支撑结构
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
CN109406555B (zh) * 2018-10-15 2021-12-07 上海华力微电子有限公司 一种样品去层次方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
JPH0370156A (ja) * 1989-08-10 1991-03-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
DE68913254T2 (de) * 1988-10-02 1994-07-07 Canon Kk Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
EP0688048A3 (en) * 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
GB9025236D0 (en) * 1990-11-20 1991-01-02 Secr Defence Silicon-on porous-silicon;method of production
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5285078A (en) * 1992-01-24 1994-02-08 Nippon Steel Corporation Light emitting element with employment of porous silicon and optical device utilizing light emitting element
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
US5331180A (en) * 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06338631A (ja) * 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JP2972066B2 (ja) * 1993-09-09 1999-11-08 シャープ株式会社 多孔質シリコン膜の製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
JPH07326719A (ja) * 1994-05-31 1995-12-12 Canon Inc 貼り合わせ半導体基板の形成方法
JP7211602B1 (ja) 2021-10-19 2023-01-24 ジャラ テック プライベートリミテッド 養殖支援システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
JPH0370156A (ja) * 1989-08-10 1991-03-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法

Also Published As

Publication number Publication date
US5854123A (en) 1998-12-29
CN1132223C (zh) 2003-12-24
CA2187269A1 (en) 1997-04-07
EP0767486A2 (en) 1997-04-09
EP0767486B1 (en) 2004-01-02
US20010019153A1 (en) 2001-09-06
EP0767486A3 (en) 1997-12-29
DE69631233D1 (de) 2004-02-05
SG63669A1 (en) 1999-03-30
KR100348514B1 (ko) 2002-08-13
TW330307B (en) 1998-04-21
CN1159071A (zh) 1997-09-10
US6246068B1 (en) 2001-06-12
JPH09162090A (ja) 1997-06-20
JP3352340B2 (ja) 2002-12-03
DE69631233T2 (de) 2004-11-11
CA2187269C (en) 2001-05-08

Similar Documents

Publication Publication Date Title
KR100291501B1 (ko) 반도체기판및그제조방법
KR100265539B1 (ko) 기판 및 그 제작방법
KR100238571B1 (ko) 반도체기판의 제조방법
AU728331B2 (en) Semiconductor substrate and method of manufacturing the same
KR100282111B1 (ko) 반도체물품의 제조방법
US20030087503A1 (en) Process for production of semiconductor substrate
US6054363A (en) Method of manufacturing semiconductor article
EP0843344A1 (en) Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
KR100279756B1 (ko) 반도체 물품의 제조방법
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP3293766B2 (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee