JP5586920B2 - フレキシブル半導体装置の作製方法 - Google Patents

フレキシブル半導体装置の作製方法 Download PDF

Info

Publication number
JP5586920B2
JP5586920B2 JP2009252939A JP2009252939A JP5586920B2 JP 5586920 B2 JP5586920 B2 JP 5586920B2 JP 2009252939 A JP2009252939 A JP 2009252939A JP 2009252939 A JP2009252939 A JP 2009252939A JP 5586920 B2 JP5586920 B2 JP 5586920B2
Authority
JP
Japan
Prior art keywords
layer
peeling
film
semiconductor element
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009252939A
Other languages
English (en)
Other versions
JP2010153804A5 (ja
JP2010153804A (ja
Inventor
晋吾 江口
欣聡 及川
雅博 片山
亜美 中村
洋平 門馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009252939A priority Critical patent/JP5586920B2/ja
Publication of JP2010153804A publication Critical patent/JP2010153804A/ja
Publication of JP2010153804A5 publication Critical patent/JP2010153804A5/ja
Application granted granted Critical
Publication of JP5586920B2 publication Critical patent/JP5586920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Description

本発明はフレキシブル半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、液晶、エレクトロルミネッセンス（ＥＬ）等を用いた表示装置、半導体回路及び電子機器は全て半導体装置である。
近年、半導体装置作製技術の発展はめざましく、特に薄型化、フレキシブル化に関して注目が集まっている。
フレキシブル半導体装置の作製方法としては、ガラス基板や石英基板といった基材上に薄膜トランジスタ（ＴＦＴ）などの半導体素子を作製した後、基材から他の基材（例えばフレキシブルな基材）へと半導体素子を転置する技術が開発されている。半導体素子を他の基材へ転置するためには、半導体素子を作製する際に用いた基材から半導体素子を分離する工程が必要である。
半導体装置、特に発光装置を剥離工程によってフレキシブル化する方法としては以下のものが挙げられる。
第１の方法は、剥離及び転置を行った後、ＥＬ層を形成する方法である。例えば、剥離層を形成したＴＦＴ基板の上面に支持体となる剥離補助用樹脂を塗布する。次に剥離きっかけを入れ、ＴＦＴを作製する際に用いた基板を剥離する。続いて剥離面にフレキシブル基板を貼り付け、剥離補助用樹脂を除去する。次にＴＦＴの上方にＥＬ層を形成し、封止を行う。
第２の方法は、剥離後、剥離面に電極、隔壁、ＥＬ層等を形成する方法である。例えば、剥離層を形成したＴＦＴ基板の上面に支持体となる剥離補助用樹脂を塗布する。次に剥離きっかけを入れ、ＴＦＴを作製する際に用いた基板を剥離する。続いて剥離面にコンタクトホールを形成し、ＴＦＴのドレインと電気的に接続するように酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を成膜し、パターニングすることにより電極を形成する。その後隔壁やＥＬ層を形成し、フィルム等を貼り付けることにより封止する。この方法を用いると、下面にフィルムが貼り付けられ、上面に剥離補助用樹脂が形成された発光装置が得られる。
第３の方法は、電極、ＥＬ層、剥離補助用樹脂等を形成した後、剥離を行う方法である。
第１の方法は、剥離補助用樹脂の塗布及び除去が必要となるため、その分の工程が増加してしまう。第２の方法は、フレキシブル化した基板に対して少なくとも３回（コンタクトホール形成、ＩＴＯのパターニング、隔壁形成）フォトリソグラフィー工程が必要となるため、技術的なハードルが高い。したがって、第１及び第２の方法に比べると、第３の方法は工程数が少なく、量産に適した方法であると言える。
発光素子に代表される半導体素子を作製する際に用いた基材から半導体素子を剥離する方法としては、剥離層を設け、剥離層を起点として半導体素子を剥離する方法がある。まず、基材上に剥離層を設け、その上に半導体素子膜を作製する。その後、物理的な力を加えることにより、半導体素子膜を剥離層より剥離する。このように剥離を行い、半導体素子をフレキシブル化する。
例えば、特許文献１には次のようなレーザーアブレーションを用いた剥離技術が記載されている。基板上に、非晶質シリコンなどからなる分離層、分離層上に薄膜素子からなる被剥離層を設け、被剥離層を接着層により転写体に接着させる。レーザ光の照射により分離層をアブレーションさせることで、分離層に剥離を生じさせている。
また、特許文献２には人の手などの物理的な力で剥離を行う技術が記載されている。特許文献２では、基板と酸化物層との間に金属層を形成し、酸化物層と金属層との界面の結合が弱いことを利用して、酸化物層と金属層との界面で剥離を生じさせることで、被剥離層と基板とを分離している。
人の手などの物理的な力によって剥離を行う場合、剥離層を起点として被剥離層を基材から引き剥がすために、被剥離層をわん曲させる必要がある。剥離層に接して形成された被剥離層は、薄膜トランジスタ（ＴＦＴ）、配線、層間膜などを含む半導体素子が形成された薄膜であり、厚さ１０μｍ程度の非常に脆いものである。半導体素子に曲げストレスがかかると、被剥離層には膜割れやひびが発生しやすく、これが原因で半導体素子が破壊されるという不具合が多発している。
剥離を行う際には、基材上に形成された剥離層及び被剥離層の中で最も密着性の弱い部分が優先的に剥がれる。したがって、被剥離層を構成する積層膜が剥がれることなく、基材と剥離層との界面、剥離層と被剥離層との界面、又は剥離層内部において剥離が開始されるためには、基材から被剥離層までの積層体において、基材と剥離層の界面又は剥離層と被剥離層の界面の密着性が最も弱いことが必要である。
また、剥離層が積層膜であれば、剥離層を構成するそれぞれの膜の界面の密着性が最も弱い場合にも、基材と剥離層との界面、剥離層と被剥離層との界面、又は剥離層内部において剥離を行うことができる。
ただし、基材と剥離層との密着性、剥離層と被剥離層との密着性、あるいは剥離層内のそれぞれの膜の間の密着性が弱すぎると、剥離が行われるべきでない工程中（剥離工程以外の工程中）に膜の応力によって剥離が生じる可能性がある。したがって、剥離工程の直前までは剥離層がある程度の密着性を保持し、剥離工程において何らかの処理を行うことによって、作為的に剥離層の密着性を低下させるプロセスが望ましい。
特開平１０−１２５９３１号公報 特開２００３−１７４１５３号公報
剥離層の上にバッファ層を介して被剥離層として半導体素子を作製し、半導体素子のみを剥離転置することによってフレキシブル半導体装置を得ようとすると、半導体素子の内部で剥離が生じてしまう。これは、剥離層とバッファ層との密着性に比べて、半導体素子内の膜どうしの密着性が弱く、剥離されるべき剥離層とバッファ層との間よりも先に半導体素子内の膜と膜との間から剥がれるためである。
半導体素子の作製方法や、用いる材料を変更することや、剥離工程において熱や圧力を加えることによって、半導体素子内の膜どうしの密着性が向上する可能性はあるが、劇的な効果は見込めない。このため、剥離層とバッファ層との密着性を弱める技術が必要である。
また、剥離によって素子に曲げストレスが生じないようにする必要がある。
本発明の一態様は、剥離層上にバッファ層を介して形成した半導体素子を、エッチング液を用いて剥離層を溶解させることで、剥離層とバッファ層との密着性を弱め、半導体素子に曲げストレスを生じさせることなく剥離するものである。
また、本発明の一態様は、エッチング液が剥離層に接触しやすくなるようにレーザ照射により描画ラインを形成する構成を含む。なお、描画ラインとは、レーザ光を照射することで描画した溝である。
また、本発明の一態様は、エッチング液に接触したことによって剥離層が溶解した領域にフィルムを挿入し、剥離層が溶解していない領域に向かってフィルムを移動させることにより、半導体素子に曲げストレスを生じさせることなく剥離するものである。
本発明の一態様は、基板上に剥離層を形成し、剥離層上にバッファ層を形成し、バッファ層上に半導体素子を形成し、半導体素子上に樹脂層を形成し、エッチング液を用いて剥離層を溶解し、剥離層の溶解した領域にフィルムを挿入し、フィルムを剥離層の溶解していない領域に向かって移動させることによって、半導体素子に曲げストレスを生じさせることなく、基板と半導体素子とを分離することを特徴とする。
本発明の一態様は、基板上に第１のバッファ層を形成し、第１のバッファ層上に剥離層を形成し、剥離層上に第２のバッファ層を形成し、第２のバッファ層上に半導体素子を形成し、半導体素子上に樹脂層を形成し、エッチング液を用いて剥離層を溶解し、剥離層の溶解した領域にフィルムを挿入し、フィルムを剥離層の溶解していない領域に向かって移動させることによって、半導体素子に曲げストレスを生じさせることなく、基板と半導体素子とを分離することを特徴とする。
本発明の一態様は、基板上に剥離層を形成し、剥離層上にバッファ層を形成し、バッファ層上に半導体素子を形成し、半導体素子上に樹脂層を形成し、半導体素子を囲うようにレーザを照射して、バッファ層及び樹脂層に描画ラインを形成し、描画ラインに沿って、エッチング液を用いて剥離層を溶解し、剥離層の溶解した領域にフィルムを挿入し、フィルムを剥離層の溶解していない領域に向かって移動させることによって、半導体素子に曲げストレスを生じさせることなく、基板と半導体素子とを分離することを特徴とする。
本発明の一態様は、基板上に第１のバッファ層を形成し、第１のバッファ層上に剥離層を形成し、剥離層上に第２のバッファ層を形成し、第２のバッファ層上に半導体素子を形成し、半導体素子上に樹脂層を形成し、半導体素子を囲うようにレーザを照射して、第１のバッファ層、第２のバッファ層、及び樹脂層に描画ラインを形成し、描画ラインに沿って、エッチング液を用いて剥離層を溶解し、剥離層の溶解した領域にフィルムを挿入し、フィルムを剥離層の溶解していない領域に向かって移動させることによって、半導体素子に曲げストレスを生じさせることなく、基板と半導体素子とを分離することを特徴とする。
従来の方法で半導体装置を作製する場合、全面剥離自体ができなかったが、ガラス基板に半導体素子を作り込んだ上で全面剥離を行い、フレキシブル化することができる。また、剥離層を溶解させるため、剥離層とバッファ層との密着性を弱めることができ、半導体素子に曲げストレスを生じさせることなく剥離することができる。他の剥離プロセスに比べて、工程数の削減及びアライメント工程の容易化が実現できる。
さらに、剥離層が溶解した領域にフィルムを挿入して、フィルムを剥離層の溶解していない領域に向かって移動させることによって、半導体素子に曲げストレスを生じさせることなく、より効率的に剥離を行うことができる。
また、剥離が生じると、静電気による放電（静電気放電、Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）の影響で半導体素子などが破壊されることがあるが、エッチング液を用いるため、静電気放電破壊を防ぐことができる。
実施の形態１を説明する図。 実施の形態２を説明する図。 実施の形態４及び実施例２を説明する図。 実施の形態４及び実施例２を説明する図。 実施の形態４及び実施例２を説明する図。 実施の形態４及び実施例２を説明する図。 実施の形態４及び実施例２を説明する図。 実施の形態４及び実施例２を説明する図。 実施の形態４及び実施例２を説明する図。 実施例４を説明する図。 実施例５を説明する図。 実施例３を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、フレキシブル半導体装置の作製方法（特に剥離工程）について説明する。
図１（Ａ）に剥離する前の素子構造を示す。基板１００上に剥離層１０１及び半導体素子層１０２が形成されている。半導体素子層１０２上に紫外線硬化樹脂１０３が形成されている。
剥離層１０１は金属材料で形成する。金属材料としてアルカリ溶液に可溶な材質を用いることが好ましい。そのような金属材料の一例として、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又はスズ（Ｓｎ）を用いることができる。剥離層１０１として用いるタングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又はスズ（Ｓｎ）の薄膜は、スパッタリング法、プラズマＣＶＤ法、塗布法、印刷法等により、基板１００上に形成することができる。
半導体素子層１０２には薄膜トランジスタ（ＴＦＴ）等が含まれる。薄膜トランジスタはどのような形状であっても良く、また、どのような方法で作製されていても良い。
次に、エッチング液１０４を用いて剥離層１０１を溶解させる（図１（Ｂ））。エッチング液１０４にはアルカリ溶液を用いる。アルカリ溶液は、剥離層１０１に用いた金属材料を溶解できる（エッチングできる）材質であることが好ましい。そのようなアルカリ溶液の一例として、アンモニア−過酸化水素混合液、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）、ＴＭＡＨ−過酸化水素混合液などが挙げられる。
剥離層１０１として、金属単体では溶解せず、酸化すると溶解する材料（例えばタングステン（Ｗ））を用いた場合には、エッチング液に過酸化水素が混合されたものを用いるとよい。また、剥離層１０１として、金属単体では溶解するが、酸化すると溶解しない材料（例えばアルミニウム（Ａｌ））を用いた場合には、エッチング液に過酸化水素が混合されていないものを用いるとよい。
このように、エッチング液１０４を用いて剥離層１０１を溶解させることによって、基板１００と剥離層１０１との密着性又は剥離層１０１と半導体素子層１０２との密着性を弱めることができる。また、剥離層１０１を完全に溶解することができるため、作製した半導体素子を曲げることなく剥離を行うことができ、基板の再利用が可能となる。
続いて、剥離層１０１が溶解した領域にフィルム１０５を挿入する（図１（Ｃ））。フィルム１０５には、ＰＥＮ（ポリエチレンナフタレート：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）などを用いる。
なお、図示しないが、実際には、エッチング液１０４を用いて剥離層１０１を溶解させると、半導体素子層１０２及び紫外線硬化樹脂１０３の端部が数ｍｍ程度浮き上がる。浮き上がった部分にフィルム１０５を挿入する。
剥離層１０１が溶解した領域にエッチング液１０４を加えながら、フィルム１０５を剥離が進んでいない領域に向かって移動させることによって、剥離層１０１を除去する（図１（Ｄ））。フィルム１０５を挿入し、エッチング液１０４を用いた剥離層１０１の溶解とフィルム１０５の移動とを同時に行うことにより、半導体素子に対する曲げストレスが生じることなく、効率的に剥離を行うことができる。
従来の剥離方法では、本実施の形態で説明したように剥離層１０１を溶解させたとしても、紫外線硬化樹脂１０３を支持体とする転置体１０６と基板１００とを分離させる際に、転置体１０６をわん曲させる必要があった。この方法では半導体素子層１０２が破壊される可能性がある。本実施の形態では、エッチング液１０４を用いて、剥離層１０１を溶解させた領域にフィルム１０５を挿入し、溶解した剥離層を除去して剥離する、さらにフィルム１０５を介してエッチング液１０４が剥離層１０１の剥離が進んでいない領域に接することで、剥離層をさらに溶解させる。こうして剥離が進んでいない領域に向かってフィルム１０５を移動させて剥離層１０１を除去するため、半導体素子層１０２を曲げることなく剥離を行うことができる。
エッチング液を用いて剥離層を溶解する方法と、フィルムを移動させて剥離を行う方法とを併せて用いることにより、より効率的な剥離を行うことができる。
エッチング液を加えながら剥離を進める方法であるため、静電気放電破壊を防止することができる。
また、剥離層内部の密着性が半導体素子層内の膜どうしの密着性よりも弱い場合であれば、エッチング液を加えずにフィルムを移動させる工程のみで剥離を行うことが可能である。この場合も、半導体素子に対する曲げストレスが生じることなく、剥離を行うことができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、フレキシブル発光装置の作製方法（特に剥離工程）について説明する。
図２（Ａ）に剥離する前の素子構造を示す。基板２００上に剥離層２０１及び素子層２０２が形成されている。素子層２０２には薄膜トランジスタ（ＴＦＴ）等が含まれる。素子層２０２上に第１の電極２０３及びＥＬ層２０４が形成されている。ＥＬ層２０４には、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などが含まれる。ＥＬ層２０４上に第２の電極２０５及び紫外線硬化樹脂２０６が形成されている。なお、本実施の形態では第１の電極２０３は陽極として機能し、第２の電極２０５は陰極として機能するものとして以下説明をする。また、実施の形態１における半導体素子層１０２は、本実施の形態における素子層２０２、第１の電極２０３、ＥＬ層２０４、及び第２の電極２０５を含む。
剥離層２０１は金属材料で形成する。金属材料としてアルカリ溶液に可溶な材質を用いることが好ましい。そのような金属材料の一例として、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又はスズ（Ｓｎ）を用いることができる。剥離層２０１として用いるタングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又はスズ（Ｓｎ）の薄膜は、スパッタリング法、プラズマＣＶＤ法、塗布法、印刷法等により、基板２００上に形成することができる。
第１の電極２０３としては、仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物、およびこれらの混合物などを用いることが好ましい。具体的には、例えば、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）等が挙げられる。これらの導電性金属酸化物膜は、通常スパッタリング法により成膜されるが、ゾル−ゲル法などを応用して作製しても構わない。
例えば、酸化インジウム−酸化亜鉛（ＩＺＯ）は、酸化インジウムに対し１〜２０ｗｔ％の酸化亜鉛を加えたターゲットを用いてスパッタリング法により形成することができる。また、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）は、酸化インジウムに対し酸化タングステンを０．５〜５ｗｔ％、酸化亜鉛を０．１〜１ｗｔ％含有したターゲットを用いてスパッタリング法により形成することができる。この他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン）等が挙げられる。
第２の電極２０５としては、仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。このような陰極材料の具体例としては、元素周期表の１族または２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。
次に、エッチング液２０７を用いて剥離層２０１を溶解させる（図２（Ｂ））。エッチング液２０７にはアルカリ溶液を用いる。アルカリ溶液は、剥離層２０１に用いた金属材料を溶解できる（エッチングできる）材質であることが好ましい。そのようなアルカリ溶液の一例として、アンモニア−過酸化水素混合液、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）、ＴＭＡＨ−過酸化水素混合液などが挙げられる。
剥離層２０１として、金属単体では溶解せず、酸化すると溶解する材料（例えばタングステン（Ｗ））を用いた場合には、エッチング液に過酸化水素が混合されたものを用いるとよい。また、剥離層２０１として、金属単体では溶解するが、酸化すると溶解しない材料（例えばアルミニウム（Ａｌ））を用いた場合には、エッチング液に過酸化水素が混合されていないものを用いるとよい。
このように、エッチング液２０７を用いて剥離層２０１を溶解させることによって、ＥＬ層２０４と第２の電極２０５との密着性が弱い素子であっても、ＥＬ層２０４と第２の電極２０５との界面で剥離が生じることなく、基板２００から剥離することができる。また、剥離層２０１を溶解させることができるため、作製した発光素子を曲げることなく剥離を行うことができ、基板の再利用が可能となる。
続いて、剥離層２０１が溶解した領域にフィルム２０８を挿入する（図２（Ｃ））。フィルム２０８には、ＰＥＮ（ポリエチレンナフタレート：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）などを用いる。
なお、図示しないが、実際には、エッチング液２０７を用いて剥離層２０１を溶解させると、素子層２０２及び紫外線硬化樹脂２０６の端部が数ｍｍ程度浮き上がる。浮き上がった部分にフィルム２０８を挿入する。
剥離層２０１が溶解した領域にエッチング液２０７を加えながら、フィルム２０８を剥離が進んでいない領域に向かって移動させることによって、剥離層２０１を除去する（図２（Ｄ））。フィルム２０８を挿入し、エッチング液２０７を用いた剥離層２０１の溶解とフィルム２０８の移動とを同時に行うことにより、発光素子に対する曲げストレスが生じることなく、効率的に剥離を行うことができる。
従来の剥離方法では、本実施の形態で説明したように剥離層２０１を溶解させたとしても、紫外線硬化樹脂２０６を支持体とする転置体２０９と基板２００とを分離させる際に、転置体２０９をわん曲させる必要があった。この方法では素子層２０２やＥＬ層２０４が破壊される可能性がある。本実施の形態では、剥離が進んでいない領域に向かってフィルム２０８を移動させて剥離層２０１を除去するため、素子層２０２やＥＬ層２０４を曲げることなく剥離を行うことができる。
エッチング液を用いて剥離層を溶解する方法と、フィルムを移動させて剥離を行う方法とを併せて用いることにより、より効率的な剥離を行うことができる。
エッチング液を加えながら剥離を進める方法であるため、静電気放電破壊を防止することができる。
また、基板と剥離層の密着性が半導体素子層内の膜どうしの密着性よりも弱い場合であれば、エッチング液を加えずにフィルムを移動させる工程のみで剥離を行うことが可能である。この場合も、半導体素子に対する曲げストレスが生じることなく、剥離を行うことができる。
本実施の形態は、アクティブマトリクス型発光装置について説明したが、パッシブマトリクス型発光装置に適用することも可能である。
本実施の形態は、発光装置について説明したが、液晶表示装置、半導体回路、電子機器など、半導体特性を利用することで機能しうる半導体装置全てに適用することができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、フレキシブル発光装置を剥離する際に用いる紫外線硬化樹脂について説明する。
剥離工程は、基板上に形成された素子層の上方に支持体となる基材を設け、素子層を保持してから行われる。発光装置の場合、発光素子は水や酸素によって劣化し、また有機溶媒に触れると溶解してしまうため、剥離工程においてもどの材料を用いるか、特に工夫が必要となる。
実施の形態１で説明した支持体として用いる紫外線硬化樹脂は、溶媒を用いずに形成することができる。また、８０℃以下の熱処理で作製できるため、ＥＬ層にダメージを与えずに形成することができる。
また、上面射出構造の発光装置を作製する場合は、支持体として用いる基材も透過率が高いものでなくてはならないが、紫外線硬化樹脂は透過率が高いため好適である。
本実施の形態は、発光装置について説明したが、液晶表示装置、半導体回路、電子機器など、半導体特性を利用することで機能しうる半導体装置全てに適用することができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、フレキシブル発光装置の作製工程について図３〜９を用いて説明する。
ガラス基板３００上に第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３を形成する（図３（Ａ））。第１のバッファ層３０１は絶縁性材料で形成する。絶縁性材料の一例として酸化窒化シリコンなどを用いることができる。
剥離層３０２は金属材料で形成する。金属材料としてアルカリ溶液に可溶な材質を用いることが好ましい。そのような金属材料の一例として、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又はスズ（Ｓｎ）を用いることができる。
第２のバッファ層３０３は絶縁性材料で形成する。絶縁性材料の一例として、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコンなどを用いることができる。また、第２のバッファ層３０３は単層でも積層構造としてもよいが、第２のバッファ層３０３の総膜厚は１０００ｎｍ程度以上であることが好ましい。例えば、酸化窒化シリコン膜６００ｎｍ、窒化シリコン膜２００ｎｍ、酸化窒化シリコン膜２００ｎｍを順に積層した構造などが好適である。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
第２のバッファ層３０３上に下地絶縁膜３０４及び結晶性半導体膜３０５を形成する（図３（Ｂ））。下地絶縁膜３０４には窒化酸化シリコンと酸化窒化シリコンの積層膜などを用いることができる。結晶性半導体膜３０５としては、非晶質半導体にレーザを照射して作製した結晶性半導体を用いる。
作製した結晶性半導体膜３０５をエッチングし、島状半導体層３０６を形成する。次に、露出した下地絶縁膜３０４及び島状半導体層３０６上にゲート絶縁膜３０７を形成する（図３（Ｃ））。ゲート絶縁膜３０７には酸化窒化シリコンなどを用いることができる。
次に第１のゲート電極層３０８及び第２のゲート電極層３０９を形成する（図３（Ｄ））。
続いて、第１のゲート電極層３０８及び第２のゲート電極層３０９をエッチングし、第１のゲート電極３１０及び第２のゲート電極３１１を形成する（図４（Ａ））。第１のゲート電極３１０としては窒化タンタル、第２のゲート電極３１１としてはタングステン（Ｗ）などを用いることができる。
次に、第１のゲート電極３１０及び第２のゲート電極３１１上に第１の層間絶縁膜３１２を形成する（図４（Ｂ））。第１の層間絶縁膜３１２は単層でも積層構造としても良く、例えば、酸化窒化シリコン、窒化シリコン、酸化窒化シリコンなどを積層した膜などが挙げられる。
次に、ゲート絶縁膜３０７及び第１の層間絶縁膜３１２にコンタクトホールを形成する。続いて、前述したコンタクトホールを介して、島状半導体層３０６と電気的に接続するように配線３１３を形成する（図４（Ｃ））。配線３１３は単層でも積層構造としても良く、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）の順に積層したものなどが挙げられる。
次に第２の層間絶縁膜３１４を形成し、コンタクトホールを形成し、配線３１３の一部を露出させる。第２の層間絶縁膜３１４としては酸化窒化シリコンを用いると良い。続いて、第２の層間絶縁膜３１４のコンタクトホールを介して、配線３１３と電気的に接続するように第１の電極層を形成する。第１の電極層を所望の形状にエッチングし、第１の電極３１５とする（図４（Ｄ））。
第１の電極３１５としては、仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物、およびこれらの混合物などを用いることが好ましい。具体的には、例えば、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）等が挙げられる。これらの導電性金属酸化物膜は、通常スパッタリング法により成膜されるが、ゾル−ゲル法などを応用して作製しても構わない。
例えば、酸化インジウム−酸化亜鉛（ＩＺＯ）は、酸化インジウムに対し１〜２０ｗｔ％の酸化亜鉛を加えたターゲットを用いてスパッタリング法により形成することができる。また、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）は、酸化インジウムに対し酸化タングステンを０．５〜５ｗｔ％、酸化亜鉛を０．１〜１ｗｔ％含有したターゲットを用いてスパッタリング法により形成することができる。この他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン）等が挙げられる。
第１の電極３１５の端部を覆って、隔壁３１６を形成する。隔壁３１６としては、ポリイミドなどの有機樹脂を用いることができる。次に、ＥＬ層３１７及び第２の電極３１８を形成する（図５（Ａ））。
ＥＬ層３１７には、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、正孔阻止層などが含まれる。ＥＬ層３１７に用いる材料は適宜選択すればよい。
第２の電極３１８としては、仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。このような陰極材料の具体例としては、元素周期表の１族または２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。
作製した発光素子（第１の電極３１５、ＥＬ層３１７、及び第２の電極３１８）を覆って、紫外線硬化樹脂３１９を塗布する（図５（Ｂ））。紫外線硬化樹脂３１９に紫外線を照射し、仮硬化を行う。続いて、加熱処理によって本硬化を行う。ここで、紫外線硬化樹脂３１９は剥離する膜の機械的強度を向上させ、剥離転置する際の支持体として機能するものである。しかし、ＥＬ層３１７は水や有機溶剤に対する耐性が弱いため、水や有機溶剤を用いずに形成できる材料を選択する必要がある。また、ＥＬ層３１７は耐熱性が低いため、本実施の形態で用いる紫外線硬化樹脂３１９には、紫外線照射処理及び８０℃以下程度の加熱処理によって硬化する材料を用いる。
次に、紫外線レーザ３２０を用いてパネル部３２１の外側を囲うように描画する（図６（Ａ）及び図７（Ａ））。
レーザが照射された部分が溶融し、溶融した材料を除去することで、剥離の開始点（描画ライン）３２２が形成される（図６（Ｂ）及び図７（Ｂ））。描画ライン３２２は幅１ｍｍ程度で形成すると良い。なお、図７は発光素子を作製したパネル部の剥離工程を示す斜視図である。
その後、カッター等の物理的手段により描画ラインの周辺部の第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３を除去する（図８（Ａ））。これにより、エッチング液がしみこむスペースをより確実に確保することができる。
描画ライン３２２にエッチング液３２３を導入することにより、剥離層３０２が溶解し、部分的にリフトオフされる（図８（Ｂ））。エッチング液３２３にはアルカリ溶液を用いる。アルカリ溶液は、剥離層３０２に用いた金属材料を溶解できる（エッチングできる）材質であることが好ましい。そのようなアルカリ溶液の一例として、アンモニア−過酸化水素混合液、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）−過酸化水素混合液などを用いることができる。
剥離層３０２として、金属単体では溶解せず、酸化すると溶解する材料（例えばタングステン（Ｗ））を用いた場合には、エッチング液に過酸化水素が混合されたものを用いるとよい。また、剥離層３０２として、金属単体では溶解するが、酸化すると溶解しない材料（例えばアルミニウム（Ａｌ））を用いた場合には、エッチング液に過酸化水素が混合されていないものを用いるとよい。
剥離層３０２にタングステン（Ｗ）、エッチング液３２３にアンモニア−過酸化水素混合液を用いた場合、エッチング液３２３が触れた部分の剥離層３０２は数秒で溶解する。このため、剥離層３０２と第１のバッファ層３０１との密着性又は剥離層３０２と第２のバッファ層３０３との密着性を弱めることができ、発光素子に曲げストレスが生じることなく剥離を行うことができる。
図６（Ｂ）乃至図８（Ｂ）において、描画ライン３２２が第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３、下地絶縁膜３０４、及び紫外線硬化樹脂３１９を２つに分断しているが、図の簡略化のため、図９では描画ラインより左側の第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３、下地絶縁膜３０４、及び紫外線硬化樹脂３１９を省略することとする。
リフトオフが進んだ領域３２４では、ガラス基板３００と第２のバッファ層３０３との間に隙間が生じる。その隙間にフィルム３２５を挿入する（図９（Ａ））。
なお、図示しないが、実際には、エッチング液３２３を用いて剥離層３０２を溶解させると、紫外線硬化樹脂３１９の端部が数ｍｍ程度浮き上がる。浮き上がった部分にフィルム３２５を挿入する。
エッチング液３２３を加えながら、まだ剥離の進んでいない領域３２６に向かって移動させることにより、リフトオフ領域が広がる（図９（Ｂ））。挿入するフィルム３２５としては、例えばＰＥＮ（ポリエチレンナフタレート：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）などを用いることができる。
剥離が完了したら、付着したエッチング液を純水で洗浄する。以上の工程により、フレキシブル発光装置を作製することができる。なお、エッチング液を洗浄するための溶液としては、エッチング液を洗浄できる溶液であれば何を用いても良い。
発光装置のカラー化は、画素のアライメントを行い、赤（Ｒ）緑（Ｇ）青（Ｂ）に発光する発光材料を塗り分ける方法や、着色層（カラーフィルタ）を形成する方法によってなされる。剥離を行い、発光素子をフレキシブル化すると、被形成面のわん曲、シュリンクなどの問題が生じるため、アライメントをとるのが困難である。本実施の形態においては、ＥＬ層や着色層（カラーフィルタ）などを剥離工程の前に形成することができるので、カラー化にも容易に適用できる。また、作製工程の途中に剥離工程が入る場合は、転置を少なくとも２回行う必要があるが、本実施の形態に示した作製方法は工程数が短く、製造しやすいというメリットがある。
また、エッチング液を加えながら剥離を進める方法であるため、静電気放電破壊を防止することもできる。
また、剥離層内部の密着性が半導体素子層内の膜どうしの密着性よりも弱い場合であれば、エッチング液を加えずにフィルムを移動させる工程のみで剥離を行うことが可能である。この場合も、半導体素子に対する曲げストレスが生じることなく、剥離を行うことができる。
本実施の形態は、アクティブマトリクス型発光装置について説明したが、パッシブマトリクス型発光装置に適用することも可能である。
本実施の形態は、発光装置について説明したが、液晶表示装置、半導体回路、電子機器など、半導体特性を利用することで機能しうる半導体装置全てに適用することができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
本実施例では、エッチング液（アンモニア−過酸化水素混合液）で剥離層（タングステン（Ｗ））をエッチングする際のエッチレートについて説明する。
まず、ガラス基板上にタングステン（Ｗ）５０ｎｍを形成した。次に、エッチング液として（Ａ）過酸化水素水：アンモニア水：水＝５：２：２で混合した液、（Ｂ）過酸化水素水：アンモニア水：水＝５：２：０で混合した液を用い、ディップ方式にてウェットエッチングを行った。なお、過酸化水素水の濃度は３４．５％、アンモニア水の濃度は２８％である。結果を表１に示す。
表１より、水で希釈していない混合液（Ｂ）は、水で希釈した混合液（Ａ）の約１．３倍のエッチレートであることがわかった。この結果から、本発明の一態様においては、エッチング液として水で希釈していない混合液を用いることとした。
なお、本実施例は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
本実施例では、フレキシブル発光装置の作製工程について図３〜９を用いて説明する。
ガラス基板３００上に酸化窒化シリコン膜をＣＶＤ法により１００ｎｍ成膜し、第１のバッファ層３０１とした。続いて、タングステン（Ｗ）膜を５０ｎｍ、酸化窒化シリコン膜を６００ｎｍ、窒化シリコン膜を２００ｎｍ、酸化窒化シリコン膜を２００ｎｍ成膜した。タングステン（Ｗ）膜は剥離層３０２として、それ以外の膜は第２のバッファ層３０３として設けた（図３（Ａ））。このとき、第２のバッファ層３０３の総膜厚が１０００ｎｍ以上であることが必要である。これは、剥離面がＥＬ層まで移動するのを防ぐためである。
第２のバッファ層３０３上に下地絶縁膜３０４として、窒化酸化シリコン膜１４０ｎｍと酸化窒化シリコン膜１００ｎｍを成膜した。
次に結晶性半導体膜３０５を形成した（図３（Ｂ））。半導体層としては、非晶質半導体、結晶性半導体、微結晶半導体などを用いることができるが、本実施例では非晶質半導体にレーザを照射して作製した結晶性半導体を用いた。
作製した結晶性半導体膜３０５をエッチングし、島状半導体層３０６を形成する。次にゲート絶縁膜３０７を成膜した（図３（Ｃ））。ゲート絶縁膜３０７として酸化窒化シリコン１１０ｎｍを形成した。
次に、第１のゲート電極層３０８として窒化タンタルを３０ｎｍ成膜し、第２のゲート電極層３０９としてタングステン（Ｗ）を３７０ｎｍ成膜した（図３（Ｄ））。
続いて、第１のゲート電極層３０８及び第２のゲート電極層３０９をエッチングし、第１のゲート電極３１０及び第２のゲート電極３１１を形成した（図４（Ａ））。
次に、第１のゲート電極３１０及び第２のゲート電極３１１上に第１の層間絶縁膜３１２を形成した（図４（Ｂ））。第１の層間絶縁膜３１２は、酸化窒化シリコン５０ｎｍ、窒化酸化シリコン１４０ｎｍ、酸化窒化シリコン５２０ｎｍを順に積層した。
次に、ゲート絶縁膜３０７及び第１の層間絶縁膜３１２にコンタクトホールを形成した。続いて、前述したコンタクトホールを介して、島状半導体層３０６と電気的に接続するように配線３１３を形成する（図４（Ｃ））。配線３１３は単層でも良いし、積層構造としても良いが、本実施例では、チタン（Ｔｉ）１００ｎｍ、アルミニウム（Ａｌ）７００ｎｍ、チタン（Ｔｉ）１００ｎｍの順に積層した。
次に第２の層間絶縁膜３１４として酸化窒化シリコンを１５０ｎｍ成膜した。続いて、コンタクトホールを形成することにより、配線３１３の一部を露出させた。
第２の層間絶縁膜３１４のコンタクトホールを介して、配線３１３と電気的に接続するように第１の電極層を形成した。第１の電極層としてはＩＴＳＯ（ＩＴＯにＳｉＯ２が含まれたもの）を１２５ｎｍ成膜した。第１の電極層をエッチングし、第１の電極３１５とした（図４（Ｄ））。
第１の電極３１５の端部を覆って、ポリイミドでなる隔壁３１６を形成した。次に、ＥＬ層３１７及び第２の電極３１８を形成した（図５（Ａ））。
ＥＬ層３１７には、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、正孔阻止層などが含まれる。ＥＬ層３１７に用いる材料は適宜選択すればよいが、本実施例においては、正孔注入層としてＮＰＢ（４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル）と酸化モリブデンの複合層を５０ｎｍ、正孔輸送層としてＮＰＢを１０ｎｍ、発光層としてはＡｌｑ（トリス（８−キノリノラト）アルミニウム）とクマリン６を共蒸着により４０ｎｍ、電子輸送層としてＡｌｑを１０ｎｍ、電子注入層としてＡｌｑと炭酸セシウムを共蒸着により２０ｎｍ成膜した。第２の電極にはアルミニウム（Ａｌ）を用いた。なお、発光層のＡｌｑはホスト材料、クマリン６はゲスト材料である。
作製した発光素子（第１の電極３１５、ＥＬ層３１７、及び第２の電極３１８）を覆うように、バーコータで紫外線硬化樹脂３１９を１５０μｍ塗布した（図５（Ｂ））。紫外線硬化樹脂３１９として、アクリル−ウレタン系樹脂（Ｎｏｒｌａｎｄ ＮＥＡ１２１）を用いた。アクリル−ウレタン系樹脂は８０℃以下の低温焼成が可能であり、可視光透過率が９０％以上であるため、発光装置の作製に適した材料であると言える。
次に紫外線（波長：３６５ｎｍ）を２０ｍＷ／ｃｍ２で３分照射し、仮硬化を行った。続いて、プレス機で０．５ＭＰａの圧力をかけながら、８０℃の熱処理を３時間行い、本硬化を行った。
次に紫外線レーザ３２０（波長：２６６ｎｍ、出力：１．８Ｗ）を用いて、パネルとなる領域（パネル部）３２１の外側を囲うように描画した（図６（Ａ）及び図７（Ａ））。
レーザが照射された部分は溶融するため、剥離の開始点（描画ライン）３２２を形成することができた（図６（Ｂ）及び図７（Ｂ））。なお、描画ライン３２２は幅１ｍｍ程度で形成した。
その後、カッターで描画ライン３２２の周辺部の第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３を削った（図８（Ａ））。これにより、アンモニア−過酸化水素混合液が入り込むスペースをより確実に確保することができる。
次に、描画ライン３２２にエッチング液３２３を導入した。エッチング液３２３としては、アンモニア−過酸化水素混合液を用いた。エッチング液３２３に触れた剥離層は数秒で溶解し、部分的にリフトオフされた（図８（Ｂ））。
図６（Ｂ）乃至図８（Ｂ）において、描画ライン３２２が第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３、下地絶縁膜３０４、及び紫外線硬化樹脂３１９を２つに分断しているが、図の簡略化のため、図９では描画ラインより左側の第１のバッファ層３０１、剥離層３０２、第２のバッファ層３０３、下地絶縁膜３０４、及び紫外線硬化樹脂３１９を省略することとする。
エッチング液３２３を加えながら、リフトオフが進んだ領域３２４のガラス基板３００と第２のバッファ層３０３との隙間にフィルム３２５を挿入した（図９（Ａ））。本実施例ではフィルム３２５としてＰＥＮ（ポリエチレンナフタレート：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）フィルム（厚さ：５０μｍ）を用いた。
なお、図示しないが、実際には、エッチング液３２３を用いて剥離層３０２を溶解させると、紫外線硬化樹脂３１９の端部が数ｍｍ程度浮き上がる。浮き上がった部分にフィルム３２５を挿入した。
まだ剥離の進んでいない領域（リフトオフが進んでいない領域）３２６に向かってフィルム３２５を移動させると、リフトオフ領域が広がり、剥離層を除去することができた（図９（Ｂ））。
剥離完了後、付着したエッチング液を純水で洗浄した。以上の工程により、フレキシブル発光装置を作製することができた。
発光装置のカラー化は、画素のアライメントを行い、赤（Ｒ）緑（Ｇ）青（Ｂ）に発光する発光材料を塗り分ける方法や、着色層（カラーフィルタ）を形成する方法によってなされる。剥離を行い、発光素子をフレキシブル化すると、被形成面の湾曲、シュリンクなどの問題が生じるため、アライメントをとるのが困難である。本実施例においては、ＥＬ層や着色層（カラーフィルタ）などを剥離工程の前に形成することができるので、カラー化にも容易に適用できる。また、作製工程の途中に剥離工程が入る場合は、転置を少なくとも２回行う必要があるが、本実施例に示した作製方法は工程数が短く、製造しやすいというメリットがある。
なお、エッチング液を加えながら剥離を進める方法であるため、静電気放電破壊を防止することもできる。
本実施例は、アクティブマトリクス型発光装置について説明したが、パッシブマトリクス型発光装置に適用することも可能である。
本実施例は、発光装置について説明したが、液晶表示装置、半導体回路、電子機器など、半導体特性を利用することで機能しうる半導体装置全てに適用することができる。
なお、本実施例は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
実施例２において、剥離を行う際に用いるフィルムを挿入するための溝（開口部）を、レーザで形成した描画ライン３２２とした。しかし、本発明の一態様はこの方法に限定されない。本実施例では、実施例２で説明した溝の形成方法とは別の形成方法について、図１２を用いて説明する。
紫外線レーザ１２２０（波長：２６６ｎｍ、出力：１．３〜１．８Ｗ）を用いて、パネルとなる領域１２２１の外側を囲い、かつ、剥離層が露出するように描画ライン１２２２を形成し、さらに、描画ライン１２２２の外側を囲い、かつ、剥離層が露出するように描画ライン１２２３を形成した。つまり、パネルとなる領域１２２１からするとその外側に、二重の描画ラインを形成したことになる。そして、描画ライン１２２２と描画ライン１２２３の間には、後に除去される領域１２２４が設けられた。描画ライン１２２２と描画ライン１２２３の間隔は０．５〜２ｍｍ程度が望ましい。また、描画ライン１２２２，１２２３の幅はそれぞれ０．０５〜０．１ｍｍ程度が望ましい。本実施例では、描画ライン１２２２と描画ライン１２２３の間隔は０．８ｍｍとし、描画ライン１２２２，１２２３の幅は、０．１ｍｍとした。
次いで、除去される領域１２２４をカッター等で除去した。この結果、剥離層が露出された溝１２２５が形成された。また、溝１２２５の幅は１〜２ｍｍ程度が望ましい。なお、本実施例では、溝１２２５の幅は１ｍｍとした。
次いで、溝１２２５にエッチング液を導入した。この結果、エッチング液に触れた剥離層は溶解して、部分的にリフトオフされた。次いで、エッチング液を加えながら、リフトオフが進んだ部分に対して、フィルムを挿入した。つまり、溶解した剥離層にフィルムを挿入した。フィルムはフィルム状のポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）等の有機樹脂を用いても良い。本実施例ではフィルムとしてＰＥＮフィルム（厚さ：５０μｍ）を用いた。
本実施例では、紫外線レーザ１２２０を用いて、二重の描画ラインを形成し、溝１２２５を形成することで、フィルムを剥離層に挿入するスペースを十分に確保できた。さらに、溝１２２５の領域は、剥離層が露出しているので、他の工程を必要とせず、エッチング液を溝１２２５に導入するだけで、エッチング液が剥離層に接することができた。
なお、本実施例は、本明細書の他の実施の形態で示した構成又は実施例で示した構成と適宜組み合わせて実施することができる。
実施例２に沿ってパッシブマトリクス型のフレキシブル発光素子を作製した。
図１０（Ａ）は、フレキシブル発光素子の第１の端部と第２の端部をそれぞれ手で持ち、第１の端部と第２の端部の距離を約３〜５ｃｍに近づけ、フレキシブル発光素子をわん曲させた状態で発光させた写真である。図１０（Ｂ）は、直径７３ｍｍの円筒形のプラスチック基材に貼り付けた状態で発光させた写真である。
本実施例では、実施の形態１〜４及び実施例１〜４により得られるフレキシブル発光装置を表示部に組み込んだ電子機器について説明する。本発明の一態様のフレキシブル発光装置を組み込むことができる電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末、及び電子書籍などが挙げられる。その一例を図１１に示す。
図１１（Ａ）はテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明の一態様は、表示部２０１１の作製に適用される。図１１（Ａ）の表示部は、わん曲可能なフレキシブル発光装置を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望の形状のテレビジョン装置を作製することができる。
なお、本発明の一態様はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤などの表示媒体としても様々な用途に適用することができる。
図１１（Ｂ）は携帯情報端末（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
１００ 基板
１０１ 剥離層
１０２ 半導体素子層
１０３ 紫外線硬化樹脂
１０４ エッチング液
１０５ フィルム
１０６ 転置体
２００ 基板
２０１ 剥離層
２０２ 素子層
２０３ 第１の電極
２０４ ＥＬ層
２０５ 第２の電極
２０６ 紫外線硬化樹脂
２０７ エッチング液
２０８ フィルム
２０９ 転置体
３００ ガラス基板
３０１ 第１のバッファ層
３０２ 剥離層
３０３ 第２のバッファ層
３０４ 下地絶縁膜
３０５ 結晶性半導体膜
３０６ 島状半導体層
３０７ ゲート絶縁膜
３０８ 第１のゲート電極層
３０９ 第２のゲート電極層
３１０ 第１のゲート電極
３１１ 第２のゲート電極
３１２ 第１の層間絶縁膜
３１３ 配線
３１４ 第２の層間絶縁膜
３１５ 第１の電極
３１６ 隔壁
３１７ ＥＬ層
３１８ 第２の電極
３１９ 紫外線硬化樹脂
３２０ 紫外線レーザ
３２１ パネル部
３２１ パネル部
３２２ 描画ライン
３２３ エッチング液
３２４ リフトオフが進んだ領域
３２５ フィルム
３２６ 剥離の進んでいない領域
２０１０ 筐体
２０１１ 表示部
２０１２ キーボード部
２０１３ スピーカー部
３００１ 本体
３００２ 表示部
３００４ 記憶媒体
３００５ 操作スイッチ
３００６ アンテナ

Claims (7)

  1. 基板上に剥離層を形成し、
    前記剥離層上に半導体素子を形成し、
    前記半導体素子上に樹脂層を形成し、
    エッチング液を用いて前記剥離層を溶解し、
    前記剥離層の溶解した領域にフィルムを挿入し、
    前記フィルムを前記剥離層の溶解していない領域に向かって移動させることによって、前記基板と前記半導体素子とを分離することを特徴とするフレキシブル半導体装置の作製方法。
  2. 基板上に剥離層を形成し、
    前記剥離層上にバッファ層を形成し、
    前記バッファ層上に半導体素子を形成し、
    前記半導体素子上に樹脂層を形成し、
    エッチング液を用いて前記剥離層を溶解し、
    前記剥離層の溶解した領域にフィルムを挿入し、
    前記フィルムを前記剥離層の溶解していない領域に向かって移動させることによって、前記基板と前記半導体素子とを分離することを特徴とするフレキシブル半導体装置の作製方法。
  3. 請求項１又は２において、
    前記半導体素子を囲うようにレーザを照射して、前記樹脂層に溝を形成し、
    前記溝に沿って、前記エッチング液を用いて前記剥離層を溶解することを特徴とするフレキシブル半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記フィルムはポリエチレンナフタレートであることを特徴とするフレキシブル半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記エッチング液はアンモニア−過酸化水素混合液であることを特徴とするフレキシブル半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記樹脂層は紫外線硬化樹脂で形成されることを特徴とするフレキシブル半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記剥離層はタングステンを含むことを特徴とするフレキシブル半導体装置の作製方法。
JP2009252939A 2008-11-20 2009-11-04 フレキシブル半導体装置の作製方法 Expired - Fee Related JP5586920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009252939A JP5586920B2 (ja) 2008-11-20 2009-11-04 フレキシブル半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008296369 2008-11-20
JP2008296369 2008-11-20
JP2009252939A JP5586920B2 (ja) 2008-11-20 2009-11-04 フレキシブル半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010153804A JP2010153804A (ja) 2010-07-08
JP2010153804A5 JP2010153804A5 (ja) 2012-12-06
JP5586920B2 true JP5586920B2 (ja) 2014-09-10

Family

ID=42172349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252939A Expired - Fee Related JP5586920B2 (ja) 2008-11-20 2009-11-04 フレキシブル半導体装置の作製方法

Country Status (5)

Country Link
US (1) US8058083B2 (ja)
JP (1) JP5586920B2 (ja)
KR (1) KR101581173B1 (ja)
CN (1) CN101740495B (ja)
TW (1) TWI487020B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
WO2012046428A1 (ja) * 2010-10-08 2012-04-12 シャープ株式会社 半導体装置の製造方法
US8552536B2 (en) * 2010-12-16 2013-10-08 Qualcomm Mems Technologies, Inc. Flexible integrated circuit device layers and processes
JP6029040B2 (ja) * 2012-05-31 2016-11-24 エルジー・ケム・リミテッド 有機電子装置の製造方法
US8815707B2 (en) * 2012-06-21 2014-08-26 Board of Trustess of the Leland Stanford Junior University Environmentally-assisted technique for transferring devices onto non-conventional substrates
KR102224416B1 (ko) 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
CN104576971A (zh) * 2013-10-24 2015-04-29 胜华科技股份有限公司 可挠式元件及其制造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
TW201519725A (zh) * 2013-11-14 2015-05-16 Wintek Corp 電子元件半成品、電子元件及其製造方法
EP3075005A1 (en) * 2013-11-25 2016-10-05 The Board of Trustees of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures
DE112015000866T5 (de) * 2014-02-19 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung und Ablöseverfahren
KR102368997B1 (ko) * 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
JP6531360B2 (ja) * 2014-08-25 2019-06-19 凸版印刷株式会社 有機ｅｌ発光素子及び有機ｅｌ発光素子の製造方法
CN104992944B (zh) * 2015-05-26 2018-09-11 京东方科技集团股份有限公司 一种柔性显示母板及柔性显示面板的制作方法
KR102354973B1 (ko) * 2015-06-10 2022-01-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US9870099B2 (en) * 2016-03-29 2018-01-16 Microsoft Technology Licensing, Llc Pressure sensing display
CN109760320B (zh) * 2018-12-05 2022-01-25 歌尔股份有限公司 光学薄膜转移方法和光学薄膜转移装置
CN110234056B (zh) * 2019-06-21 2021-01-12 京东方科技集团股份有限公司 换能器及其制备方法、换能装置

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4034225C2 (de) * 1990-10-26 1994-01-27 Reinhard Jurisch Datenträger für Identifikationssysteme
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US5541399A (en) * 1994-09-30 1996-07-30 Palomar Technologies Corporation RF transponder with resonant crossover antenna coil
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
KR19990028523A (ko) 1995-08-31 1999-04-15 야마모토 히데키 반도체웨이퍼의 보호점착테이프의 박리방법 및 그 장치
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0849788B1 (en) * 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
JP3960645B2 (ja) * 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2001026500A (ja) 1999-07-14 2001-01-30 Canon Inc 薄膜単結晶デバイスの製造法
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001111081A (ja) 1999-07-30 2001-04-20 Canon Inc 太陽電池モジュール及び太陽電池モジュールの製造方法
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
US7159241B1 (en) * 2000-06-15 2007-01-02 Hitachi, Ltd. Method for the determination of soundness of a sheet-shaped medium, and method for the verification of data of a sheet-shaped medium
JP3534042B2 (ja) * 2000-06-21 2004-06-07 オムロン株式会社 コイン形ｉｃタグおよびその製造方法
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US20030006121A1 (en) * 2001-07-09 2003-01-09 Lee Kenneth Yukou Passive radio frequency identification system for identifying and tracking currency
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6887650B2 (en) * 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
AU2002356667A1 (en) * 2002-01-10 2003-07-24 Bundesdruckerei Gmbh Valuable document or security document comprising a switch
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
JP2004047975A (ja) 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7045073B2 (en) * 2002-12-18 2006-05-16 Intel Corporation Pre-etch implantation damage for the removal of thin film layers
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4637477B2 (ja) 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP2005079395A (ja) 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005079553A (ja) * 2003-09-03 2005-03-24 Seiko Epson Corp 転写方法、剥離方法、及び剥離装置
JP2005148638A (ja) 2003-11-19 2005-06-09 Nitto Denko Corp 粘着型光学フィルムの剥離方法
US7601236B2 (en) * 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
CN100502018C (zh) 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
WO2005081303A1 (en) * 2004-02-25 2005-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101020661B1 (ko) * 2004-06-02 2011-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101599456B (zh) 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9053401B2 (en) * 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
WO2006022169A1 (en) 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP4801337B2 (ja) * 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
JP4479512B2 (ja) 2005-01-18 2010-06-09 東レ株式会社 回路基板用部材および回路基板用部材の製造方法
JP2006245544A (ja) * 2005-01-28 2006-09-14 Semiconductor Energy Lab Co Ltd パターン付基板及びその形成方法、並びに半導体装置及びその作製方法
JP5052031B2 (ja) * 2005-06-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8138502B2 (en) * 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP2007086863A (ja) * 2005-09-20 2007-04-05 Fuji Xerox Co Ltd 非接触ｉｃタグ、非接触ｉｃタグを備えた部材のパッケージ及び非接触ｉｃタグを備えた部材を用いる装置
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5094232B2 (ja) * 2006-06-26 2012-12-12 株式会社半導体エネルギー研究所 半導体装置を内包する用紙およびその作製方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP4402144B2 (ja) * 2006-09-29 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI430435B (zh) * 2006-09-29 2014-03-11 Semiconductor Energy Lab 半導體裝置的製造方法

Also Published As

Publication number Publication date
CN101740495A (zh) 2010-06-16
CN101740495B (zh) 2014-03-12
TW201036056A (en) 2010-10-01
TWI487020B (zh) 2015-06-01
KR20100056983A (ko) 2010-05-28
US20100124795A1 (en) 2010-05-20
US8058083B2 (en) 2011-11-15
KR101581173B1 (ko) 2015-12-30
JP2010153804A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5586920B2 (ja) フレキシブル半導体装置の作製方法
TWI661552B (zh) 發光裝置的製造方法、發光裝置以及電子裝置
KR101217111B1 (ko) 표시장치 및 그것의 제조방법
TWI328837B (en) Semiconductor device and method of manufacturing the same
KR101106661B1 (ko) 반도체장치 제조방법
JP2023029959A (ja) 表示装置
TWI356497B (en) Display device and method for fabricating the same
TW200822226A (en) Method for manufacturing display device
JP4817946B2 (ja) 表示装置の作製方法
JP2008124419A (ja) 有機電界発光表示装置及び有機電界発光表示装置の製造方法
JP2008124420A (ja) 有機電界発光表示装置及びその製造方法
JP4689439B2 (ja) 発光装置
JP2008122905A (ja) 有機電界発光表示装置及びその製造方法
KR102017086B1 (ko) 도너 기판 및 도너 기판을 이용한 유기 발광 표시 장치의 제조 방법
JP2006113568A (ja) 表示装置、及び表示装置の作製方法
TW201037830A (en) Substrate board for display device and method for making the substrate board
JP4860343B2 (ja) 表示装置の作製方法
JP4809600B2 (ja) 半導体装置の作製方法
JP5072202B2 (ja) 表示装置の作製方法
JP5008357B2 (ja) 表示装置の作製方法
JP2006041265A (ja) 半導体装置の作製方法
JP5236903B2 (ja) 表示装置及び表示装置の作製方法
JP4673579B2 (ja) 表示装置
JP2008042179A (ja) 発光素子、発光装置、及び発光素子の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140723

R150 Certificate of patent or registration of utility model

Ref document number: 5586920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees