JP5478199B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5478199B2 JP5478199B2 JP2009256135A JP2009256135A JP5478199B2 JP 5478199 B2 JP5478199 B2 JP 5478199B2 JP 2009256135 A JP2009256135 A JP 2009256135A JP 2009256135 A JP2009256135 A JP 2009256135A JP 5478199 B2 JP5478199 B2 JP 5478199B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- insulating film
- silicon substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 323
- 239000000758 substrate Substances 0.000 claims description 221
- 150000002500 ions Chemical class 0.000 claims description 73
- 238000010438 heat treatment Methods 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000010408 film Substances 0.000 description 294
- 239000010410 layer Substances 0.000 description 80
- 230000015572 biosynthetic process Effects 0.000 description 23
- 239000012535 impurity Substances 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 21
- 229910052739 hydrogen Inorganic materials 0.000 description 21
- -1 hydrogen ions Chemical class 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 125000001309 chloro group Chemical group Cl* 0.000 description 3
- 238000001678 elastic recoil detection analysis Methods 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置の作製方法に関する。
半導体装置の高速化、低消費電力化のために、絶縁膜上に単結晶シリコンを有する基板（ＳＯＩ基板）が用いられている。ＳＯＩ基板を用いてＮ型薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）およびＰ型ＴＦＴを有する半導体装置が作製されている。
一般にＴＦＴはその構造、用途によって最適なシリコンの配向が異なることが知られている。Ｎチャネル型ＴＦＴには面方位が（１００）の単結晶シリコンをチャネルに用いることが好ましく、Ｐチャネル型ＴＦＴには面方位が（１１０）の単結晶シリコンをチャネルに用いることが好ましい。
特許文献１は、面方位が（１００）の単結晶シリコンおよび面方位が（１１０）の単結晶シリコンを有するＳＯＩ基板を開示している。また面方位が（１００）の単結晶シリコンをチャネルに用いたＮチャネル型ＴＦＴおよび面方位が（１１０）の単結晶シリコンをチャネルに用いたＰチャネル型ＴＦＴを有する半導体装置の作製方法を開示している。その作製方法を以下に説明する（図１）。
面方位が（１１０）の単結晶シリコン基板１００２の表面に熱酸化膜１００１を形成する。熱酸化膜１００１と面方位が（１００）配向の単結晶シリコン基板１０００とを貼り合わせる。貼り合わせは１１００℃のアニールを行う（図１（Ａ））。単結晶シリコン基板１００２を機械研磨と化学エッチングにより薄くして単結晶シリコン膜１００３を形成する。単結晶シリコン膜１００３の下面に熱酸化膜１００４を形成する。熱酸化膜１００４と半導体基板１００５とを貼り合わせる（図１（Ｂ））。
単結晶シリコン基板１０００を研磨、化学エッチングにより、単結晶シリコン膜を形成する。単結晶シリコン膜を島状にしてＮチャネル型ＴＦＴ１０１３の活性層１００６を形成する。熱酸化膜１００１を選択的に除去して、Ｐチャネル型ＴＦＴ１０１４の活性層となる単結晶シリコン膜１００３を露出させる（図１（Ｃ））。
単結晶シリコン膜１００３上にゲート絶縁膜１００９を形成し、活性層１００６上にゲート絶縁膜１０１０を形成する。ゲート絶縁膜１００９上にゲート電極１０１２を形成し、ゲート絶縁膜１０１０上にゲート電極１０１１を形成する。ゲート電極１０１１をマスクとして用いて、Ｎ型の不純物イオンをドープして、Ｎ型ＴＦＴのソース領域１０２０およびドレイン領域１００８を形成し、ゲート電極１０１２をマスクとして用いて、Ｐ型の不純物イオンをドープして、Ｐ型ＴＦＴのソース領域１０２１およびドレイン領域１００７を形成する。面方位が（１００）の単結晶シリコンをチャネル形成領域１０１６に用いたＮチャネル型ＴＦＴ１０１３の一部、および（１１０）配向の単結晶シリコンをチャネル形成領域１０１５に用いたＰチャネル型ＴＦＴ１０１４の一部が形成される（図１（Ｄ））。その後、層間絶縁膜形成、コンタクトホール形成、ソース電極およびドレイン電極を形成する。
しかし特許文献１のように、単結晶シリコン基板を機械研磨と化学エッチングにより薄くして単結晶シリコン膜を形成するのでは非常に時間を要する上に、研磨量、エッチング量の制御が難しい。一方、単結晶シリコン基板から単結晶シリコン膜を形成する方法として、研磨や化学エッチングの他に、スマートカット（登録商標）法を用いる方法がある。スマートカット法とは、水素イオンをドープすることによりシリコン基板内に脆化層を形成し、熱処理により脆化層から単結晶シリコン膜をはく離する方法である（例えば特許文献２）。スマートカット法は、水素イオンの加速エネルギーやドーズ量を制御することにより、単結晶シリコン膜の膜厚を制御できる。
特許文献１の作製方法に上記方法を適用してみる（図２）。面方位が（１００）の単結晶シリコン基板１１００に水素イオン１１０５をドープして脆化層１１１０を形成する。脆化層１１１０は単結晶シリコン基板１１００の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるように水素イオンのエネルギーを調節する。一方、面方位が（１１０）の単結晶シリコン基板１１０２にも、水素イオン１１０５と同量の水素イオン１１０６をドープして脆化層１１１１を形成する。脆化層１１１１は単結晶シリコン基板１１０２の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるように水素イオンのエネルギーを調節する（図２（Ａ））。
単結晶シリコン基板１１０２にＣＶＤ法、スパッタ法等により酸化膜１１０１を形成する（図２（Ｂ））。
次に酸化膜１１０１と（１００）配向の単結晶シリコン基板１１００とを貼り合わせる（図２（Ｂ））。ここでアニールして貼り合わせを行うと、脆化層１１１０および脆化層１１１１で単結晶シリコン膜１１１２および単結晶シリコン膜１１１３がはく離してしまう（図２（Ｃ））。単結晶シリコン膜１１１２および単結晶シリコン膜１１１３の厚さはそれぞれ５０ｎｍ以上２００ｎｍ以下と薄いため、取り扱いが困難である。
以上のように特許文献１の作製方法へスマートカット法を適用すると、単結晶シリコン膜の取り扱いが困難になり、歩留まりの向上を図ることができない。そこで面方位が（１００）の単結晶シリコン膜および面方位が（１１０）の単結晶シリコン膜を有するＳＯＩ基板を、高い歩留まりで作製する方法を開示する。
第１の単結晶シリコン基板内に第１のイオンをドープして、第１の脆化層を形成する。第２の単結晶シリコン基板内に第２のイオンをドープして選択的に第２の脆化層を形成する。第２のイオンのドーズ量は第１のイオンのドーズ量よりも少なくする。第１のイオンおよび第２のイオンは、それぞれ水素イオン、又は水素イオンとヘリウムイオンである。水素イオンはＨ＋、Ｈ２ ＋又はＨ３ ＋を含む。第１の単結晶シリコン基板と第２の単結晶シリコン基板とを貼り合わせた後、第１の加熱処理を行うと、第１の脆化層のみから第１の単結晶シリコン基板の一部をはく離でき、第１の単結晶シリコン膜を形成することができる。第２の単結晶シリコン基板であって、第２の脆化層が形成されていない領域を除去した後、第２の加熱処理を行うと、第２の脆化層から第２の単結晶シリコン基板の一部をはく離でき、第２の単結晶シリコン膜を形成することができる。なお第２の加熱処理の温度は第１の加熱処理の温度よりも高い。第１の単結晶シリコン基板および第２の単結晶シリコン基板のうち、一方が、面方位が（１００）の単結晶シリコン基板であり、他方が、面方位が（１１０）の単結晶シリコン基板である。
本発明の一態様は、第１の単結晶シリコン基板表面に第１の絶縁膜を形成する工程と、第２の単結晶シリコン基板表面に第２の絶縁膜を形成する工程と、第１の絶縁膜を介して第１の単結晶シリコン基板全面に第１のイオンをドープして第１の単結晶シリコン基板内に第１の脆化層を形成する工程と、第２の絶縁膜を介して第２のイオンをドープして第２の単結晶シリコン基板内に選択的に第２の脆化層を形成する工程と、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶シリコン基板と第２の単結晶シリコン基板とを貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶シリコン基板の一部をはく離して、第２の単結晶シリコン基板に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶シリコン膜を形成する工程と、第１の単結晶シリコン膜上に第３の絶縁膜を形成する工程と、第２の単結晶シリコン基板であって、第２の脆化層が形成されていない領域を除去する工程と、第３の絶縁膜を介して、ベース基板と第２の単結晶シリコン基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶シリコン基板の一部をはく離してベース基板に、第１の絶縁膜および第２の絶縁膜を介して、第２の単結晶シリコン膜を形成する工程と、第２の単結晶シリコン膜を選択的に除去して、島状の第２の単結晶シリコン膜を形成するとともに、第１の絶縁膜および第２の絶縁膜の一部を除去して、第１の単結晶シリコン膜を露出させる工程と、第１の単結晶シリコン膜を選択的に除去して、島状の第１の単結晶シリコン膜を形成する工程と、を有する。
本発明の一態様は、第１の単結晶シリコン基板表面に第１の絶縁膜を形成する工程と、第２の単結晶シリコン基板表面に第２の絶縁膜を形成する工程と、第２の絶縁膜上であって、第２の単結晶シリコン基板の周縁部を全て覆う第１のマスクを形成する工程と、第１の絶縁膜を介して第１の単結晶シリコン基板全面に第１のイオンをドープして第１の単結晶シリコン基板内に第１の脆化層を形成する工程と、第１のマスクを用いて、第２の絶縁膜を介して第２のイオンをドープして第２の単結晶シリコン基板内に選択的に第２の脆化層を形成する工程と、第１のマスクを除去する工程と、第１の絶縁膜および前記第２の絶縁膜を介して、第１の単結晶シリコン基板と第２の単結晶シリコン基板とを貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶シリコン基板の一部をはく離して、第２の単結晶シリコン基板に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶シリコン膜を形成する工程と、第１の単結晶シリコン膜上に第３の絶縁膜を形成する工程と、第３の絶縁膜上であって、第２の脆化層を全て覆う第２のマスクを形成する工程と、第２のマスクを用いて、第３の絶縁膜の周縁部、第１の絶縁膜の周縁部、第２の絶縁膜の周縁部および第２の単結晶シリコン基板の周縁部を除去する工程と、第３の絶縁膜を介して、ベース基板と第２の単結晶シリコン基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶シリコン基板の一部をはく離してベース基板に、第１の絶縁膜および前記第２の絶縁膜を介して、第２の単結晶シリコン膜を形成する工程と、第２の単結晶シリコン膜を選択的に除去して、島状の第２の単結晶シリコン膜を形成するとともに、第１の絶縁膜および第２の絶縁膜の一部を除去して、第１の単結晶シリコン膜を露出させる工程と、第１の単結晶シリコン膜を選択的に除去して、島状の第１の単結晶シリコン膜を形成する工程と、を有する。
以上において、第２のイオンのドーズ量は第１のイオンのドーズ量よりも少なくする。これによって第２の加熱処理の温度を第１の加熱処理の温度よりも高くすることができる。第１の加熱処理では第１の単結晶シリコン膜を形成するが、第２の単結晶シリコン膜を形成することはない。
例えば第１のイオンのドーズ量を２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２とし、第２のイオンのドーズ量を第１のイオンのドーズ量よりも少なく、例えば１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２とする。このドーズ量により第１の加熱処理の温度を４７０−４８０℃で第１の単結晶シリコン膜を形成することができ、第２の加熱処理の温度を４９０℃以上、好ましくは４９０−５００℃で第２の単結晶シリコン膜を形成することができる。第２のイオンのドーズ量を第１のイオンのドーズ量よりも０．５×１０１６−１．０×１０１６ｃｍ−２少なくすると、第２の加熱処理の温度を、第１の加熱処理の温度よりも１０−２０℃高くすることができる。
第１の単結晶シリコン基板の主表面の面方位は（１００）である場合には、第２の単結晶シリコン基板の主表面の面方位は（１１０）である。第１の単結晶シリコン基板の主表面の面方位は（１１０）である場合には、第２の単結晶シリコン基板の主表面の面方位は（１００）である。第１のイオンおよび第２のイオンは、それぞれ水素イオン、又は水素イオンとヘリウムイオンである。水素イオンはＨ＋、Ｈ２ ＋又はＨ３ ＋を含む。
また第１の単結晶シリコン基板の主表面の面方位は（１００）であり、第２の単結晶シリコン基板の主表面の面方位は（１１０）である場合には、島状の第１の単結晶シリコン膜にＮチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成するとともに、島状の第２の単結晶シリコン膜にＰチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、を有する。
さらに島状の第１の単結晶シリコン膜上に第１のゲート絶縁膜を形成し、第１のゲート絶縁膜上に第１のゲート電極を形成し、第１のゲート電極をマスクとして島状の第１の単結晶シリコン膜にＮ型の不純物イオンを添加してＮチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、島状の第２の単結晶シリコン膜上に第２のゲート絶縁膜を形成し、第２のゲート絶縁膜上に第２のゲート電極を形成し、第２のゲート電極をマスクとして島状の第２の単結晶シリコン膜にＰ型の不純物イオンを添加してＰチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、を有する。
または、第１の単結晶シリコン基板の主表面の面方位は（１１０）であり、第２の単結晶シリコン基板の主表面の面方位は（１００）である場合には、島状の第１の単結晶シリコン膜にＰチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成するとともに、島状の第２の単結晶シリコン膜にＮチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、を有する。
さらに島状の第１の単結晶シリコン膜上に第１のゲート絶縁膜を形成し、第１のゲート絶縁膜上に第１のゲート電極を形成し、第１のゲート電極をマスクとして島状の第１の単結晶シリコン膜にＰ型の不純物イオンを添加してＰチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、島状の第２の単結晶シリコン膜上に第２のゲート絶縁膜を形成し、第２のゲート絶縁膜上に第２のゲート電極を形成し、第２のゲート電極をマスクとして島状の第２の単結晶シリコン膜にＮ型の不純物イオンを添加してＮチャネル型のＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、を有する。
面方位が（１００）の単結晶シリコン膜および面方位が（１１０）の単結晶シリコン膜を有するＳＯＩ基板を、高い歩留まりで作製することができる。
以下に、本発明の実施の形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
（実施の形態１）
第１の単結晶シリコン基板表面に第１の絶縁膜を形成する工程と、第２の単結晶シリコン基板表面に第２の絶縁膜を形成する工程と、第１の単結晶シリコン基板内に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶シリコン基板内に第２のイオンをドープして選択的に第２の脆化層を形成する工程と、を説明する。第２のイオンのドーズ量は第１のイオンのドーズ量よりも少なくする。これにより第２の加熱処理の温度を第１の加熱処理の温度よりも高くすることができる。
第１の単結晶シリコン基板表面に第１の絶縁膜を形成する工程と、第２の単結晶シリコン基板表面に第２の絶縁膜を形成する工程と、第１の単結晶シリコン基板内に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶シリコン基板内に第２のイオンをドープして選択的に第２の脆化層を形成する工程と、を説明する。第２のイオンのドーズ量は第１のイオンのドーズ量よりも少なくする。これにより第２の加熱処理の温度を第１の加熱処理の温度よりも高くすることができる。
次に第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶シリコン基板と前記第２の単結晶シリコン基板とを貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶シリコン基板の一部をはく離して、第２の単結晶シリコン基板に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶シリコン膜を形成する工程と、第１の単結晶シリコン膜上に第３の絶縁膜を形成する工程と、第２の単結晶シリコン基板であって、第２の脆化層が形成されていない領域を除去する工程と、第３の絶縁膜を介して、ベース基板と第２の単結晶シリコン基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶シリコン基板の一部をはく離してベース基板に、第１の絶縁膜および第２の絶縁膜を介して、第２の単結晶シリコン膜を形成する工程と、第２の単結晶シリコン膜を選択的に除去して、島状の第２の単結晶シリコン膜を形成するとともに、第１の絶縁膜および第２の絶縁膜の一部を除去して、第１の単結晶シリコン膜を露出させる工程と、第１の単結晶シリコン膜を選択的に除去して、島状の第１の単結晶シリコン膜を形成する工程と、を説明する。
単結晶シリコン基板（第１の単結晶シリコン基板）１上に絶縁膜（第１の絶縁膜）２を形成する。また単結晶シリコン基板（第２の単結晶シリコン基板）３上に絶縁膜（第２の絶縁膜）４を形成する（図３（Ａ））。
本実施の形態では単結晶シリコン基板１の主表面の面方位は（１００）であり、Ｎチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成するのに用いる。一方単結晶シリコン基板３は主表面の面方位は（１１０）であり、Ｐチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成するのに用いる。ただしこれに限定されず、単結晶シリコン基板１の主表面の面方位は（１１０）であり、Ｐチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成するのに用い、単結晶シリコン基板３の主表面の面方位は（１００）であり、Ｎチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル形成領域を形成するのに用いてもよい。
絶縁膜２および絶縁膜４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を単層、又は積層させて形成することができる。これらの絶縁膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。
酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０−７０原子％、窒素が０．５−１５原子％、シリコンが２５−３５原子％、水素が０．１−１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５−３０原子％、窒素が２０−５５原子％、シリコンが２５−３５原子％、水素が１０−３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
ＣＶＤ法を用いて酸化シリコン膜を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いると生産性の点から好ましい。
単結晶シリコン基板を熱酸化して酸化シリコン膜を形成する場合、酸化性雰囲気中にハロゲンを添加することが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶シリコン基板に熱酸化処理を行うことにより、塩素酸化された酸化シリコン膜を形成する。この場合、酸化シリコン膜は塩素原子を、例えば１×１０１７ａｔｏｍｓ／ｃｍ３−１×１０２１ａｔｏｍｓ／ｃｍ３で含有する。
例えば酸素に対し塩化水素（ＨＣｌ）を０．５−１０体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、９００℃−１１５０℃の温度（代表的には１０００℃）で熱酸化処理を行うことができる。処理時間は０．１−６時間、好ましくは０．５−１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ−１０００ｎｍ（好ましくは５０ｎｍ−３００ｎｍ）、例えば１００ｎｍの厚さとする。
酸化シリコン膜に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶シリコン基板が汚染されることを防止する。また、単結晶シリコン基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化シリコン膜を形成した後に行われる熱処理により、単結晶シリコン基板に含まれる不純物が酸化シリコン膜に析出し、ハロゲン（例えば塩素）と反応して捕獲される。これにより単結晶シリコン基板の汚染を防ぐことができる。
特に、酸化シリコン膜に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
また酸化シリコン膜に含有させるハロゲン原子は塩素原子に限られない。酸化シリコン膜にフッ素原子を含有させてもよい。単結晶シリコン基板の表面をフッ素酸化するには、単結晶シリコン基板の表面をフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行えばよい。
絶縁膜４を介して単結晶シリコン基板３上に選択的にマスク（第１のマスク）１０１を形成する。マスク１０１はレジスト、酸化珪素又は窒化珪素からなり、フォトリソグラフィー法により形成する（図３（Ａ））。マスク１０１を形成する領域は限定されないが、単結晶シリコン基板３のうち、マスク１０１が覆う領域は後の工程において除去されるため、単結晶シリコン基板３の端部から１．０ｍｍ−１０．０ｍｍの周縁部に形成する（図３（Ｂ））。すなわち、長さ１０３、１０４は１．０ｍｍ−１０．０ｍｍとする。図３（Ｂ）は図３（Ａ）の上面図である。
なおマスク１０１を形成する領域は単結晶シリコン基板３の周縁部に限定されない。上述のとおり、単結晶シリコン基板３のうち、マスク１０１が覆う領域は後の工程において除去される。単結晶シリコン基板３の主表面の面方位が（１１０）である場合、単結晶シリコン基板３からは、Ｐチャネル型ＴＦＴ用の半導体層が形成される。よって半導体層を形成しない領域を覆うようにマスク１０１を形成すればよい。例えば絶縁膜４上にマスク１０１を線状に形成してもよい（図１２）。またマスク１０１を網目状に形成してもよい（図１３）。以降の工程に関しては、図３のようにマスク１０１を形成するものとして説明する。
絶縁膜２を介して単結晶シリコン基板１全面にイオン（第１のイオン）５、具体的には水素イオン、または水素イオンとヘリウムイオンをドープして脆化層（第１の脆化層）６を形成する（図４（Ａ））。水素イオンはＨ＋、Ｈ２ ＋又はＨ３ ＋を含む。水素イオンは例えば水素（Ｈ２）、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）等から生成される。
イオン５のドーズ量は特に限定されないが、例えば２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２とする。このドーズ量により脆化層６から単結晶シリコン膜（第１の単結晶シリコン膜）９を４７０−４８０℃で剥離することができる。脆化層６は単結晶シリコン基板１の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるようにイオン５のエネルギーを調節する。
単結晶シリコン基板３にも絶縁膜４を介してイオン（第２のイオン）７をドープして選択的に脆化層（第２の脆化層）８を形成する（図４（Ａ））。イオン７はイオン５と同じイオンを用いる。単結晶シリコン基板３のうち、マスク１０１が覆う領域には、脆化層８は原理的には形成されないが、イオン７の一部が回り込んでマスク１０１が覆う領域にもドープされることもある。
イオン７のドーズ量は、イオン５のドーズ量よりも少なく、例えば１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２とする。このドーズ量により脆化層８から単結晶シリコン膜（第２の単結晶シリコン膜）１２を４９０℃以上、好ましくは４９０−５００℃で剥離することができる。イオン７のドーズ量をイオン５のドーズ量よりも０．５×１０１６−１．０×１０１６ｃｍ−２少なくすると、脆化層８から単結晶シリコン基板３を剥離する温度を、脆化層６から単結晶シリコン基板１を剥離する温度よりも１０−２０℃高くすることができる。
脆化層８は、脆化層６の場合と同様に、単結晶シリコン基板３の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるようにイオン７のエネルギーを調節する。
脆化層６および脆化層８を形成する領域の深さは、イオン５およびイオン７の運動エネルギー、質量と電荷、イオン５およびイオン７の入射角等によって調節する。なお運動エネルギーは加速電圧などにより調節できる。
上述したイオンの照射方法において、生成されるイオン種（Ｈ＋、Ｈ２ ＋又はＨ３ ＋）の総量に対してＨ３ ＋の割合を５０％以上、好ましくは、Ｈ３ ＋の割合を７０％以上とする。同じ質量のイオンを照射することで、単結晶シリコン基板１、３の同じ深さに集中させてイオンを添加することができる。
脆化層６および脆化層８を浅い領域に形成するためには、イオン５およびイオン７の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、イオンを効率よく、単結晶シリコン基板１、３に添加できる。
脆化層８を形成した後、マスク１０１をアッシング法等により除去する。
絶縁膜２および絶縁膜４を対向させて、単結晶シリコン基板１と単結晶シリコン基板３とを貼り合わせる（図４（Ｂ））。具体的には、絶縁膜２の表面と絶縁膜４の表面とを接合させる。
単結晶シリコン基板１と単結晶シリコン基板３とを貼り合わせた後、４７０−４８０℃、０．５−６０分で熱処理を行う。温度上昇によって、脆化層６に形成されている微小な孔には、ドープされたイオンが析出し、内部の圧力が上昇する。圧力の上昇により、脆化層６の微小な孔に体積変化が起こり、脆化層６に亀裂が生じる。脆化層６に沿って単結晶シリコン基板１を分離することができる。絶縁膜２は単結晶シリコン基板３に接合しているので、単結晶シリコン基板３上には単結晶シリコン基板１から分離された単結晶シリコン膜９が形成される（図４（Ｃ））。単結晶シリコン膜９の主表面の面方位は（１００）である。一方、単結晶シリコン基板３へのイオン７のドーズ量が単結晶シリコン基板１へのイオン５のドーズ量よりも少ないため、この熱処理では脆化層８から単結晶シリコン基板３は分離されない（図４（Ｃ））。
単結晶シリコン膜９の表面が凹凸を有している場合には、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）などにより平坦化する。また単結晶シリコン膜９に対するエキシマレーザーアニール、ＲＴＡ、フラッシュランプアニールなどにより、単結晶シリコン膜９の表面を平坦化させることおよび単結晶シリコン膜９の結晶性を回復させることができる。
単結晶シリコン膜９上に絶縁膜（第３の絶縁膜）１０をＣＶＤ法、スパッタ法等により形成する（図５（Ａ））。絶縁膜１０は絶縁膜２および絶縁膜４と同様な絶縁膜でよい。
絶縁膜１０の上にマスク（第２のマスク）１０２を形成する（図５（Ｂ））。マスク１０２は絶縁膜１０上であって、脆化層８を覆うように形成する。マスク１０２はマスク１０１と同様な方法で形成すればよい。マスク１０２は脆化層８を覆うように形成すればよく、脆化層８をどのくらい覆うかは限定されないが、単結晶シリコン基板３のうち、マスク１０２が覆っていない領域は後の工程において除去されるため、脆化層８全体を覆うことが好ましい（図５（Ｃ））。図５（Ｃ）は図５（Ｂ）の上面図である。
マスク１０２が覆っていない領域をドライエッチング法等により除去する（図６（Ａ））。絶縁膜１０、単結晶シリコン膜９、絶縁膜２、絶縁膜４および単結晶シリコン基板３の周縁部が除去される。単結晶シリコン基板３については、上述したように、マスク１０１で覆った領域、すなわち単結晶シリコン基板３の周縁部を除去する。また単結晶シリコン基板３は脆化層８が形成されている領域よりも深く除去する。単結晶シリコン基板３は脆化層８が形成されている凸領域１０５と、凹領域１０６とを有することになる。
マスク１０２をアッシング法等により除去する。
続いてベース基板１１を準備し（図６（Ｂ））、単結晶シリコン基板３とベース基板１１を貼り合わせる（図６（Ｃ））。具体的には絶縁膜１０の表面とベース基板１１の表面とを接合させる。
ベース基板１１としては、例えば、絶縁体でなる基板を用いることができる。例えばガラス基板を用いることが好ましい。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板１１として単結晶半導体基板（例えば、単結晶シリコン基板等）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いてもよい。
ベース基板１１としては大面積化が可能で安価なガラス基板を用いた場合には、低コスト化を図ることができる。例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることにより、当該マザーガラス基板に、複数の単結晶シリコン基板を貼り付けてＳＯＩ基板を製造することにより、ＳＯＩ基板の大面積化が実現できる。
単結晶シリコン基板３とベース基板１１を貼り合わせた後、４９０℃以上、好ましくは４９０−５００℃、０．５−６０分で熱処理を行うと、脆化層８に沿って単結晶シリコン基板３を分離することができる。ベース基板１１には単結晶シリコン基板１から分離された単結晶シリコン膜９および単結晶シリコン基板３から分離された単結晶シリコン膜１２が形成される（図７（Ａ））。単結晶シリコン膜９、絶縁膜１０および単結晶シリコン膜１２は積層されている。単結晶シリコン膜１２の主表面の面方位は（１１０）である。
単結晶シリコン膜１２の表面が凹凸を有している場合には、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）などにより平坦化する。また単結晶シリコン膜１２に対するエキシマレーザーアニール、ＲＴＡ、フラッシュランプアニールなどにより、単結晶シリコン膜１２の表面を平坦化させることおよび単結晶シリコン膜１２の結晶性を回復させることができる。
次にフォトリソグラフィー法を用いて、単結晶シリコン膜１２を選択的に除去して、島状の単結晶シリコン膜１３を形成する。そして絶縁膜２および絶縁膜４の一部を除去して、単結晶シリコン膜９を露出させる（図７（Ｂ））。単結晶シリコン膜９上には島状の絶縁膜２’および島状の絶縁膜４’、島状の単結晶シリコン膜１３が形成される。
フォトリソグラフィー法を用いて、単結晶シリコン膜９を選択的に除去して、島状の単結晶シリコン膜１４を形成する（図７（Ｃ））。島状の単結晶シリコン膜１３は島状の単結晶シリコン膜１４’の上方に形成される。
以上の工程により、主表面の面方位が（１００）である島状の単結晶シリコン膜１４および主表面の面方位が（１１０）である島状の単結晶シリコン膜１３をベース基板１１上に形成することができる。すなわち、面方位が（１００）の単結晶シリコン膜１４および面方位が（１１０）の単結晶シリコン膜１３を有するＳＯＩ基板を作製することができる。
なお単結晶シリコン基板１の主表面の面方位が（１１０）であり、単結晶シリコン基板３の主表面の面方位が（１００）である場合には、主表面の面方位が（１００）である島状の単結晶シリコン膜１３および主表面の面方位が（１１０）である島状の単結晶シリコン膜１４をベース基板１１上に形成することができる。
島状の単結晶シリコン膜１３および１４を用いて、ベース基板１１上にＰチャネル型ＴＦＴを形成するとともにＮチャネル型ＴＦＴを形成する。
（実施の形態２）
次に実施の形態１で作製した島状の単結晶シリコン膜１３および島状の単結晶シリコン膜１４を用いて、Ｐチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル領域を形成するとともに、Ｎチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル領域を形成する工程を説明する。なお島状の単結晶シリコン膜１３は主表面の面方位が（１１０）の島状の単結晶シリコン膜であり、島状の単結晶シリコン膜１４は主表面の面方位が（１００）の島状の単結晶シリコン膜であるとして説明する。
次に実施の形態１で作製した島状の単結晶シリコン膜１３および島状の単結晶シリコン膜１４を用いて、Ｐチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル領域を形成するとともに、Ｎチャネル型ＴＦＴのソース領域、ドレイン領域およびチャネル領域を形成する工程を説明する。なお島状の単結晶シリコン膜１３は主表面の面方位が（１１０）の島状の単結晶シリコン膜であり、島状の単結晶シリコン膜１４は主表面の面方位が（１００）の島状の単結晶シリコン膜であるとして説明する。
島状の単結晶シリコン膜１３および島状の単結晶シリコン膜１４上にゲート絶縁膜１５を形成する。ゲート絶縁膜１５上にゲート電極１６、１７を形成する（図８（Ａ））。
ゲート電極１６、１７を形成した後、島状の単結晶シリコン膜１３をレジストマスク１８で覆う（図８（Ｂ））。ゲート電極１７をマスクとしてイオンドーピング法またはイオン注入法によりＮ型の不純物元素（リンまたはヒ素）を島状の単結晶シリコン膜１４に添加する。島状の単結晶シリコン膜１４に自己整合的にＮ型の不純物領域２０、２１が形成される。Ｎ型の不純物領域２０、２１はそれぞれソース領域、ドレイン領域として機能する。島状の単結晶シリコン膜１４のゲート電極１７と重なる領域はチャネル形成領域２２となる（図８（Ｂ））。
レジストマスク１８を除去した後、島状の単結晶シリコン膜１４をレジストマスク２５で覆う（図８（Ｃ））。ゲート電極１６をマスクとしてイオンドーピング法またはイオン注入法によりＰ型の不純物元素（ボロン）を島状の単結晶シリコン膜１３に添加する。島状の単結晶シリコン膜１３に自己整合的にＰ型の不純物領域２６、２７が形成される。Ｐ型の不純物領域２６、２７はそれぞれソース領域、ドレイン領域として機能する。島状の単結晶シリコン膜１３のゲート電極１６と重なる領域はチャネル形成領域２８となる（図８（Ｃ））。ここでは、Ｎ型の不純物領域２０、２１を形成した後、Ｐ型の不純物領域２６、２７を形成する方法を説明したが、先にＰ型の不純物領域２６、２７を形成してもよい。なお島状の単結晶シリコン膜１３、１４にはソース領域２０、２６、ドレイン領域２１、２７、チャネル形成領域２２、２８を形成しているが、必要に応じてＬＤＤ領域、オフセット領域を形成してもよい。
なお島状の単結晶シリコン膜１３は主表面の面方位が（１００）の島状の単結晶シリコン膜であり、島状の単結晶シリコン膜１４は主表面の面方位が（１１０）の島状の単結晶シリコン膜である場合には、島状の単結晶シリコン膜１３にはＮ型の不純物元素を添加し、島状の単結晶シリコン膜１４にはＰ型の不純物元素を添加する。
レジストマスク２５を除去した後、加熱処理を行ってドープした不純物元素を活性化させる。
加熱処理の後、水素を含んだ絶縁膜３０を形成する。３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜３０中に含まれる水素を島状の単結晶シリコン膜１３、１４中に拡散させる。絶縁膜３０は、プラズマＣＶＤ法により形成した窒化シリコンまたは窒化酸化シリコンを用いる。島状の単結晶シリコン膜１３、１４へ供給される水素は、島状の単結晶シリコン膜１３、１４内のダングリングボンドを終端する。
層間絶縁膜３１を形成する（図９）。層間絶縁膜３１は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜や積層構造の膜である。層間絶縁膜３１にコンタクトホールを形成した後、配線３２を形成する（図９）。配線３２はソース電極およびドレイン電極となる。配線３２は、例えばアルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜からなる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜である。
以上の工程により、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴを有する半導体装置を作製することができる。
（実施の形態３）
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴを有する半導体装置を含むエレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）を説明する（図１０）。図１０（Ａ）はＥＬ表示装置の画素の平面図であり、図１０（Ｂ）は、Ｊ−Ｋ切断線による図１０（Ａ）の断面図である。
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴを有する半導体装置を含むエレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）を説明する（図１０）。図１０（Ａ）はＥＬ表示装置の画素の平面図であり、図１０（Ｂ）は、Ｊ−Ｋ切断線による図１０（Ａ）の断面図である。
画素領域は、選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含む層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、島状の単結晶シリコン膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。島状の単結晶シリコン膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域４５１、ソース領域４５２およびドレイン領域４５３が形成されている。島状の単結晶シリコン膜４０３、４０４は、ベース基板上に設けられた島状の単結晶シリコン膜１４、１３に相当する。
選択用トランジスタ４０１はＮチャネル型ＴＦＴであり、ゲート電極は走査線４０５に含まれ、ソース電極およびドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、Ｐチャネル型ＴＦＴであり、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極およびドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３であり、他方は、電流供給線４０７に含まれている。
ゲート電極４１２を覆って、層間絶縁膜３１が形成されている。層間絶縁膜３１上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜３１上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により固定されている。
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置）などが含まれる。それらの一例を図１１に示す。
図１１は、本発明を適用した携帯電話の一例であり、図１１（Ａ）が正面図、図１１（Ｂ）が背面図、図１１（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体７０１と筐体７０２（図１１（Ａ））は、スライドさせることが可能であり、スライドさせることで図１１（Ｃ）のように展開する。表示部７０３には、実施の形態１及び実施の形態２で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１１（Ａ））をスライドさせることで、図１１（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体７０２の裏面（図１１（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
図１１において説明した電子機器は、上述した作製方法を適用して作製することができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
１ 単結晶シリコン基板
２ 絶縁膜
２’ 島状の絶縁膜
３ 単結晶シリコン基板
４ 絶縁膜
４’ 島状の絶縁膜
５ イオン
６ 脆化層
７ イオン
８ 脆化層
９ 単結晶シリコン膜
１０ 絶縁膜
１１ ベース基板
１２ 単結晶シリコン膜
１３ 島状の単結晶シリコン膜
１４ 島状の単結晶シリコン膜
１４’ 島状の単結晶シリコン膜
１５ ゲート絶縁膜
１６ ゲート電極
１７ ゲート電極
１８ レジストマスク
２０ ソース領域
２１ ドレイン領域
２２ チャネル形成領域
２５ レジストマスク
２６ Ｐ型の不純物領域
２７ Ｐ型の不純物領域
２８ チャネル形成領域
３０ 絶縁膜
３１ 層間絶縁膜
３２ 配線
１０１ マスク
１０２ マスク
１０３ 長さ
１０４ 長さ
１０５ 凸領域
１０６ 凹領域
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 島状の単結晶シリコン膜
４０４ 島状の単結晶シリコン膜
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１０ 電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
４５１ チャネル形成領域
４５２ ソース領域
４５３ ドレイン領域
７００ 携帯電話
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ スピーカ
７０５ マイクロフォン
７０６ 操作キー
７０７ ポインティングデバイス
７０８ 表面カメラ用レンズ
７０９ 外部接続端子ジャック
７１０ イヤホン端子
７１１ キーボード
７１２ 外部メモリスロット
７１３ 裏面カメラ
７１４ ライト
１０００ 単結晶シリコン基板
１００１ 熱酸化膜
１００２ 単結晶シリコン基板
１００３ 単結晶シリコン膜
１００４ 熱酸化膜
１００５ 半導体基板
１００６ 活性層
１００７ ドレイン領域
１００８ ドレイン領域
１００９ ゲート絶縁膜
１０１０ ゲート絶縁膜
１０１１ ゲート電極
１０１２ ゲート電極
１０１３ Ｎチャネル型ＴＦＴ
１０１４ Ｐチャネル型ＴＦＴ
１０１５ チャネル形成領域
１０１６ チャネル形成領域
１０２０ ソース領域
１０２１ ソース領域
１１００ 単結晶シリコン基板
１１０２ 単結晶シリコン基板
１１０５ 水素イオン
１１０６ 水素イオン
１１１０ 脆化層
１１１１ 脆化層
１１１２ 単結晶シリコン膜
１１１３ 単結晶シリコン膜
２ 絶縁膜
２’ 島状の絶縁膜
３ 単結晶シリコン基板
４ 絶縁膜
４’ 島状の絶縁膜
５ イオン
６ 脆化層
７ イオン
８ 脆化層
９ 単結晶シリコン膜
１０ 絶縁膜
１１ ベース基板
１２ 単結晶シリコン膜
１３ 島状の単結晶シリコン膜
１４ 島状の単結晶シリコン膜
１４’ 島状の単結晶シリコン膜
１５ ゲート絶縁膜
１６ ゲート電極
１７ ゲート電極
１８ レジストマスク
２０ ソース領域
２１ ドレイン領域
２２ チャネル形成領域
２５ レジストマスク
２６ Ｐ型の不純物領域
２７ Ｐ型の不純物領域
２８ チャネル形成領域
３０ 絶縁膜
３１ 層間絶縁膜
３２ 配線
１０１ マスク
１０２ マスク
１０３ 長さ
１０４ 長さ
１０５ 凸領域
１０６ 凹領域
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 島状の単結晶シリコン膜
４０４ 島状の単結晶シリコン膜
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１０ 電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
４５１ チャネル形成領域
４５２ ソース領域
４５３ ドレイン領域
７００ 携帯電話
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ スピーカ
７０５ マイクロフォン
７０６ 操作キー
７０７ ポインティングデバイス
７０８ 表面カメラ用レンズ
７０９ 外部接続端子ジャック
７１０ イヤホン端子
７１１ キーボード
７１２ 外部メモリスロット
７１３ 裏面カメラ
７１４ ライト
１０００ 単結晶シリコン基板
１００１ 熱酸化膜
１００２ 単結晶シリコン基板
１００３ 単結晶シリコン膜
１００４ 熱酸化膜
１００５ 半導体基板
１００６ 活性層
１００７ ドレイン領域
１００８ ドレイン領域
１００９ ゲート絶縁膜
１０１０ ゲート絶縁膜
１０１１ ゲート電極
１０１２ ゲート電極
１０１３ Ｎチャネル型ＴＦＴ
１０１４ Ｐチャネル型ＴＦＴ
１０１５ チャネル形成領域
１０１６ チャネル形成領域
１０２０ ソース領域
１０２１ ソース領域
１１００ 単結晶シリコン基板
１１０２ 単結晶シリコン基板
１１０５ 水素イオン
１１０６ 水素イオン
１１１０ 脆化層
１１１１ 脆化層
１１１２ 単結晶シリコン膜
１１１３ 単結晶シリコン膜
Claims (3)
- 第１の単結晶シリコン基板表面に第１の絶縁膜を形成する工程と、
第２の単結晶シリコン基板表面に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜を介して前記第１の単結晶シリコン基板全面に第１のイオンをドープして前記第１の単結晶シリコン基板内に第１の脆化層を形成する工程と、
前記第２の絶縁膜を介して第２のイオンをドープして前記第２の単結晶シリコン基板内に選択的に第２の脆化層を形成する工程と、
前記第１の絶縁膜および前記第２の絶縁膜を介して、前記第１の単結晶シリコン基板と前記第２の単結晶シリコン基板とを貼り合わせる工程と、
第１の加熱処理により、前記第１の脆化層から前記第１の単結晶シリコン基板の一部をはく離して、前記第２の単結晶シリコン基板に、前記第１の絶縁膜および前記第２の絶縁膜を介して、第１の単結晶シリコン膜を形成する工程と、
前記第１の単結晶シリコン膜上に第３の絶縁膜を形成する工程と、
前記第２の単結晶シリコン基板であって、前記第２の脆化層が形成されていない領域を除去する工程と、
前記第３の絶縁膜を介して、ベース基板と前記第２の単結晶シリコン基板とを貼り合わせる工程と、
第２の加熱処理により、前記第２の脆化層から前記第２の単結晶シリコン基板の一部をはく離して前記ベース基板に、前記第１の絶縁膜および前記第２の絶縁膜を介して、第２の単結晶シリコン膜を形成する工程と、
前記第２の単結晶シリコン膜を選択的に除去して、島状の第２の単結晶シリコン膜を形成するとともに、前記第１の絶縁膜および前記第２の絶縁膜の一部を除去して、前記第１の単結晶シリコン膜を露出させる工程と、
前記第１の単結晶シリコン膜を選択的に除去して、島状の第１の単結晶シリコン膜を形成する工程と、を有し、
前記第１の単結晶シリコン基板の主表面の面方位は（１００）である場合には、前記第２の単結晶シリコン基板の主表面の面方位は（１１０）であり、
前記第１の単結晶シリコン基板の主表面の面方位は（１１０）である場合には、前記第２の単結晶シリコン基板の主表面の面方位は（１００）であり、
前記第２のイオンのドーズ量は前記第１のイオンのドーズ量よりも少なく、
前記第２の加熱処理の温度は前記第１の加熱処理の温度よりも高いことを特徴とする半導体装置の作製方法。 - 第１の単結晶シリコン基板表面に第１の絶縁膜を形成する工程と、
第２の単結晶シリコン基板表面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上であって、前記第２の単結晶シリコン基板の周縁部を全て覆う第１のマスクを形成する工程と、
前記第１の絶縁膜を介して前記第１の単結晶シリコン基板全面に第１のイオンをドープして前記第１の単結晶シリコン基板内に第１の脆化層を形成する工程と、
前記第１のマスクを用いて、前記第２の絶縁膜を介して第２のイオンをドープして前記第２の単結晶シリコン基板内に選択的に第２の脆化層を形成する工程と、
前記第１のマスクを除去する工程と、
前記第１の絶縁膜および前記第２の絶縁膜を介して、前記第１の単結晶シリコン基板と前記第２の単結晶シリコン基板とを貼り合わせる工程と、
第１の加熱処理により、前記第１の脆化層から前記第１の単結晶シリコン基板の一部をはく離して、前記第２の単結晶シリコン基板に、前記第１の絶縁膜および前記第２の絶縁膜を介して、第１の単結晶シリコン膜を形成する工程と、
前記第１の単結晶シリコン膜上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上であって、前記第２の脆化層を全て覆う第２のマスクを形成する工程と、
前記第２のマスクを用いて、前記第３の絶縁膜の周縁部、前記第１の絶縁膜の周縁部、前記第２の絶縁膜の周縁部および前記第２の単結晶シリコン基板の前記周縁部を除去する工程と、
前記第３の絶縁膜を介して、ベース基板と前記第２の単結晶シリコン基板とを貼り合わせる工程と、
第２の加熱処理により、前記第２の脆化層から前記第２の単結晶シリコン基板の一部をはく離して前記ベース基板に、前記第１の絶縁膜および前記第２の絶縁膜を介して、第２の単結晶シリコン膜を形成する工程と、
前記第２の単結晶シリコン膜を選択的に除去して、島状の第２の単結晶シリコン膜を形成するとともに、前記第１の絶縁膜および前記第２の絶縁膜の一部を除去して、前記第１の単結晶シリコン膜を露出させる工程と、
前記第１の単結晶シリコン膜を選択的に除去して、島状の第１の単結晶シリコン膜を形成する工程と、を有し、
前記第１の単結晶シリコン基板の主表面の面方位は（１００）である場合には、前記第２の単結晶シリコン基板の主表面の面方位は（１１０）であり、
前記第１の単結晶シリコン基板の主表面の面方位は（１１０）である場合には、前記第２の単結晶シリコン基板の主表面の面方位は（１００）であり、
前記第２のイオンのドーズ量は前記第１のイオンのドーズ量よりも少なく、
前記第２の加熱処理の温度は前記第１の加熱処理の温度よりも高いことを特徴とする半導体装置の作製方法。 - 請求項１又は２において、前記第１のイオン及び前記第２のイオンはＨ＋、Ｈ２ ＋又はＨ３ ＋を含み、
前記第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、
前記第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、
前記第１の加熱処理の温度は４７０−４８０℃であり、
前記第２の加熱処理の温度は４９０℃以上であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009256135A JP5478199B2 (ja) | 2008-11-13 | 2009-11-09 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008290500 | 2008-11-13 | ||
| JP2008290500 | 2008-11-13 | ||
| JP2009256135A JP5478199B2 (ja) | 2008-11-13 | 2009-11-09 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010141303A JP2010141303A (ja) | 2010-06-24 |
| JP5478199B2 true JP5478199B2 (ja) | 2014-04-23 |
Family
ID=42165593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009256135A Expired - Fee Related JP5478199B2 (ja) | 2008-11-13 | 2009-11-09 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8030177B2 (ja) |
| JP (1) | JP5478199B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8314018B2 (en) * | 2009-10-15 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI550828B (zh) * | 2011-06-10 | 2016-09-21 | 住友化學股份有限公司 | 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法 |
| WO2012169209A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
| US9275911B2 (en) | 2012-10-12 | 2016-03-01 | Globalfoundries Inc. | Hybrid orientation fin field effect transistor and planar field effect transistor |
| FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03285351A (ja) | 1990-04-02 | 1991-12-16 | Oki Electric Ind Co Ltd | Ｃｍｉｓ型半導体装置およびその製造方法 |
| JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| US6320228B1 (en) * | 2000-01-14 | 2001-11-20 | Advanced Micro Devices, Inc. | Multiple active layer integrated circuit and a method of making such a circuit |
| FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| US6908797B2 (en) * | 2002-07-09 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4289837B2 (ja) * | 2002-07-15 | 2009-07-01 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法及びｓｏｉウエハの製造方法 |
| US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| US6794718B2 (en) * | 2002-12-19 | 2004-09-21 | International Business Machines Corporation | High mobility crystalline planes in double-gate CMOS technology |
| US6777309B1 (en) * | 2003-01-28 | 2004-08-17 | Gem Line Technology Co., Ltd. | Method for fabricating thin film transistor display device |
| JP4794810B2 (ja) * | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2004311955A (ja) * | 2003-03-25 | 2004-11-04 | Sony Corp | 超薄型電気光学表示装置の製造方法 |
| FR2855910B1 (fr) * | 2003-06-06 | 2005-07-15 | Commissariat Energie Atomique | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
| US7253040B2 (en) * | 2003-08-05 | 2007-08-07 | Sharp Kabushiki Kaisha | Fabrication method of semiconductor device |
| JP4651924B2 (ja) * | 2003-09-18 | 2011-03-16 | シャープ株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4285244B2 (ja) * | 2004-01-08 | 2009-06-24 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの作製方法 |
| JP4540359B2 (ja) * | 2004-02-10 | 2010-09-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4319078B2 (ja) * | 2004-03-26 | 2009-08-26 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2006012995A (ja) * | 2004-06-23 | 2006-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4838504B2 (ja) * | 2004-09-08 | 2011-12-14 | キヤノン株式会社 | 半導体装置の製造方法 |
| US7179719B2 (en) * | 2004-09-28 | 2007-02-20 | Sharp Laboratories Of America, Inc. | System and method for hydrogen exfoliation |
| US7176072B2 (en) * | 2005-01-28 | 2007-02-13 | Sharp Laboratories Of America, Inc | Strained silicon devices transfer to glass for display applications |
| US7999400B2 (en) * | 2005-03-25 | 2011-08-16 | Sharp Kabushiki Kaisha | Semiconductor device with recessed registration marks partially covered and partially uncovered |
| US7755113B2 (en) * | 2007-03-16 | 2010-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device |
| KR101461206B1 (ko) * | 2007-05-17 | 2014-11-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| JP2009076879A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8232598B2 (en) * | 2007-09-20 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
-
2009
- 2009-11-09 JP JP2009256135A patent/JP5478199B2/ja not_active Expired - Fee Related
- 2009-11-10 US US12/615,613 patent/US8030177B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20100120224A1 (en) | 2010-05-13 |
| JP2010141303A (ja) | 2010-06-24 |
| US8030177B2 (en) | 2011-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6368392B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| CN102593153B (zh) | 半导体衬底、半导体装置、以及其制造方法 | |
| TW473800B (en) | Method of manufacturing a semiconductor device | |
| US7767547B2 (en) | Manufacturing method of SOI substrate | |
| JP5917595B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP5433220B2 (ja) | 半導体装置及びその作製方法 | |
| TW201244105A (en) | Semiconductor device and method for manufacturing the same | |
| JP5478199B2 (ja) | 半導体装置の作製方法 | |
| TW201218283A (en) | Method for manufacturing semiconductor device | |
| US8653426B2 (en) | Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus | |
| US8420504B2 (en) | Method for manufacturing semiconductor device | |
| US8441021B2 (en) | Display device and manufacturing method thereof | |
| JP5386193B2 (ja) | Ｓｏｉ基板の作製方法 | |
| US20100173472A1 (en) | Method for manufacturing soi substrate and method for manufacturing semiconductor device | |
| JP5618521B2 (ja) | 半導体装置の作製方法 | |
| JP5201967B2 (ja) | 半導体基板の作製方法および半導体装置の作製方法 | |
| JP5580010B2 (ja) | 半導体装置の作製方法 | |
| JP5409041B2 (ja) | 複合基板の製造装置及び当該複合基板の製造装置を用いた複合基板の製造方法 | |
| JP5478916B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP5430109B2 (ja) | Ｓｏｉ基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5478199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |