以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、単結晶半導体層とベース基板との間に窒素含有層を有するSOI基板の作製方法の一例に関して図面を参照して説明する。
まず、単結晶半導体基板100を準備する(図1(A−1)参照)。
単結晶半導体基板100としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径16インチ(400mm)サイズの円形のものが代表的である。なお、単結晶半導体基板100の形状は円形に限られず、矩形状等に加工して用いることも可能である。
次に、単結晶半導体基板100の表面に酸化膜102を形成する(図1(A−2)参照)。
酸化膜102は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、CVD法又はスパッタリング法等を用いて形成することができる。
本実施の形態では、単結晶半導体基板100に熱処理を行うことにより酸化膜102(ここでは、SiOx膜)を形成する(図1(A−2)参照)。熱処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩素(Cl)が添加された酸化性雰囲気中で単結晶半導体基板100に熱処理を行うことにより、塩素酸化された酸化膜102を形成することができる。この場合、酸化膜102は、塩素原子を含有した膜となる。
熱処理の一例としては、酸素に対し塩化水素(HCl)を0.5〜10体積%(好ましくは3体積%)の割合で含む酸化性雰囲気中で、900℃〜1150℃の温度(代表的には1000℃)で行うことができる。熱処理時間は0.1〜6時間、好ましくは0.5〜1時間とすればよい。形成される酸化膜102の膜厚としては、10nm〜1000nm(好ましくは50nm〜300nm)、例えば100nmの厚さとする。
また、酸化膜102に塩素原子を含有させることによって、外因性不純物である重金属(例えば、Fe、Cr、Ni、Mo等)を捕集して単結晶半導体基板100が汚染されることを防止する効果を奏する。
さらに、酸化膜102中に塩素等のハロゲンを含ませることにより、単結晶半導体基板100に悪影響を与える不純物(例えば、Na等の可動イオン)をゲッタリングすることができる。つまり、酸化膜102を形成した後に行われる熱処理により、単結晶半導体基板100に含まれる不純物が酸化膜102に析出し、ハロゲン(例えば塩素)と反応して捕獲されることとなる。それにより酸化膜102中に捕集した当該不純物を固定して単結晶半導体基板100の汚染を防ぐことができる。
また、酸化膜102に含有させるハロゲン原子としては塩素原子に限られない。酸化膜102にフッ素原子を含有させてもよい。単結晶半導体基板100表面をフッ素酸化するには、単結晶半導体基板100表面にフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、NF3を酸化性雰囲気に添加して熱処理を行えばよい。
次に、運動エネルギーを有するイオンを単結晶半導体基板100に照射することで、単結晶半導体基板100の所定の深さに結晶構造が損傷された脆化領域104を形成する(図1(A−3)参照)。図1(A−3)に示すように、酸化膜102を介して、加速されたイオン103を単結晶半導体基板100に照射することで、単結晶半導体基板100の表面から所定の深さの領域にイオン103が添加され、脆化領域104を形成することができる。イオン103は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
脆化領域104が形成される領域の深さは、イオン103の運動エネルギー、質量と電荷、イオン103の入射角等によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン103の平均侵入深さとほぼ同じ深さの領域に脆化領域104が形成される。そのため、イオン103が添加される深さで、単結晶半導体基板100から分離される単結晶半導体層の厚さが決定される。本実施の形態では、この単結晶半導体層の厚さが10nm以上500nm以下、好ましくは50nm以上200nm以下になるように、脆化領域104が形成される深さを調節する。
脆化領域104の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板100に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、H2を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板100に照射する。
イオンドーピング装置において、水素ガスから生成されるイオン種(H+、H2 +、H3 +)の総量に対してH3 +の割合が50%以上とする。より好ましくは、そのH3 +の割合を80%以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、H3 +を50%以上、好ましくは80%以上とする。同じ質量のイオンを照射することで、単結晶半導体基板100の同じ深さに集中させてイオンを添加することができるためである。
脆化領域104を浅い領域に形成するためには、イオン103の加速電圧を低くする必要があるが、プラズマ中のH3 +イオンの割合を高くすることで、水素イオンを効率よく、単結晶半導体基板100に添加できる。H3 +イオンはH+イオンの3倍の質量を持つことから、同じ深さに水素原子を1つ添加する場合、H3 +イオンの加速電圧は、H+イオンの加速電圧の3倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてH3 +を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜102を介してイオンの照射を行うことによって、重金属による単結晶半導体基板100の汚染を防ぐことができる。
なお、加速されたイオン103を単結晶半導体基板100に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやPH3を励起して生成されたH+イオンおよびH2 +イオンを質量分離して、H+イオンまたはH2 +イオンの一方のイオンを加速して、単結晶半導体基板100に照射する。
次に、酸化膜102上に窒素含有層106(例えば、窒化シリコン膜又は窒化酸化シリコン膜等の窒素を含有する絶縁膜)を形成する(図1(A−4)参照)。
本実施の形態において、窒素含有層105は、ベース基板と接合する層(接合層)となる。また、窒素含有層105は、後にベース基板上に単結晶半導体層を設けた際に、ベース基板に含まれるNa(ナトリウム)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
窒素含有層106を接合層として用いる場合、単結晶半導体基板100とベース基板との接合不良を抑制するためには、窒素含有層106の表面を平坦にすることが必要となる。具体的には、窒素含有層106の表面の平均面粗さ(Ra)を0.5nm以下、自乗平均粗さ(Rms)を0.60nm以下、より好ましくは、平均面粗さを0.35nm以下、自乗平均粗さを0.45nm以下とする。また、窒素含有層106の膜厚を、10nm以上200nm以下、好ましくは50nm以上100nm以下の範囲で設けることが好ましい。窒素含有層は膜の応力が大きく厚く形成すると膜が剥がれるおそれがあり、一方で薄く形成しすぎると不純物の拡散を抑制する効果が低減するためである。
また、ベース基板との接合には水素結合が大きく寄与するため、窒素含有層106に水素が多く含まれるように成膜することが好ましい。窒素含有層106に水素を多く含ませることにより、ガラス等のベース基板と水素結合による強固な接合を形成することが可能となる。
このような窒素含有層106を形成するため、本実施の形態では、プラズマCVD法を用いて、窒素含有層106の成膜を、成膜時の基板温度が室温以上300℃以下であって、成膜圧力が160Pa以上で行う。又は、窒素含有層106の成膜を、成膜時の基板温度が室温以上200℃以下であって、成膜圧力が120Pa以上で行う。
成膜時の基板温度を低くすることにより、形成される窒素含有層106の表面の粗さを小さくすることができる。これは、成膜時の基板温度が高くなるにつれて膜の堆積表面での水素ラジカル等によるエッチング反応が過多となり表面荒れを起こすためである。また、成膜時の基板温度を低くすることによって、成膜中の脱水反応を抑制し、窒素含有層106に含まれる水素の量を多くすることができる。
成膜時の圧力を高くすることにより、形成される窒素含有層106の表面の粗さを小さくすることができる。これは、圧力が高くなるにつれて、基板とバルクプラズマ間に形成されるシース中で、水素ラジカル等と中性分子(原子)との衝突が頻繁に起こり、膜の堆積表面での水素ラジカル等によるエッチング反応が抑制されるためである。また、水素ラジカルによる表面水素の引き抜き反応が抑制され、窒素含有層106に含まれる水素の量を多くすることができる。
なお、室温とは通常の半導体装置の作製に供するクリーンルームの室温であり、本明細書では25℃をいう。
また、本実施の形態では、プラズマCVD法において、少なくともシランガス、アンモニアガス及び水素ガスを用いて成膜を行う。アンモニアガスや水素ガスを用いることによって、膜中に水素を多く含む窒素含有層106を形成することができる。特に、水素ガスを導入して成膜することにより窒素含有層106に多くの水素を含有させることができる。
また、プラズマCVD法において、成膜される窒素含有層106に水素を多く含有させることにより、緻密性が低い(膜質が柔らかい)膜とすることができる。一方で、水素を多く有する窒素含有層106に熱処理を行うことにより、膜中の水素を減らし、当該窒素含有層106の緻密性を高める(膜質を硬くする)ことができる。つまり、本実施の形態で成膜される窒素含有層106は、熱処理により膜が収縮する。
そのため、緻密性が低い状態で窒素含有層106を接合層としてベース基板との貼り合わせを行うことにより、ベース基板側の接合面に凹凸がある場合であっても、窒素含有層106が当該凹凸を吸収することができるため、接合不良を抑制することが可能となる。また、貼り合わせと同時又はその後に加熱処理を行うことにより、緻密化された窒素含有層106を得ることができる。
ベース基板として大面積のガラス基板を用いる場合には、貼り合わせの際にガラス基板の表面のうねりが問題となるが、接合層として緻密性が低い窒素含有層106を用いることにより、ガラス表面のうねりを緩和して接合することができる(図3参照)。その結果、ベース基板としてうねりがあるガラス基板等を用いた場合であっても、接合不良を抑制することが可能となる。
また、ベース基板との貼り合わせの際に、加圧処理を行った後に熱処理を行うことが好ましい。加圧処理を行うことによって、窒素含有層106がベース基板側の接合面に存在する凹凸を効果的に吸収し、単結晶半導体基板100とベース基板との接合不良を抑制することができるためである。加圧処理は、単結晶半導体基板100の全面に行ってもよいし、部分的に行ってもよい。
本実施の形態で示すように、脆化領域104を形成した後に窒素含有層106を形成する場合には、当該窒素含有層106の成膜時の基板温度を極力低くすることにより、単結晶半導体基板100中に形成された脆化領域104から脱ガスが起こることを防止することができる。
また、本実施の形態で示すように、酸化膜102を形成した後、窒素含有層106を形成する前に単結晶半導体基板100にイオンを添加することにより、単結晶半導体基板100の表面に損傷層が形成されることを抑制することができる。また、熱酸化法を用いて膜厚が均一な酸化膜102を単結晶半導体基板100上に形成することにより、単結晶半導体基板100中に形成される脆化領域104の深さ方向に対する均一性を向上させることができる。さらに、窒素含有層106の形成前にイオンを添加することにより、接合層となる窒素含有層の表面にイオンの添加に伴う損傷層(表面荒れ)が生じることを防止することができる。
次に、ベース基板120を準備する(図1(B)参照)。
ベース基板120としては、例えば、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板120として単結晶半導体基板(例えば、単結晶シリコン基板等)や多結晶半導体基板(例えば、多結晶シリコン基板)を用いてもよい。
本実施の形態では、ベース基板120としてガラス基板を用いることが好ましい。ベース基板120として大面積化が可能で安価なガラス基板を用いた場合には、低コスト化を図ることができる。特に、ベース基板120として、例えば、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)といわれる大面積のマザーガラス基板を用いることにより、当該マザーガラス基板に、複数の単結晶半導体基板を貼り合わせてSOI基板を製造することにより、SOI基板の大面積化が実現できる。
次に、単結晶半導体基板100とベース基板120を酸化膜102及び窒素含有層106を介して貼り合わせる(図1(C)参照)。ここでは、単結晶半導体基板100とベース基板120とを対向させ、窒素含有層106の表面とベース基板120の表面とを接合させる。
また、単結晶半導体基板100とベース基板120を酸化膜102と窒素含有層106を介して密着させた後、単結晶半導体基板100(又はベース基板120)の一箇所に1〜500N/cm2、好ましくは1〜20N/cm2程度の圧力を加えることが好ましい。この場合、圧力を加えた部分から窒素含有層106とベース基板120とが接合しはじめ、圧力を加えた部分以外においても接合が自発的に形成され全面におよぶ。この接合は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板120に、ガラス基板のように耐熱温度が低い基板を用いることができる。
上述したように、窒素含有層106として、表面が平坦であり、緻密性が低い膜を用いることにより、窒素含有層を接合層として用いる場合であってもベース基板120との接合を良好に行うことができる。
なお、単結晶半導体基板100とベース基板120との貼り合わせを行う前に、単結晶半導体基板100上に形成された窒素含有層106と、ベース基板120の表面処理を行うことが好ましい。
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、2流体洗浄(純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法)又はこれらの方法を組み合わせて行うことができる。特に、窒素含有層106、ベース基板120の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、2流体洗浄等を行うことによって、窒素含有層106、ベース基板120の表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、窒素含有層106とベース基板120との接合強度を向上させることができる。
また、窒素含有層106とベース基板120を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域104に亀裂を発生させない温度とし、例えば、室温以上400℃未満の温度範囲で処理する。この加熱処理により窒素含有層106を緻密化することができる。なお、熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
また、接合強度を増加させる熱処理を行うと共に加圧処理を行ってもよい。加圧処理は、接合面に垂直な方向に圧力が加わるように行う。加圧処理を行うことによって、ベース基板120の表面に凹凸がある場合であっても、緻密性が低い窒素含有層106により当該凹凸が吸収され、接合不良を効果的に低減することが可能となる(図3参照)。
次に、上記熱処理より高い温度で熱処理を行い脆化領域104において単結晶半導体基板100を分離することにより、ベース基板120上に、酸化膜102及び窒素含有層106を介して単結晶半導体層124を設ける(図1(D)参照)。
熱処理を行うことで、温度上昇によって脆化領域104に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域104の微小な孔に体積変化が起こり、脆化領域104に亀裂が生じるので、脆化領域104に沿って単結晶半導体基板100が劈開する。酸化膜102はベース基板120に接合しているので、ベース基板120上には単結晶半導体基板100から分離された単結晶半導体層124が形成される。また、ここでの熱処理の温度は、ベース基板120の歪み点を越えない温度とする。
この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。例えば、RTA装置を用いる場合、加熱温度550℃以上730℃以下、処理時間0.5分以上60分以内で行うことができる。
なお、上述した接合強度を増加させるための熱処理を行わず、図1(D)の熱処理を行うことにより、窒素含有層106とベース基板120との接合強度の増加の熱処理工程と、脆化領域104における分離の熱処理工程を同時に行ってもよい。
以上の工程により、ベース基板120上に酸化膜102及び窒素含有層106を介して単結晶半導体層124が設けられたSOI基板を作製することができる。
本実施の形態で示す作製方法を用いることによって、シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することができる。また、ベース基板としてガラス等のうねりを有する基板を用いた場合であっても、接合不良を抑制することが可能となる。また、窒素含有層を接合層として用いた場合であっても、ベース基板120と単結晶半導体層124との接合強度を向上させることができる。
なお、本実施の形態で示したSOI基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、上記実施の形態と異なるSOI基板の作製方法に関して図面を参照して説明する。具体的には、ベース基板側に接合層となる窒素含有層を設ける場合に関して説明する。
まず、単結晶半導体基板100を準備し(図2(A−1)参照)、当該単結晶半導体基板100上に酸化膜102を形成する(図2(A−2)参照)。本実施の形態において、酸化膜102が単結晶半導体基板100側の接合層となる。
酸化膜102は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、CVD法又はスパッタリング法等を用いて形成することができる。
本実施の形態では、単結晶半導体基板100に熱処理を行うことにより酸化膜102(ここでは、SiOx膜)を形成する(図1(A−2)参照)。熱処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩素(Cl)が添加された酸化性雰囲気中で単結晶半導体基板100に熱処理を行うことにより、塩素酸化された酸化膜102を形成することができる。この場合、酸化膜102は、塩素原子を含有した膜となる。
酸化膜102に塩素原子を含有させることにより、含有された塩素原子は歪みを形成する。その結果、酸化膜102の水分に対する吸収割合が向上し、拡散速度を増大させることができる。つまり、酸化膜102表面に水分が存在する場合に、当該表面に存在する水分を酸化膜102中に素早く吸収し、拡散させることができる。
次に、運動エネルギーを有するイオンを単結晶半導体基板100に照射することで、単結晶半導体基板100の所定の深さに結晶構造が損傷された脆化領域104を形成する(図2(A−3)参照)。なお、脆化領域104の形成方法の詳細については実施の形態1を参照できるため、ここでは省略する。
次に、ベース基板120を用意し(図2(B−1))参照)、当該ベース基板120上に窒素含有層126を形成する(図4(B−2))参照)。本実施の形態において、窒素含有層126がベース基板120側の接合層となる。なお、窒素含有層126は、上記実施の形態1で説明した窒素含有層106の形成方法を適用することができる。
次に、単結晶半導体基板100とベース基板120とを対向させ、酸化膜102の表面と窒素含有層126の表面を接合させる(図8(C)参照)。
また、単結晶半導体基板100とベース基板120を酸化膜102と窒素含有層106を介して密着させた後、単結晶半導体基板100(又はベース基板120)の一箇所に1〜500N/cm2、好ましくは1〜20N/cm2程度の圧力を加えることが好ましい。この場合、圧力を加えた部分から酸化膜102と窒素含有層126とが接合しはじめ、圧力を加えた部分以外においても接合が自発的に形成され全面におよぶ。この接合は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板120に、ガラス基板のように耐熱温度が低い基板を用いることができる。
また、本実施の形態で示すように、酸化膜102を形成した後に単結晶半導体基板100にイオンを添加することにより、酸化膜102の表面に損傷層(表面荒れ)が生じる場合があるが、窒素含有層106として、表面が平坦であり、緻密性が低い膜を用いることにより、酸化膜102の表面荒れを吸収し、接合不良を抑制することができる。また、貼り合わせと同時又はその後に加熱処理を行うことにより、緻密化された窒素含有層126を得ることができる。
なお、単結晶半導体基板100とベース基板120との貼り合わせを行う前に、単結晶半導体基板100上に形成された酸化膜102と、ベース基板120上に形成された窒素含有層126の表面処理を行うことが好ましい。
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、2流体洗浄(純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法)又はこれらの方法を組み合わせて行うことができる。特に、酸化膜102、窒素含有層126の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、2流体洗浄等を行うことによって、酸化膜102、窒素含有層126の表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜102と窒素含有層126の接合強度を向上させることができる。
また、酸化膜102と窒素含有層126を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域104に亀裂を発生させない温度とし、例えば、室温以上400℃未満の温度範囲で処理する。この加熱処理により窒素含有層126を緻密化することができる。なお、熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
一般的に、酸化膜102と窒素含有層126を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
一方で、酸化膜102として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜102が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜102へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板120としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜102と窒素含有層126の接合強度を十分に向上させることが可能となる。また、単結晶半導体基板100とベース基板120の貼り合わせ前に、バイアス電圧を印加して酸化膜102の表面にプラズマ処理を行い当該酸化膜102の表面近傍にマイクロポアを形成することにより、水分を効果的に吸収し拡散させ、低温であっても酸化膜102と窒素含有層126の接合強度を向上させることができる。
また、接合強度を増加させる熱処理を行うと共に加圧処理を行ってもよい。加圧処理は、接合面に垂直な方向に圧力が加わるように行う。加圧処理を行うことによって、酸化膜102の表面が損傷していた場合であっても、緻密性が低い窒素含有層106により当該損傷層が吸収され、接合不良を効果的に低減することが可能となる。
次に、上記熱処理より高い温度で熱処理を行い脆化領域104において単結晶半導体基板100を分離することにより、ベース基板120上に、酸化膜102及び窒素含有層126を介して単結晶半導体層124を設ける(図2(D)参照)。
この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。例えば、RTA装置を用いる場合、加熱温度550℃以上730℃以下、処理時間0.5分以上60分以内で行うことができる。
なお、上述した接合強度を増加させるための熱処理を行わず、図2(D)の熱処理を行うことにより、酸化膜102と窒素含有層126との接合強度の増加の熱処理工程と、脆化領域104における分離の熱処理工程を同時に行ってもよい。
以上の工程により、ベース基板120上に酸化膜102及び窒素含有層126を介して単結晶半導体層124が設けられたSOI基板を作製することができる。
本実施の形態で示す作製方法を用いることによって、シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することができる。また、ベース基板としてガラス等のうねりを有する基板を用いた場合であっても、接合不良を抑制することが可能となる。また、窒素含有層を接合層として用いた場合であっても、ベース基板120と単結晶半導体層124との接合強度を向上させることができる。
なお、本実施の形態で示したSOI基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、上記実施の形態で作製したSOI基板を用いて、半導体装置を作製する方法を説明する。
まず、図4および図5を参照して、nチャネル型薄膜トランジスタ、およびpチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ(TFT)を組み合わせることで、各種の半導体装置を形成することができる。
本実施の形態では、SOI基板として上記図1の工程を用いて作製したSOI基板を用いる場合について説明する。もちろん、上記実施の形態で示した他の方法で作製したSOI基板を用いることも可能である。
図4(A)は、上記図1を用いて説明した方法で作製されたSOI基板の断面図である。
まず、エッチングにより、単結晶半導体層124を素子分離して、図4(B)に示すように半導体層251、252を形成する。半導体層251はnチャネル型のTFTを構成し、半導体層252はpチャネル型のTFTを構成する。
図4(C)に示すように、半導体層251、252上に絶縁膜254を形成する。次に、絶縁膜254を介して半導体層251上にゲート電極255を形成し、半導体層252上にゲート電極256を形成する。
なお、単結晶半導体層124のエッチングを行う前に、TFTのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層124に添加することが好ましい。例えば、nチャネル型TFTが形成される領域に不純物元素を添加し、pチャネル型TFTが形成される領域に不純物元素を添加する。
次に、図4(D)に示すように半導体層251にn型の低濃度不純物領域257を形成し、半導体層252にp型の高濃度不純物領域259を形成する。具体的には、まず、半導体層251にn型の低濃度不純物領域257を形成する。このため、pチャネル型TFTとなる半導体層252をレジストでマスクし、不純物元素を半導体層251に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極255がマスクとなり、半導体層251に自己整合的にn型の低濃度不純物領域257が形成される。半導体層251のゲート電極255と重なる領域はチャネル形成領域258となる。
次に、半導体層252を覆うマスクを除去した後、nチャネル型TFTとなる半導体層251をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層252に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極256がマスクとして機能して、半導体層252にp型の高濃度不純物領域259が自己整合的に形成される。高濃度不純物領域259はソース領域またはドレイン領域として機能する。半導体層252のゲート電極256と重なる領域はチャネル形成領域260となる。ここでは、n型の低濃度不純物領域257を形成した後、p型の高濃度不純物領域259を形成する方法を説明したが、先にp型の高濃度不純物領域259を形成することもできる。
次に、半導体層251を覆うレジストを除去した後、プラズマCVD法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図5(A)に示すように、ゲート電極255、256の側面に接するサイドウォール絶縁膜261、262を形成する。この異方性エッチングにより、絶縁膜254もエッチングされる。
次に、図5(B)に示すように、半導体層252をレジスト265で覆う。半導体層251にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層251に高ドーズ量で不純物元素を添加する。ゲート電極255およびサイドウォール絶縁膜261がマスクとなり、n型の高濃度不純物領域267が形成される。次に、不純物元素の活性化のための加熱処理を行う。
活性化の加熱処理の後、図5(C)に示すように、水素を含んだ絶縁膜268を形成する。絶縁膜268を形成後、350℃以上450℃以下の温度による加熱処理を行い、絶縁膜268中に含まれる水素を半導体層251、252中に拡散させる。絶縁膜268は、プロセス温度が350℃以下のプラズマCVD法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層251、252に水素を供給することで、半導体層251、252中および絶縁膜254との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁膜269を形成する。層間絶縁膜269は、酸化シリコン膜、BPSG(Boron Phosphorus Silicon Glass)膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜269にコンタクトホールを形成した後、図5(C)に示すように配線270を形成する。配線270の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ3層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、nチャネル型TFTとpチャネル型TFTを有する半導体装置を作製することができる。SOI基板の作製過程で、チャネル形成領域を構成する半導体層の酸素濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたTFTを作製することができる。また、チャネル形成領域を構成する半導体層の酸素濃度を1×1018atoms/cm3未満、好ましくは5×1017atoms/cm3未満とすることが望ましい。
図4及び図5を参照してTFTの作製方法を説明したが、TFTの他、容量、抵抗などTFTと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図6はマイクロプロセッサ500の構成例を示すブロック図である。
マイクロプロセッサ500は、演算回路501(Arithmetic logic unit。ALUともいう。)、演算回路制御部502(ALU Controller)、命令解析部503(Instruction Decoder)、割り込み制御部504(Interrupt Controller)、タイミング制御部505(Timing Controller)、レジスタ506(Register)、レジスタ制御部507(Register Controller)、バスインターフェース508(Bus I/F)、読み出し専用メモリ509、およびメモリインターフェース510を有している。
バスインターフェース508を介してマイクロプロセッサ500に入力された命令は、命令解析部503に入力され、デコードされた後、演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505に入力される。演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505は、デコードされた命令に基づき様々な制御を行う。
演算回路制御部502は、演算回路501の動作を制御するための信号を生成する。また、割り込み制御部504は、マイクロプロセッサ500のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部504は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部507は、レジスタ506のアドレスを生成し、マイクロプロセッサ500の状態に応じてレジスタ506の読み出しや書き込みを行う。タイミング制御部505は、演算回路501、演算回路制御部502、命令解析部503、割り込み制御部504、およびレジスタ制御部507の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部505は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図6に示すように、内部クロック信号CLK2は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図7は、このような半導体装置の構成例を示すブロック図である。図7に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ(以下、「RFCPU」という)と呼ぶことができる。
図7に示すように、RFCPU511は、アナログ回路部512とデジタル回路部513を有している。アナログ回路部512として、共振容量を有する共振回路514、整流回路515、定電圧回路516、リセット回路517、発振回路518、復調回路519と、変調回路520を有している。デジタル回路部513は、RFインターフェース521、制御レジスタ522、クロックコントローラ523、インターフェース524、中央処理ユニット525、ランダムアクセスメモリ526、読み出し専用メモリ527を有している。
RFCPU511の動作の概要は以下の通りである。アンテナ528が受信した信号は共振回路514により誘導起電力を生じる。誘導起電力は、整流回路515を経て容量部529に充電される。この容量部529はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部529は、RFCPU511を構成する基板に集積されている必要はなく、他の部品としてRFCPU511に組み込むこともできる。
リセット回路517は、デジタル回路部513をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路518は、定電圧回路516により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路519は、受信信号を復調する回路であり、変調回路520は、送信するデータを変調する回路である。
例えば、復調回路519はローパスフィルタで形成され、振幅変調(ASK)方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調(ASK)方式の送信信号の振幅を変動させて送信するため、変調回路520は、共振回路514の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ523は、電源電圧または中央処理ユニット525における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路530が行っている。
アンテナ528からRFCPU511に入力された信号は復調回路519で復調された後、RFインターフェース521で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ522に格納される。制御コマンドには、読み出し専用メモリ527に記憶されているデータの読み出し、ランダムアクセスメモリ526へのデータの書き込み、中央処理ユニット525への演算命令などが含まれている。
中央処理ユニット525は、インターフェース524を介して読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522にアクセスする。インターフェース524は、中央処理ユニット525が要求するアドレスより、読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット525の演算方式は、読み出し専用メモリ527にOS(オペレーティングシステム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット525が処理する方式を適用できる。
次に、図8、図9を用いて、表示装置について説明する。
図8は液晶表示装置を説明するための図面である。図8(A)は液晶表示装置の画素の平面図であり、図8(B)は、J−K切断線による図8(A)の断面図である。
図8(A)に示すように、画素は、単結晶半導体層320、単結晶半導体層320と交差している走査線322、走査線322と交差している信号線323、画素電極324、画素電極324と単結晶半導体層320を電気的に接続する電極328を有する。単結晶半導体層320は、ベース基板120上に設けられた単結晶半導体層から形成された層であり、画素のTFT325を構成する。
SOI基板には上記実施の形態で示したSOI基板が用いられている。図8(B)に示すように、ベース基板120上に、酸化膜132及び窒素含有層121を介して単結晶半導体層320が積層されている。ベース基板120としては、ガラス基板を用いることができる。TFT325の単結晶半導体層320は、SOI基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層320には、チャネル形成領域340、不純物元素が添加されたn型の高濃度不純物領域341が形成されている。TFT325のゲート電極は走査線322に含まれ、ソース電極およびドレイン電極の一方は信号線323に含まれている。
層間絶縁膜327上には、信号線323、画素電極324および電極328が設けられている。層間絶縁膜327上には、柱状スペーサ329が形成されている。信号線323、画素電極324、電極328および柱状スペーサ329を覆って配向膜330が形成されている。対向基板332には、対向電極333、対向電極を覆う配向膜334が形成されている。柱状スペーサ329は、ベース基板120と対向基板332の隙間を維持するために形成される。柱状スペーサ329によって形成される隙間に液晶層335が形成されている。信号線323および電極328と高濃度不純物領域341との接続部は、コンタクトホールの形成によって層間絶縁膜327に段差が生じるので、この接続部では液晶層335の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ329を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置(以下、EL表示装置という。)について図9を参照して説明する。図9(A)はEL表示装置の画素の平面図であり、図9(B)は、J−K切断線による図9(A)の断面図である。
図9(A)に示すように、画素は、TFTでなる選択用トランジスタ401、表示制御用トランジスタ402、走査線405、信号線406、および電流供給線407、画素電極408を含む。エレクトロルミネセンス材料を含んで形成される層(EL層)が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極408である。また、半導体層403は、選択用トランジスタ401のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層404は、表示制御用トランジスタ402のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層403、404は、ベース基板上に設けられた単結晶半導体層124から形成された層である。
選択用トランジスタ401において、ゲート電極は走査線405に含まれ、ソース電極またはドレイン電極の一方は信号線406に含まれ、他方は電極410として形成されている。表示制御用トランジスタ402は、ゲート電極412が電極411と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極408に電気的に接続される電極413として形成され、他方は、電流供給線407に含まれている。
表示制御用トランジスタ402はpチャネル型のTFTである。図9(B)に示すように、半導体層404には、チャネル形成領域451、およびp型の高濃度不純物領域452が形成されている。なお、SOI基板は、実施の形態で作製したSOI基板が用いられている。
表示制御用トランジスタ402のゲート電極412を覆って、層間絶縁膜427が形成されている。層間絶縁膜427上に、信号線406、電流供給線407、電極411、413などが形成されている。また、層間絶縁膜427上には、電極413に電気的に接続されている画素電極408が形成されている。画素電極408は周辺部が絶縁性の隔壁層428で囲まれている。画素電極408上にはEL層429が形成され、EL層429上には対向電極430が形成されている。補強板として対向基板431が設けられており、対向基板431は樹脂層432によりベース基板120に固定されている。
EL表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。SOI基板の作製工程を含む製造方法でEL表示を作製することで、選択用トランジスタ401および表示制御用トランジスタ402は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
つまり、SOI基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポなど)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図10に示す。
図10は、本発明を適用した携帯電話の一例であり、図10(A)が正面図、図10(B)が背面図、図10(C)が2つの筐体をスライドさせたときの正面図である。携帯電話700は、筐体701及び筐体702二つの筐体で構成されている。携帯電話700は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話700は、筐体701及び筐体702で構成されている。筐体701においては、表示部703、スピーカ704、マイクロフォン705、操作キー706、ポインティングデバイス707、表面カメラ用レンズ708、外部接続端子ジャック709及びイヤホン端子710等を備え、筐体702においては、キーボード711、外部メモリスロット712、裏面カメラ713、ライト714等により構成されている。また、アンテナは筐体701に内蔵されている。
また、携帯電話700には、上記の構成に加えて、非接触型ICチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体701と筐体702(図10(A)に示す)は、スライドさせることが可能であり、スライドさせることで図10(C)のように展開する。表示部703には、実施の形態2及び実施の形態3で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部703と表面カメラ用レンズ708を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部703をファインダーとして用いることで、裏面カメラ713及びライト714で静止画及び動画の撮影が可能である。
スピーカ704及びマイクロフォン705を用いることで、携帯電話700は、音声記録装置(録音装置)又は音声再生装置として使用することができる。また、操作キー706により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード711を用いると便利である。更に、重なり合った筐体701と筐体702(図10(A))をスライドさせることで、図10(C)のように展開させることができる。携帯情報端末として使用する場合には、キーボード711及びポインティングデバイス707を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック709はACアダプタ及びUSBケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット712に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体702の裏面(図10(B))には、裏面カメラ713及びライト714を備え、表示部703をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、USBポート、テレビワンセグ受信機能、非接触ICチップ又はイヤホンジャック等を備えたものであってもよい。
図10において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。