JP2010087067A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010087067A5 JP2010087067A5 JP2008252105A JP2008252105A JP2010087067A5 JP 2010087067 A5 JP2010087067 A5 JP 2010087067A5 JP 2008252105 A JP2008252105 A JP 2008252105A JP 2008252105 A JP2008252105 A JP 2008252105A JP 2010087067 A5 JP2010087067 A5 JP 2010087067A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- crystal semiconductor
- semiconductor substrate
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (9)
- 単結晶半導体基板と、絶縁体でなるベース基板とを用意し、
前記単結晶半導体基板上に酸化膜を形成し、
前記単結晶半導体基板にイオンを照射して前記単結晶半導体基板中に脆化領域を形成し、
前記酸化膜上又は前記ベース基板上にプラズマCVD法を用いて窒素含有層を成膜し、
前記酸化膜及び前記窒素含有層を介して前記単結晶半導体基板と前記ベース基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して単結晶半導体層を形成する工程を有し、
前記窒素含有層の成膜を、基板温度が室温以上300℃以下であって、成膜圧力が160Pa以上で行うことを特徴とするSOI基板の作製方法。 - 単結晶半導体基板と、絶縁体でなるベース基板とを用意し、
前記単結晶半導体基板上に酸化膜を形成し、
前記単結晶半導体基板にイオンを照射して前記単結晶半導体基板中に脆化領域を形成し、
前記酸化膜上又は前記ベース基板上にプラズマCVD法を用いて窒素含有層を成膜し、
前記酸化膜及び前記窒素含有層を介して前記単結晶半導体基板と前記ベース基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して単結晶半導体層を形成する工程を有し、
前記窒素含有層の成膜を、基板温度が室温以上200℃以下であって、成膜圧力が120Pa以上で行うことを特徴とするSOI基板の作製方法。 - 請求項1又は請求項2において、
前記窒素含有層の成膜ガスとして、少なくとも水素ガス、シランガス及びアンモニアガスを用いることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項3のいずれか一項において、
前記窒素含有層の表面の平均面粗さは、0.5nm以下であり、自乗平均粗さは、0.45nm以下であることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記酸化膜は、前記単結晶半導体基板を、塩化水素を含有させた酸化性雰囲気で熱処理することにより形成されることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記酸化膜は、前記単結晶半導体基板を、フッ酸に浸漬した後に酸化性雰囲気で熱処理することにより形成されることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項6のいずれか一項において、
前記単結晶半導体基板と前記ベース基板との貼り合わせの際、加圧処理を行った後に加熱処理を行うことを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項7のいずれか一項において、
前記単結晶半導体基板に照射するイオンは、水素ガスから生成されるイオン種の総量に対してH 3 + の割合が50%以上のものであることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項8のいずれか一項において、
前記ベース基板として、ガラス基板を用いることを特徴とするSOI基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252105A JP5430109B2 (ja) | 2008-09-30 | 2008-09-30 | Soi基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252105A JP5430109B2 (ja) | 2008-09-30 | 2008-09-30 | Soi基板の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010087067A JP2010087067A (ja) | 2010-04-15 |
JP2010087067A5 true JP2010087067A5 (ja) | 2011-09-15 |
JP5430109B2 JP5430109B2 (ja) | 2014-02-26 |
Family
ID=42250778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008252105A Expired - Fee Related JP5430109B2 (ja) | 2008-09-30 | 2008-09-30 | Soi基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5430109B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412124A (zh) * | 2011-09-30 | 2012-04-11 | 上海晶盟硅材料有限公司 | 新型衬底的生产方法、外延片及半导体器件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254532A (ja) * | 1988-08-17 | 1990-02-23 | Sony Corp | Soi基板の製造方法 |
JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000077287A (ja) * | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
FR2789518B1 (fr) * | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
-
2008
- 2008-09-30 JP JP2008252105A patent/JP5430109B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009135465A5 (ja) | ||
JP2010034523A5 (ja) | ||
JP2008294417A5 (ja) | ||
JP2009212503A5 (ja) | ||
JP2009260312A5 (ja) | ||
JP2009212502A5 (ja) | ||
JP2010272851A5 (ja) | ||
JP2008294422A5 (ja) | ||
JP2009158937A5 (ja) | ||
JP2011029637A5 (ja) | ||
JP2010056543A5 (ja) | ||
JP2013021310A5 (ja) | 半導体装置の作製方法 | |
JP2010050444A5 (ja) | ||
JP2009260315A5 (ja) | ||
JP2009010351A5 (ja) | ||
JP2009111362A5 (ja) | ||
JP2008311621A5 (ja) | ||
JP2012049516A5 (ja) | ||
WO2012145148A3 (en) | Low temperature silicon oxide conversion | |
TWI456637B (zh) | 絕緣層上覆矽(soi)基板之製造方法 | |
JP2009152569A5 (ja) | ||
JP2010161355A5 (ja) | ||
JP2009135464A5 (ja) | ||
EP1998368A3 (en) | Method for manufacturing soi wafer | |
JP2012216796A5 (ja) |