CN102593153B - 半导体衬底、半导体装置、以及其制造方法 - Google Patents

半导体衬底、半导体装置、以及其制造方法 Download PDF

Info

Publication number
CN102593153B
CN102593153B CN201210032693.3A CN201210032693A CN102593153B CN 102593153 B CN102593153 B CN 102593153B CN 201210032693 A CN201210032693 A CN 201210032693A CN 102593153 B CN102593153 B CN 102593153B
Authority
CN
China
Prior art keywords
insulating barrier
layer
semiconductor layer
halogen
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210032693.3A
Other languages
English (en)
Other versions
CN102593153A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102593153A publication Critical patent/CN102593153A/zh
Application granted granted Critical
Publication of CN102593153B publication Critical patent/CN102593153B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本公开涉及半导体衬底、半导体装置、以及其制造方法。本发明的半导体衬底在即使使用耐热温度低的支撑衬底如玻璃衬底等的情况下也可以防止杂质对半导体层造成污染，并提高支撑衬底和半导体层的键合强度。本发明还提供一种半导体装置，该半导体装置通过使用半导体层形成电场效应晶体管可以减少键合漏电流。本发明的半导体装置的制造方法包括：在半导体衬底的表面形成包含第一卤素的氧化膜；通过照射第二卤素的离子，在半导体衬底中形成分离层并将第二卤素包含在半导体衬底中；在夹着包含氢的绝缘膜地重叠半导体衬底和支撑衬底的状态下进行加热处理；以及通过在分离层中使半导体衬底的一部分分离，在支撑衬底上提供包含第二卤素的半导体层。

Description

半导体衬底、半导体装置、以及其制造方法
本申请是申请日为2008年3月31日、申请号为200810090717.4、发明名称为“半导体衬底、半导体装置、以及其制造方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及一种半导体衬底，该半导体衬底具有将薄片化了的结晶半导体层提供在绝缘表面上的绝缘体上硅片(SOI)结构。本发明特别涉及贴合SOI技术、以及在使用玻璃等的具有绝缘表面的衬底上提供有单晶半导体层的半导体衬底。此外，本发明还涉及使用这种半导体衬底的半导体装置或半导体装置的制造方法。
背景技术
目前正在研究开发在具有绝缘表面的衬底上提供薄的单晶半导体层的被称为绝缘体上硅片的半导体衬底(SOI衬底)，来代替通过将以提拉法(Chocralski：CZ法)等形成的单晶半导体块切薄来制造的硅片。
作为SOI衬底的制造方法的典型例子，普遍知道氢离子注入剥离法(例如，参照专利文献1)。氢离子注入剥离法是如下方法：通过将氢离子注入到硅片中来在离表面有预定的深度的区域中形成微小气泡层，将氢离子注入面与其他硅片重叠，并进行热处理来以该微小气泡层为裂开面剥离，从而形成键合到另外的硅片的较薄的单晶硅层(SOI层)。根据该方法，除了剥离表面层的SOI层的热处理之外，还需要进行在1000℃至1300℃的还原性气氛中的热处理，以便提高键合强度。
此外，由于通过使用SOI衬底可以减少晶体管的寄生电容，因此被期待通过使用该晶体管构成集成电路，在工作速度的提高和耗电量的缩减上发挥效应。例如，公开了具有极薄的SOI层的完全耗尽型电场效应晶体管(参照专利文献2)。
[专利文献1]美国专利第6372609号
[专利文献2]日本专利申请公开Hei11-284201号公报
当通过采用氢离子注入剥离法剥离硅片表面层的单晶硅层，来获得单晶硅层时，需要在600℃以上的高温下进行热处理。然而，在使用为降低衬底成本而将液晶面板等所使用的玻璃衬底用作支撑衬底，并将单晶硅层键合到玻璃衬底来形成SOI衬底的情况下，发生如下问题，即如以这样的高温进行热处理则会导致玻璃衬底翘曲。若玻璃衬底产生翘曲，就会使玻璃衬底和单晶硅层的键合强度降低。此外，当将单晶硅层键合到玻璃衬底之际，因来自玻璃衬底的金属等杂质扩散，而使单晶硅层被污染。就是说，现有技术有如下问题：即使在玻璃衬底上提供单晶硅层并使用该单晶硅层制造晶体管，也不能获取所希望的特性。
另一方面，半导体集成电路以设计规则的微细化为研究开发的指标发展过来。近年来，已实现以100nm以下的设计规则来制造半导体集成电路的技术。然而，随着设计规则的微细化的进步，其他问题露出水面而成为新的课题。由于为实现微细化而需要维持晶体管的阈值电压并缩短栅极长度，所以需要提高形成在源区域及漏区域之间沟道形成区域的杂质浓度。但是，与此相应地发生如下问题，即沟道形成区域和源区域及漏区域之间的结电场扩大而结漏电流增大。
发明内容
鉴于上述问题，本发明的目的是提供一种半导体衬底的制造方法，其中即使使用玻璃衬底等的耐热温度低的支撑衬底，也可以防止杂质对半导体层造成污染并提高支撑衬底和半导体层的键合强度。此外，本发明的目的是提供半导体装置的制造方法，该半导体装置通过使用这种半导体衬底，可以减少键合漏电流。
本发明包括如下步骤：在单晶半导体衬底的表面上形成包含第一卤素的氧化膜；在通过照射第二卤素的离子而在单晶半导体衬底中形成分离层的同时，将第二卤素包含在单晶半导体衬底；在夹着包含氢的绝缘膜重叠单晶半导体衬底和具有绝缘表面的支撑衬底的状态下进行加热处理；通过在分离层分离单晶半导体衬底的一部分，来提供键合到具有绝缘表面的支撑衬底的包含第二卤素的单晶半导体层。
此外，将由键合到具有绝缘表面的支撑衬底的包含第二卤素的单晶半导体层形成的电场效应晶体管用于半导体装置。包含在单晶半导体层中的卤素以其浓度离该单晶半导体层的表面(与支撑衬底的相反一侧的面)越近越高的方式分布。就是说，在电场效应晶体管的结构中，提高形成在单晶半导体层中的源区域及漏区域、或者与它们邻接的杂质半导体区域和沟道形成区域的境界区域，即离栅电极较近一侧的卤素的浓度。在单晶半导体层和支撑衬底之间具有包含卤素的第一绝缘层、包含氮的第二绝缘层、包含氢的第三绝缘层。
通过在包含卤素的气氛中对半导体衬底直接进行氧化，将包含卤素的氧化膜提供在单晶半导体层和支撑衬底之间，来可以减少在单晶半导体层和氧化膜的界面中的缺陷能级密度，而且还可以提高单晶半导体层和阻挡层的紧密性。此外，通过提供由包含氮的绝缘膜形成的阻挡层，也可以防止单晶半导体层被杂质污染。通过使用包含氢(及/或OH基)的氧化硅膜形成提供在阻挡层和支撑衬底之间的键合层，可以缓和应力。因此，可以缓和非意图性地施加于单晶半导体层的热应力。此外，在外力施加于单晶半导体层的情况下，也通过分散该外力可以提高对于起因于外力的剥离的耐性。
此外，在电场效应晶体管的结构中，通过提高形成在单晶半导体层的源区域及漏区域、或者与它们邻接的杂质半导体区域和沟道形成区域的境界区域，即离栅电极较近一侧的卤素浓度，可以减少键合漏电流。此外，根据这种结构，沟道形成区域的界面态密度得到减少，因而可以获得电特性急剧上升且热载流子耐性优良的半导体装置。
附图说明
图1A和1B是示出具有SOI结构的衬底的结构的截面图；
图2是示意性地说明单晶半导体层中的卤素分布的图；
图3A至3C是说明具有SOI结构的衬底的制造方法的截面图；
图4A和4B是说明具有SOI结构的衬底的制造方法的截面图；
图5A和5B是说明具有SOI结构的衬底的制造方法的截面图；
图6是示意性地说明半导体衬底中的卤素分布的图；
图7A和7B是说明具有SOI结构的衬底的制造方法的截面图；
图8A和8B是说明具有SOI结构的衬底的制造方法的截面图；
图9A和9B是说明具有SOI结构的衬底的制造方法的截面图；
图10A至10D是说明用来制造具有SOI结构的衬底的半导体衬底的再利用方法的图；
图11A至11E是说明用来制造具有SOI结构的衬底的半导体衬底的再利用方法的图；
图12是示意性地说明半导体衬底中的卤素分布的图；
图13是示意性地说明单晶半导体层中的卤素分布的图；
图14A至14D是说明使用具有SOI结构的衬底的半导体装置的制造方法的截面图；
图15A和15B是说明使用具有SOI结构的衬底的半导体装置的制造方法的截面图；
图16是示出使用具有SOI结构的衬底获得的微处理器的结构的方框图；
图17是示出使用具有SOI结构的衬底获得的RFCPU的结构的方框图；
图18是例示在将单晶半导体层键合到用于制造显示面板的母玻璃时的平面图；
图19A和19B是示出由使用单晶半导体层的像素晶体管构成的液晶显示装置的一个例子的图；
图20A和20B是示出由使用单晶半导体层的像素晶体管构成的电致发光显示装置的一个例子的图；
图21A至21C是说明根据本发明的电器设备的一个例子的图。
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在用来说明实施方式的所有附图中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
注意，虽然下面将说明在具有绝缘表面的衬底或绝缘衬底上提供单晶半导体层的情况，但是通过改变作为半导体层的根基的半导体衬底的种类，也可以将多晶半导体层固定到具有绝缘表面的衬底或绝缘衬底上。
实施方式1
图1A和1B示出具有根据本发明的SOI结构的衬底的结构。图1A示出如下结构：形成有氧化膜103及阻挡层109的单晶半导体层102和支撑衬底101中间夹着键合层104键合在一起。在图1A中，支撑衬底101是具有绝缘性或绝缘表面的衬底，并且应用在电子工业中使用的铝硅酸盐玻璃、硼硅酸铝玻璃、钡硼硅酸盐玻璃等的玻璃衬底(也被称为“无碱玻璃衬底”)。就是说，可以应用热膨胀系数是25×10-7/℃至50×10-7℃(优选是30×10-7/℃至40×10-7/℃)，并且应变点是580℃至680℃(优选是600℃至680℃)的玻璃衬底。此外，还可以应用石英衬底、陶瓷衬底、其表面被绝缘膜覆盖的金属衬底等。
单晶半导体层102由结晶半导体衬底形成。例如，可以采用离子注入剥离法形成单晶半导体层102，该离子注入剥离法是指对结晶半导体衬底照射在电场加速的氢或氟的离子并注入到离半导体衬底的表面有预定的深度的区域，然后进行热处理来剥离单晶半导体层的方法。作为结晶半导体衬底，可以应用硅、锗。此外，还可以应用硅锗、碳化硅、镓砷、镓氮、镓磷、铟磷等的化合物半导体的衬底。单晶半导体层102的厚度是5nm至500nm，优选是10nm至200nm。
注意，在本说明书中，进行离子“注入”是指通过对半导体衬底照射加速过的离子，以将构成离子的元素包含在半导体衬底中的工序。例如，作为这种工序，可以举出离子参杂。此外，“分离层”是指当将在电场加速并照射到半导体衬底的离子注入到半导体衬底时的冲击引起结晶结构的错乱，而形成微小的空洞变得脆弱的区域。而且，通过采用之后的热处理，沿着分离层分离，可以在支撑衬底上残留半导体衬底的一部分作为半导体层。
在单晶半导体层102的支撑衬底101一侧的面上提供有用作第一绝缘层的氧化膜103。氧化膜103是通过使作为单晶半导体层102的母体(根基)的半导体衬底氧化而形成的。第一绝缘层优选包含卤素。由此，可以修补单晶半导体层102和氧化膜103的界面的缺陷，来可以减少定域能级密度。就是说，通过使氧化膜103包含卤素，可以使氧化膜103与单晶半导体层102的界面惰性化，从而可以使电特性稳定。此外，卤素可以与包括在作为单晶半导体层102的根基的单晶半导体衬底的金属等的杂质产生反应，而可以使这些杂质脱离到气相中而被去除。为了使氧化膜103包含卤素，在包含卤素的氧化气氛中对单晶半导体衬底进行热处理，即可。例如，通过将卤素气体添加到氧气体并在900℃至1150℃的温度(典型地是1000℃)下进行热处理来形成氧化膜103。卤素气体的典型例子是HCl。除此之外，还可以应用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2、二氯乙烯等中的一种或多种。
再者，作为与氧化膜103接触的第二绝缘层，提供阻挡层109。阻挡层109是包含氮的绝缘层。作为阻挡层109，应用选自氮化硅膜、氮氧化硅膜、氧氮化硅膜、氮化铝膜、氮氧化铝膜中的一种膜的单层结构或多个膜的叠层结构。
图1A示出作为阻挡膜109的一个例子的如下结构：从氧化膜103一侧提供氮氧化硅膜105和氧氮化硅膜106。支撑衬底101包含金属等的杂质。因杂质的扩散，而使半导体元件如由单晶半导体层形成的晶体管等的特性受到不良影响。针对于此，氮氧化硅膜105具有防止杂质扩散到单晶半导体层102一侧的效果。此外，氧氮化硅膜106具有缓和氮氧化硅膜105的内部应力的作用。通过提供这种叠层方式的阻挡层109，不但可以防止单晶半导体层102的杂质污染，而且可以缓和应力畸变。另外，当将阻挡层109提供在比键合层104更靠近单晶半导体层102一侧时，通过在形成阻挡层109之后由键合层104键合作为单晶半导体层102的根基的半导体衬底和支撑衬底101，可以形成阻挡层109，而不用考虑支撑衬底101的耐热温度。
在阻挡层109和支撑衬底101之间提供形成平滑面的键合层104作为第三绝缘层。第三绝缘层包含氢(及/或OH基)。作为这种键合层104，优选使用通过热或化学反应形成的绝缘层。例如，通过热或化学反应形成的氧化膜。主要通过化学反应形成的膜可以确保表面的平滑性，所以是优选的。优选以1nm至500nm的厚度来提供形成平滑面的键合层104。若是采用这种厚度的键合层，可以在使被形成膜的表面的粗糙平滑化的同时，确保该膜的成长表面的平滑性。
作为键合层104的一个优选的例子，可以使用通过化学气相成长法堆叠的氧化硅膜。在此情况下，优选采用使用有机硅烷气体并通过化学气相成长法制造的氧化硅膜。作为有机硅烷气体，可以使用硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三二甲氨基硅烷(化学式SiH(N(CH3)2)3)等的含硅化合物。在支撑衬底101一侧或单晶半导体层102一侧的一方或双方形成键合层104，即可。通过提供这种键合层104，可以缓和单晶半导体层102和支撑衬底101之间的应力畸变，而可以提高键合强度。此外，可以缓和单晶半导体层102的应力畸变，而可以保持良好的结晶性。
在阻挡层109和支撑衬底101之间夹有键合层104，通过使它们紧密接合，即使在室温下也可以进行键合。此外，如按压支撑衬底101和单晶半导体层102，则可以获得更坚固的键合。由于该通过紧密接合的键合是根据表面之间的引力的键合，所以优选进行将多个亲水基附着到形成键合的表面的处理。例如，优选对支撑衬底101的表面(与键合层104接触的一侧的表面)进行氧等离子体处理或臭氧处理来使支撑衬底101的表面成为亲水性。如上所述，在执行过使表面成为亲水性的处理时，表面的羟基发挥作用，而由氢键形成键合。再者，如对于形成键合的表面进行清洁使表面之间彼此紧密接合来形成键合，并在室温以上的温度下进行加热，则可以进一步提高键合强度。
作为与键合层104的表面及/或键合层104接触的表面的预处理，对该表面照射使用氩等的惰性气体的离子束来清洁很有效。通过照射离子束，悬空键露出在与键合层104的表面及/或键合层104接触的一侧的表面而形成极活性的表面。通过使这种活性化的表面互相紧密接合，即使在低温下也可以形成键合。由于当进行通过使表面活性化而形成键合的方法时，该表面被要求高度的清洁化，因此键合优选在真空中进行。
单晶半导体层102包含选自周期表中第17族的氟、氯、溴等中的卤素。卤素具有终结单晶半导体层102的空孔缺陷中的悬空键的作用。此外，还具有终结单晶半导体层102中及其表面的悬空键所引起的缺陷而实现惰性化的作用。在电场效应晶体管的制造工序中，进行在单晶半导体层102中使氢扩散来终结悬空键的处理，但是氢即使经过400℃左右的热处理也容易从单晶半导体层102中的硅脱离出来。针对于此，因为氟、氯等的卤素和硅的键合能量比氢和硅的键合能量高，所以卤素能够稳定地存在于单晶半导体层102中。例如，H-Si的键合能量大约为3.1eV，而F-Si的键合能量为5.59eV，Cl-Si的键合能量为4.72eV。
在图2中，示意性地说明单晶半导体层中的卤素的分布。在单晶半导体层102中，卤素也可以均匀地分布。但是如图2的曲线B所示，优选以离单晶半导体层102的表面(与支撑衬底101相反一侧的面)越近其浓度越高的方式分布。这种分布只要与具有动能的离子在注入到半导体层中时产生的高斯分布类似，即可。通过采用这种分布，在电场效应晶体管的结构中，可以使用卤素修补源区域及漏区域、或者与它们邻接的杂质半导体区域和沟道形成区域的境界区域中的缺陷。
氧化膜103通过包含卤素，俘获外来的杂质的重金属来发挥防止单晶半导体层102被污染的效果。作为典型的重金属有Fe、Cr、Ni，有时还包括Mo。在将卤素包含在单晶半导体层102中的工序中，常常引入这些重金属。图2示出将重金属包含在氧化膜103中的状态(曲线M)。就是说，通过在HCl气氛中的氧化形成氧化膜103，其膜中包含卤素，并且该卤素具有对给单晶半导体层102带来不良影响的重金属等的杂质进行吸杂的作用。通过在形成氧化膜103之后进行的热处理，包含在单晶半导体层102的杂质的金属析出到氧化膜103中，并且与卤素(例如，氯)产生反应而被俘获。由此，可以固定俘获在氧化膜103中的该杂质从而防止单晶半导体层102被污染。就是说，氧化膜103通过俘获在单晶半导体层102中成为寿命扼杀剂的金属而不使该金属扩散，以有助于单晶半导体层102的高纯度化。
图1B示出如下结构：在支撑衬底101一侧提供阻挡层109和键合层104，并且键合形成有氧化膜103的单晶半导体层102和支撑衬底101。图1B还示出作为阻挡层109的一个例子的如下结构：从支撑衬底101一侧提供氮氧化硅膜105和氧氮化硅膜106。
使用在电子工业中使用的铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃衬底(也被称为“无碱玻璃衬底”)，该玻璃衬底包含微量的杂质如钠等的碱金属等。因此，在使用玻璃衬底作为支撑衬底101的情况下，因该微量的杂质扩散，而使由单晶半导体层制造的晶体管等的半导体元件的特性受到不良影响。针对于此，氮氧化硅膜105具有防止包含在支撑衬底101中的金属等的杂质等扩散到单晶半导体层102一侧的效果。
再者，在图1B中，由于键合层104和支撑衬底101之间提供有氮氧化硅膜105，因此不但防止从支撑衬底101扩散的杂质所引起的单晶半导体层102的污染，而且可以防止键合层104的污染。从而，可以防止杂质所引起的键合强度的降低。此外，氧氮化硅膜106具有缓和氮氧化硅膜105的内部应力的作用。
通过使作为单晶半导体层102的根基的半导体衬底氧化而形成提供在单晶半导体层102的氧化膜103。该氧化膜103优选包含卤素。由此，可以修补单晶半导体层102和氧化膜103的界面的缺陷，来可以减少界面的定域能级密度。从而使单晶半导体层102和氧化膜103的界面惰性化，而使其电特性稳定。此外，卤素可以与包含在作为单晶半导体层102的根基的单晶半导体衬底的金属等的杂质产生反应并脱离到气相中而被去除。再者，包含在氧化膜103中的卤素通过俘获外来的杂质的重金属来发挥防止单晶半导体层102被污染的效果。
与图1A的情况相同，在图1B中，单晶半导体层102包含选自周期表第17族的氟、氯、溴等中的卤素。卤素具有终结单晶半导体层102的空孔缺陷中的悬空键的作用。此外，卤素还具有终结单晶半导体层102中及其表面上的悬空键所引起的缺陷而使其惰性化的作用。
在氧化膜103和氧氮化硅膜106之间提供形成平滑面的键合层104。作为键合层104的一个优选例子，可以使用通过化学气相成长法堆叠的氧化硅膜。通过将键合层104夹在氧化膜103和氧氮化硅膜106之间并使它们紧密接合，即使在室温下也可以进行键合。此外，通过按压支撑衬底101和单晶半导体层102，可以获得更坚固的通过紧密接合的键合。使用键合层104的键合的形成与图1A的情况相同。
通过采用图1A和1B的结构，可以防止杂质导致的对单晶半导体层102的污染。此外，可以降低单晶半导体层102的键合层104一侧的界面的定域能级密度。使用这种单晶半导体层102来可以形成半导体元件如晶体管等。
接着，参照图3A至图5B说明这种具有SOI结构的衬底的制造方法。
在图3A中，典型地使用p型或n型的单晶硅衬底(硅片)作为半导体衬底108。适当地使用硫酸和过氧化氢以及纯水的混合液简称SPM(sulfuric acid/hydrogen peroxide mixture)、氨水和过氧化氢以及纯水的混合液简称APM(ammonia peroxide mixture)、盐酸和过氧化氢以及纯水的混合液简称HPM(hydrochloric acid/hydrogenperoxide mixture)、氟酸和纯水的混合液，也叫做稀释的氢氟酸简称DHF(diluted hydrogen fluoride)对半导体衬底108进行清洗。然后，进行半导体衬底108的热氧化。作为热氧化，可以进行干式氧化，然而优选在添加有卤素的氧化气氛中进行热氧化。包含卤素的气体的典型例子是HCl。除此之外，还可以应用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2、二氯乙烯等中的一种或多种。例如，优选在相对于氧以0.5至10体积％(优选为3体积％)的比率包含HCl的气氛中，进行900℃至1150℃的温度下(典型地为1000℃)的热氧化。处理时间设定为0.1个小时至6个小时，优选设定为0.5个小时至1个小时，即可。形成的氧化膜的厚度为10nm至1000nm，优选为50nm至200nm。在本方式中，设定为100nm。
通过以上述温度范围进行热处理，对于半导体衬底108可以获得卤素所发挥的吸杂效果。作为吸杂效果，特别能够获得去除金属等的杂质的效果。例如，当使用HCl作为卤素气体时，通过氯的作用，可以使包含在半导体衬底108的金属等杂质成为挥发性的氯化物并脱离到气相中而被去除。对于被进行化学机械抛光(CMP)处理的半导体衬底108的表面，使用卤素的吸杂很有效。此外，氢通过修补半导体衬底108和氧化膜103的界面的缺陷来发挥减少界面的定域能级密度的作用。
通过形成根据这种热氧化而形成的氧化膜103，可以将卤素包含在氧化膜103中。由于通过将具有1×1017atoms/cm3至5×1020atoms/cm3的浓度的卤素包含在氧化膜103中来使卤素俘获金属等的杂质，所以还可以使其具有防止包含在半导体衬底108的金属等杂质所引起的污染的保护膜的功能。
在图3B中，通过注入氢或卤素离子，在半导体衬底108中形成分离层110。通过对半导体衬底108照射在电场加速的离子，在离半导体衬底108的表面有预定的深度的区域中形成分离层110。根据离子的加速能量和离子的入射角，可以控制从半导体衬底108的表面到形成在半导体衬底108中的分离层110的深度。
在图6中，以曲线H来示意性地示出半导体衬底108中的卤素离子的分布。注入到半导体衬底108的卤素离子的分布是高斯分布。分离层110形成在离半导体衬底108的表面的接近离子的平均进入深度的深度区域中。例如，半导体衬底108的厚度为5nm至500nm，优选为10nm至200nm，注入离子时的加速电压需要根据这种厚度来设定。勿须置言，在在电场加速离子并将离子照射到半导体衬底108来注入的情况下，离子的分布大致呈现以某个深度为峰值的高斯分布。在此，形成有分离层110的深度区域的区域以该峰值位置为基准。
优选使用离子掺杂装置进行离子的注入。就是说，使用在不进行质量分离的状态下照射使源气体等离子化而产生的多个离子种的掺杂装置。在本方式中，优选照射由一种离子或相同的原子构成的质量不同的多种离子。在如下条件下进行离子掺杂即可：加速电压为10kV至100kV，优选为30kV至80kV；剂量为1×1016ions/cm2至4×1016ions/cm2；光束电流密度为2μA/cm2以上，优选为5μA/cm2以上，更优选为10μA/cm2以上。注意，在本说明书中，“离子掺杂”是指如下方式：在不进行质量分离的状态下在电场加速由源气体产生的离子化了的气体并将它照射到对象物。
作为要注入的卤素离子，应用选自氟离子、氯离子、溴离子中的离子。作为为获得卤素离子而供应到掺杂装置的气体，应用HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等。作为卤素离子，尤其是氟离子的质量数小，所以当将它注入到半导体衬底108中时，带给结晶的损坏也少。使通过注入卤素离子形成在半导体衬底108中的分离层110包含1×1020atoms/cm3(优选为5×1020atoms/cm3)以上的卤素。在半导体衬底108中，局部地注入有高浓度卤素的区域的结晶结构被扰乱而形成有微小空孔，从而该区域可以成为具有多孔结构的分离层110。在此情况下，以较低的温度进行热处理，而使形成在分离层110的微小空孔的体积产生变化，并且通过沿着分离层110裂开，可以形成薄的单晶半导体层。
注意，在本说明书中，“裂开”是指沿着分离层分离半导体衬底的一部分，以便在支撑衬底上形成半导体层。下面，在本说明书中将“裂开”称为“分离”。
此外，在本工序中，也可以在对半导体衬底108照射卤素离子的同时，或者其前后注入氢离子。在照射氢离子的情况下，优选包含H+、H2 +、H3 +离子且将H3 +离子的比例设定为高于H+、H2 +离子的比例。通过提高H3 +离子的比例可以提高注入效率，从而可以缩短照射时间。
当使用离子掺杂装置并在不进行质量分离的情况下照射离子时，除了卤素离子或氢离子以外，金属离子也同时注入到半导体衬底108中。因为金属离子的质量数大，所以半导体衬底108的注入有离子的一侧的表面上分布有很多金属离子。在本方式中，在半导体衬底108的表面上形成有氧化膜103。通过将该氧化膜103形成为比金属离子的注入深度厚，可以使该金属分布的扩大不超出氧化膜103以外(图6所示的曲线M)。通过进行在包含HCl的气氛中的氧化等来形成氧化膜103，可以使用包含在氧化膜103中的卤素对给半导体衬底带来不良影响的如重金属等的杂质进行吸杂。由此，可以将在氧化膜103中俘获的该杂质固定在氧化膜103中，从而可以防止对半导体衬底108的污染。
通过对离子进行质量分离并将它注入到半导体衬底108，也可以同样地形成分离层110。在此情况下，也同样地，与H+、H2 +离子相比，更优选选择性地注入H3 +离子，来发挥与上述相同的效果。
作为产生离子的气体，除了氢及卤素之外，还可以选择重氢、氦那样的惰性气体。通过将氦用作原料气体并使用没有质量分离功能的离子掺杂装置，可以获得He+离子的比例高的离子束。通过将这种离子照射到半导体衬底108，可以形成微小空孔，从而可以将与上述相同的分离层110提供在半导体衬底108中。
图3C示出在形成有氧化膜103的半导体衬底108形成阻挡层109和键合层104的阶段。作为阻挡层109，通过气相成长法形成50nm至200nm厚的氮化硅膜或氮氧化硅膜。例如，氮化硅膜通过将SiH4和NH3用作源气体并采用等离子体CVD法形成。氮氧化硅膜通过将SiH4、N2O及NH3用作源气体并采用等离子体CVD法形成。阻挡层109对于使用半导体衬底108而形成的单晶半导体层发挥防止杂质扩散的效果。此外，当形成分离层110之际，具有防止因离子的照射而使半导体衬底108的表面受到损坏并影响到平坦性的效果。此外，在图3A至5B所示的制造方法中，在将阻挡层109提供在半导体衬底108之后，粘合半导体衬底108和支撑衬底101。因此，在形成阻挡层109时，可以不用考虑支撑衬底101的耐热温度。
作为键合层104，优选形成氧化硅膜。氧化硅膜的厚度为10nm至200nm，优选为10nm至100nm，更优选为20nm至50nm。作为氧化硅膜，优选应用通过使用有机硅烷气体并采用化学气相成长法制造的氧化硅膜。作为有机硅烷气体，可以使用硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三二甲氨基硅烷(化学式SiH(N(CH3)2)3)等的含硅化合物。除此之外，也可以应用通过使用硅烷气体并采用化学气相法制造的氧化硅膜。在任何情况下，优选形成包含氢(及/或OH基)的氧化硅膜。作为用作键合层104的氧化硅膜的氢(及/或OH基)的浓度，设定为5×1019atoms/cm3至5×1021atoms/cm3，即可。当采用化学气相法形成膜时，作为在形成在半导体衬底的分离层110中不产生脱气的温度(使用作键合层104的氧化硅膜的表面不产生裂纹或者使分离层110不产生裂缝的温度)，例如应用350℃以下的成膜温度。此外，在将单晶或多晶半导体衬底用作半导体衬底108的情况下，对后面的工序中的将单晶半导体层或多晶半导体层从该衬底分离的热处理，应用比键合层104的成膜温度高的热处理温度。
此外，在图3B和3C的工序中，也可以在形成分离层110之后形成阻挡层109和键合层104。根据该工序，通过使用多室结构的CVD装置，可以在不接触到大气的状态下连续地形成阻挡层109和键合层104，而可以防止异物混入以及钾、钠等引起的污染。
图4A示出粘合支撑衬底101和半导体衬底108的阶段。通过使支撑衬底101和半导体衬底108的键合层104的表面相对并紧密接合，来形成键合。对形成键合的面充分地进行清洁。而且，通过使支撑衬底101和键合层104紧密接合，通过范德瓦耳斯力作用而形成键合。此外，通过按压支撑衬底101和半导体衬底108，由氢键而可以形成比利用范德瓦耳斯力的键合更坚固的键合。
也可以使形成键合层104和支撑衬底101的键合的面活性化，以形成良好的键合。例如，对形成键合的面照射原子束、离子束。在利用原子束或离子束的情况下，可以使用氩等的惰性气体中性原子束或惰性气体离子束。除此之外，还进行等离子体照射或自由基处理。通过这种表面处理，即使后面的热处理的温度为200℃至400℃也可以提高不同的材料之间的键合强度。
图4B示出如下阶段：通过进行热处理来在分离层110分离，而从半导体衬底108获得单晶半导体层102。在重叠半导体衬底108和支撑衬底101的状态下进行热处理。通过进行热处理，将单晶半导体层102残留在支撑衬底101上，并且从支撑衬底101分离半导体衬底108。优选以键合层104的成膜温度以上且支撑衬底101的耐热温度以下进行热处理。例如，通过在400℃以上且低于600℃的温度下进行热处理，以使形成在分离层110的微小空孔产生体积变化，从而可以沿着分离层110进行分离。由于键合层104与支撑衬底101键合在一起，所以具有与半导体衬底108相同的结晶性的单晶半导体层102粘合并残留在支撑衬底101上。
在这种状态下，单晶半导体层102包含有用来形成分离层110而注入的卤素。在单晶半导体层102中，该卤素以浓度梯度分布。图2的曲线A示出其方式。就是说，卤素以其浓度离单晶半导体层102的表面(与支撑衬底101相反的一侧)越近越高的方式分布。这是因为将半导体衬底108贴合到支撑衬底101，并将单晶半导体层102残留在支撑衬底101地进行分离的缘故。
图5A示出如下阶段：在将单晶半导体层102固定在支撑衬底101的状态下，进行热处理。通过进行该热处理，可以提高支撑衬底101和单晶半导体层102的键合强度。就是说，可以将支撑衬底101和单晶半导体层102的键合面中的氢键改变为比氢键更坚固的共价键。
此外，通过进行该热处理，使为形成分离层110而注入的氢或卤素从单晶半导体层102脱离。此外，从去除支撑衬底101和单晶半导体层102的键合部中的微小空孔的意义上讲也优选进行该热处理。热处理的温度设定为氢或卤素能够从单晶半导体层102释放的温度以上至支撑衬底101的应变点左右的温度的范围内。
包含在单晶半导体层102的过多的氢呈现复杂的性质，并且有时因热历史而使半导体特性退化。例如，包含在硅的晶格之间的氢具有使以控制价电子为目的而掺杂的杂质惰性化的作用。由此，使晶体管的阈值电压波动，或者使源或漏区域高电阻化。此外，当氢包含在硅的晶格中时，硅的配位数有可能改变而产生晶格缺陷。勿须置言，氢或卤素具有修补硅中的悬空键的作用，即修补缺陷的作用。然而，优选从单晶半导体层102暂且去除为形成分离层110而注入的氢或卤素。例如，在400℃至730℃的温度范围内进行热处理。作为热处理装置，可以应用电炉、灯退火炉等。此外，也可以将热处理的温度多阶段地改变而进行热处理。另外，还可以使用瞬间热退火(RTA)装置。在使用RTA装置进行热处理的情况下，也可以以衬底的应变点左右或略微高的温度进行加热。
图5B示出将能量束照射到单晶半导体层102以修补结晶缺陷的阶段。由于当单晶半导体层102接合到支撑衬底101时，单晶半导体层102的结晶性因受到热及/或机械损伤而降低，所以优选进行能量束照射以修补缺陷。优选使用选择性地被单晶半导体层102吸收的能量束，即激光束。这是因为可以在不过多加热支撑衬底101的状态下修复单晶半导体层102的缺陷的缘故。关于激光束，可以使用以准分子激光器为代表的气体激光器、以YAG激光器为代表的固体激光器作为光源。激光束的波长优选在紫外光区至可见光区，应用190nm至700nm的波长。优选通过使用光学系统将从光源发射的激光束聚光为矩形或线形，在单晶半导体层102上使用该激光束进行扫描而照射，即可。
作为能够达成相同目的的能源束，还可以应用使用卤素灯或氙弧灯等进行的闪光灯退火来代替激光束。
在本工序中，由于在图5A中已进行了单晶半导体层102的脱氢化(氢的脱离)或脱卤素化(卤素的脱离)处理，因此可以在包含氧的气氛中在不使孔隙产生在单晶半导体层102中的状态下修补结晶缺陷。另外，在图5B中，通过在氮气氛下进行对单晶半导体层102的能量束照射处理，可以平整单晶半导体层102的表面。
包含在单晶半导体层102中的卤素通过上述处理而重新分布。该卤素的单晶半导体层102中的浓度梯度得到缓和，图2的曲线B示出其方式。虽然单晶半导体层102中的卤素优选均匀地分布，但是也可以如曲线B所示那样使单晶半导体层102的表面一侧的浓度高地分布。通过采用这种分布方式，在电场效应晶体管的结构中，可以使用卤素修补源区域及漏区域、或者与它们邻接的杂质半导体区域和沟道形成区域的境界区域的缺陷。
此外，即使经过这种热处理，通过在单晶半导体层102和支撑衬底101之间提供如上所述那样的键合层104，也可以缓和应力畸变并保持高的键合强度。此外，可以缓和单晶半导体层102的应力畸变而保持良好的结晶性。
接着，对于具有SOI结构的衬底的其他制造方法，参照图7A至图9B来说明。
在图7A中，通过进行热氧化将氧化膜103形成在半导体衬底108。氧化膜103优选通过在相对于氧作为卤素气体以0.5至10体积％(优选为3体积％)的比例包含HCl的气氛中在700℃以上，优选在900℃至1150℃的温度下进行的热氧化处理而形成。而且，如图7B所示那样形成分离层110。与图3A的情况相同，将在电场加速的离子照射到半导体衬底108形成分离层110。
在图8A中，支撑衬底101提供有阻挡层109。例如，阻挡层109可以由氮氧化硅膜105和氧氮化硅膜106构成。氮氧化硅膜105具有防止包含在支撑衬底101的金属等的杂质扩散到单晶半导体层102一侧的效果。此外，在图7A至图9B的制造方法中，由于在键合氧化膜103和形成在支撑衬底101的键合层104之前，在形成支撑衬底101的键合的面一侧提供氮氧化硅膜105，因此不但可以防止从支撑衬底101扩散的杂质所引起的单晶半导体层102的污染，而且还可以防止对键合层104的污染。由此，可以防止杂质所引起的键合强度的降低。此外，氧氮化硅膜106具有缓和氮氧化硅膜105的内部应力的作用。通过提供这种叠层形式的阻挡层109，可以防止单晶半导体层102的杂质污染并缓和应力畸变。
在阻挡层109上提供有键合层104。该键合层104是具有亲水性的表面的平滑层。作为具有这种表面的层，优选使用通过热或化学反应形成的绝缘层。具有亲水性的表面并平滑的键合层104以0.2nm至500nm的厚度提供。当以该厚度提供键合层时，可以使被形成膜表面的粗糙平滑化并确保该膜的成长表面的平滑性。作为键合层104，优选形成氧化硅膜。氧化硅膜的厚度为10nm至200nm，优选为10nm至100nm，更优选为20nm至50nm。此外，氧化硅膜优选使用有机硅烷气体并采用化学气相成长法制造。
使形成有这种阻挡层109及键合层104的支撑衬底101和形成有氧化膜103的半导体衬底108紧密接合而粘合它们。在此情况下，由氧化膜103和键合层104形成键合。通过按压支撑衬底101和半导体衬底108，可以由氢键提高键合强度。
图8B示出如下阶段：通过进行热处理，分离半导体衬底108的一部分来形成单晶半导体层102。在重叠半导体衬底108和支撑衬底101的状态下进行热处理。通过进行热处理，在支撑衬底101上残留单晶半导体层102，并且从支撑衬底101分离半导体衬底108。优选以键合层104的成膜温度以上且支撑衬底101的耐热温度以下的温度进行热处理。例如，通过以400℃以上且低于600℃的温度进行热处理，使形成在分离层110的微小空孔产生体积变化，从而可以沿着分离层110进行分离。因为键合层104与支撑衬底101键合，所以具有与半导体衬底108相同的结晶性的单晶半导体层102粘合到支撑衬底101上而残留。
图9A示出在单晶半导体层102固定到支撑衬底101的状态下进行热处理的阶段，其与图5A的情况相同。通过进行这种热处理，可以将支撑衬底101和单晶半导体层102的键合面中的氢键改变为比氢键坚固的共价键。此外，图9B示出对单晶半导体层102照射能量束来修补结晶缺陷的阶段，其与图5B相同。
在本方式中，在单晶半导体层和支撑衬底之间，在包含卤素的气氛中使半导体衬底直接氧化而形成的包含卤素的氧化膜和由包含氮的绝缘膜形成的阻挡层彼此接触。通过在包含卤素的气氛中使半导体衬底氧化来提供包含卤素的氧化膜，可以减少单晶半导体层和氧化膜的界面中的缺陷能级密度并提高单晶半导体层和阻挡层的紧密接合性。此外，通过提供由包含氮的绝缘膜形成的阻挡层，可以防止杂质对单晶半导体层造成污染。再者，通过使用包含氢(及/或OH基)的氧化硅膜形成提供在阻挡层和支撑衬底之间的键合层，可以使其发挥作为缓和应力的缓冲体的功能。因此，可以缓和非意图性地施加到单晶半导体层的热应力。此外，在单晶半导体层被施加有外来的压力的情况下，也通过分散该外来的压力，可以提高对起因于外来的压力的剥离的耐性。
根据本方式，即使使用耐热温度为700℃以下的衬底如玻璃衬底等作为支撑衬底101，也可以获得键合部的粘合力坚固的单晶半导体层102。作为支撑衬底101，可以应用在电子工业中使用的无碱玻璃如铝硅酸盐玻璃、硼硅酸铝玻璃、钡硼硅酸盐玻璃等的各种玻璃衬底。就是说，可以在一边为超过1m的衬底上形成单晶半导体层。
通过使用这种大面积衬底，除了显示装置如液晶显示器等之外，还可以制造半导体集成电路。此外，通过在制造工序的最初阶段中，在包含卤素的气氛中对于半导体衬底进行热氧化，可以获得吸杂作用，这在再利用半导体衬底时很有效。
实施方式2
本方式例示分离单晶半导体层之后的半导体衬底的再利用。由于如实施方式1所说明那样，单晶半导体层的厚度为1μm以下，因此例如当使用厚度为40μm的半导体衬底时，可以反复使用相同的半导体衬底来制造具有SOI结构的衬底。
在图10A至10D中，说明用于具有SOI结构的衬底的制造的半导体衬底的再利用方法。图10A示出单晶半导体层的分离工序之后的半导体衬底108。在半导体衬底残留有氧化膜103、键合层104、阻挡层109、分离层110的一部分等。在分离层110的表面上有由沿着分离层110的分离所引起的表面粗糙，即100nm左右的凹凸。在图10B中，通过CMP将具有这种凹凸面的分离层110与残留在半导体衬底108的表面一侧的层一并去除，从而使半导体衬底108的表面平坦化。在该平坦化处理之后也可以照射激光束，以便修补因CMP的损坏。图10C示出对半导体衬底108进行清洁的阶段。去除残留在半导体衬底108的氧化膜103、键合层104、阻挡层109等，并且适当地使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、氟酸和纯水的混合液，也叫做稀释的氢氟酸(DHF)等来进行清洗。与实施方式1相同地进行之后的工序即可，图10D示出对半导体衬底108进行热氧化来重新形成氧化膜103的阶段。
也可以照射激光束进行用于表面的结晶性恢复和平坦化的处理来代替采用CMP对半导体衬底108的表面抛光。在图11A至11E中，说明用来制造具有SOI结构的衬底的半导体衬底的其他再利用方法。如图11A所示，对残留有分离层110的半导体衬底108进行热氧化。采用干式氧化、水蒸气氧化、盐酸氧化等进行热氧化，即可。图11B示出将氧化膜139形成在半导体衬底108的状态。热氧化以950℃至1150℃进行。通过该处理，使残留在半导体衬底108中的卤素脱离。
然后，如图11C所示，对半导体衬底108照射激光束来进行结晶性的恢复和表面的平坦化处理。作为激光束，可以使用以受激准分子激光器为典型的气体激光器、以YAG激光器为典型的固体激光器作为光源。激光束的波长优选在紫外光区至可见光区，应用190nm至700nm的波长。优选通过使用光学系统将从光源发射的激光束聚光为矩形或线形，扫描该激光束以对半导体衬底108进行照射，即可。当在包含氧的气氛中照射激光束时，对半导体衬底108的结晶性恢复很有效。此外，当在氮气分中照射激光束时，对半导体衬底108的表面的平坦化很有效。在此情况下，优选预先去除形成在半导体衬底108的表面的薄氧化膜(自然氧化膜等)。通过这种处理，如图11D所示，获得表面平滑的半导体衬底108。适当地使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、氟酸和纯水的混合液，也叫做稀释的氢氟酸(DHF)等来对半导体衬底108进行清洁。与实施方式1相同地进行之后的工序即可，图11D示出对半导体衬底108进行热氧化来形成氧化膜103的阶段。
由于具有分离层110的区域露出到表面，所以半导体衬底108中的卤素的分布成为表面一侧的浓度较高。根据本方式，通过在后面的工序中进行的热处理及热氧化，使卤素重新分布。图12示意性地示出半导体衬底108的卤素分布，并且示出本方式的最初阶段(结束分离工序的阶段)中的卤素分布(曲线C)和通过热氧化形成氧化膜之后的分布(曲线D)。当进行热氧化时，包含在半导体衬底108中的卤素的一部分气化而脱离，并且残留在半导体衬底108中的卤素也通过扩散而重新分布。
图13示出当再利用在本方式中加工的半导体衬底108时的单晶半导体层102的卤素分布。与图2相比，在图13所示的本方式的最初阶段的卤素分布中，单晶半导体层102和氧化膜103的界面一侧的卤素浓度高(曲线C)。而且，通过进行热氧化等的与实施方式1相同的工序，卤素重新分布而呈现出如曲线D所示的分布。根据这种卤素分布，单晶半导体层102的支撑衬底一侧的界面包含多的卤素，从而发挥降低界面缺陷能级密度的效果。此外，与图2相同，在氧化膜103中俘获金属杂质(曲线M)。另外，当在后面的工序中进行热处理来从半导体衬底108分离单晶半导体层102时，卤素以其浓度离单晶半导体层102的表面(与支撑衬底101相反的一侧)越近越高的方式分布(曲线A)，而且通过进行热处理及激光束照射，包含在单晶半导体层102中的卤素重新分布，其浓度梯度得到缓和(曲线B)。
根据本方式，在具有SOI结构的衬底的制造中，可以再利用用作单晶半导体层的母体(根基)的半导体衬底。由此，可以节省半导体衬底的消耗，而可以降低制造成本。
实施方式3
在本方式中，对于使用在实施方式1或实施方式2中制造的具有SOI结构的衬底的半导体装置的制造方法，参照图14A至图15B进行说明。在图14A中，在单晶半导体层102上提供有用作第一绝缘层的氧化膜103、用作第二绝缘层的阻挡层109、以及用作第三绝缘层的键合层104，并与支撑衬底101粘合。阻挡层109也可以提供在支撑衬底101一侧。通过提供阻挡层109，可以防止杂质所引起的单晶半导体层102的污染。阻挡层109由氮化硅层及氮氧化硅层构成。此外，作为阻挡层109，也可以应用氮化铝层、氮氧化铝层。
单晶半导体层102的膜厚度为5nm至500nm，优选为10nm至200nm，更优选为10nm至60nm。通过控制图3B所说明的分离层110的深度，可以适当地设定单晶半导体层102的厚度。对于单晶半导体层102，优选根据n沟道型电场效应晶体管及p型沟道型电场效应晶体管的形成区域来添加赋予p型导电性的杂质如硼、铝、镓等或赋予n型的导电性的杂质如磷、砷等。就是说，对应于n沟道型电场效应晶体管的形成区域来添加赋予p型的导电性的杂质，而对应于p沟道型电场效应晶体管的形成区域来添加赋予n型的导电性的杂质，从而形成所谓的阱区域。以1×1012ions/cm2至1×1014ions/cm2左右的剂量来添加赋予n型的导电性的杂质离子或赋予p型的导电性的杂质离子，即可。再者，在控制电场效应晶体管的阈值电压的情况下，对这种阱区域添加赋予p型的导电性的杂质或赋予n型的导电性的杂质，即可。
如图14B所示，通过蚀刻单晶半导体层102形成根据半导体元件的配置分离为岛状的单晶半导体层102。而且，如图14C所示，形成栅极绝缘层111、栅电极112、侧壁绝缘层113，然后还形成第一杂质区域114、第二杂质区域115。使用氮化硅形成绝缘层116，并将它用作蚀刻栅电极112时的硬掩模。
图14D示出在形成栅电极112等之后形成保护膜117的阶段。优选采用等离子体CVD法并将形成膜时的衬底温度设定为350℃以下来形成用作保护膜117的氮化硅膜或者氮氧化硅膜。由此，将氢包含在保护膜117中。在形成保护膜117之后，通过350℃至450℃(优选为400℃至420℃)的热处理，将包含在保护膜117中的氢扩散到单晶半导体层102一侧。通过对于在前面的工序中已脱氢化了的单晶半导体层102供应在元件形成工序中修补缺陷的氢，可以有效地修补成为俘获中心的缺陷。此外，阻挡层109防止从支撑衬底101一侧的杂质扩散所引起的污染，而保护膜117具有防止该从上层一侧的杂质扩散所引起的污染的效果。在本方式中，由绝缘膜覆盖其结晶性优良的单晶半导体层102的下层一侧及上层一侧，该绝缘膜的防止钠等的可动性高的杂质离子的效果好。从而，对于由该单晶半导体层102制造的半导体元件的特性稳定化发挥极大效果。
然后，如图15A所示那样形成层间绝缘膜118。通过形成BPSG(硼磷硅玻璃)膜或涂覆以聚酰亚胺为典型的有机树脂，形成层间绝缘膜118。在层间绝缘膜118中形成接触孔119。
图15B示出形成布线的阶段。在接触孔119中形成接触插头120。通过使用WF6气体和SiH4气体并采用化学气相成长法形成钨硅化物，并将它嵌入到接触孔119中，来形成接触插头120。此外，接触插头120也可以使用WF6气体并通过氢还原形成钨，并将它嵌入到接触孔119中而形成。然后，根据接触插头120形成布线121。布线121由铝或铝合金形成，并且在上层和下层形成金属膜如钼、铬、钛等的膜作为阻挡金属。再者，在其上层形成层间绝缘膜148。也可以适当地提供布线，并在其上层可以形成布线而实现多层布线化。在此情况下，也可以采用镶嵌步骤。
像这样，可以使用键合到支撑衬底101的单晶半导体层102制造电场效应晶体管。因为根据本方式的单晶半导体层102是结晶定向固定的单晶半导体，所以可以获得均匀且高性能的电场效应晶体管。就是说，通过抑制如阈值电压及迁移率等晶体管特性中重要的特性值的不均匀性等，来可以实现高迁移化等的高性能化。
注意，由于在单晶半导体层102的背沟道一侧(与栅电极112相反的一侧)提供有包含卤素的氧化膜103，因此定域能级密度得到减少而可以抑制阈值电压的波动。再者，因为在支撑衬底101和单晶半导体层102之间，除了包含卤素的氧化膜103之外还提供有阻挡层109，所以可以防止因金属等如钠等的杂质从支撑衬底101一侧扩散，而使单晶半导体层102被污染。
根据本方式，包含在单晶半导体层的卤素以其浓度离该单晶半导体层的表面(与支撑衬底相反的一侧)越近越高的方式分布。就是说，在电场效应晶体管的结构中，通过提高形成在单晶半导体层的源区域及漏区域、或与它们邻接的杂质半导体区域和沟道形成区域的境界区域，即离栅电极较近一侧的卤素浓度，可以减少键合漏电流。此外，通过采用该结构，沟道形成区域的界面能级密度得到减少，从而可以获得电特性急剧上升且热载流子特性优良的半导体装置。
实施方式4
本方式示出实施方式3所例示的半导体装置的一个方式。图16示出由具有SOI结构的衬底获得的作为半导体装置的一例的微处理器的结构。微处理器200根据本方式的半导体衬底制造。该微处理器200包括计算电路(也称为ALU：算术逻辑单元)201、计算电路控制部(ALU控制器)202、指令译码部(Instruction Decoder)203、中断控制部(Interrupt Controller)204、时序控制部(TimingController)205、寄存器(Register)206、寄存器控制部(RegisterController)207、总线接口(总线I/F)208、只读存储器(ROM)209、以及ROM接口(ROM I/F)210。
通过总线接口208输入到微处理器200的指令在被输入到指令译码部203并且被译码后，输入到计算电路控制部202、中断控制部204、寄存器控制部207、时序控制部205。计算电路控制部202、中断控制部204、寄存器控制部207，时序控制部205根据被译码的指令进行各种控制。具体地说，计算电路控制部202产生用于控制计算电路201的工作的信号。此外，中断控制部204当微处理器200执行程序时，根据其优先度或掩模状态来判断而处理来自外部输入/输出装置或外围电路的中断要求。寄存器控制部207产生寄存器206的地址，并且根据微处理器200的状态进行寄存器206的数据的读取或写入。时序控制部205产生用于控制计算电路201、计算电路控制部202、指令译码部203、中断控制部204、寄存器控制部207的工作时序的信号。例如，时序控制部205具备根据参考时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，并将该内部时钟信号CLK2供应于上述各种电路。注意，在图16中示出的微处理器200只不过是将该结构简化而示出的一例，实际的微处理器根据其用途具有各种各样的结构。
这种微处理器200发挥与实施方式3所示的半导体装置相同的作用效果，不仅可以实现处理速度的高速化，还可以实现低耗电化。由于形成构成微处理器200的电场效应晶体管的单晶半导体层的背沟道一侧(与栅电极相反的一侧)提供有包含卤素的氧化膜，因此减少定域能级密度得到而可以抑制阈值电压的波动。此外，因为单晶半导体层包含有卤素，所以即使在栅极长度缩短的情况下也可以减少键合漏电流。再者，由于在支撑衬底和单晶半导体层之间，除了包含卤素的氧化膜之外还提供有阻挡层，因此可以防止钠等的金属等的杂质从支撑衬底一侧扩散而使单晶半导体层被污染。
其次，作为具备能够以非接触的方式进行发送/接收数据的计算功能的半导体装置的一例，对于由具有SOI结构的衬底可以获得的RFCPU的结构，参照图17进行说明。图17示出以无线通讯与外部装置之间进行信号的发送/接收来工作的计算机(下面称为RFCPU)的一例。RFCPU211具有模拟电路部212和数字电路部213。作为模拟电路部212，包括具有共振电容的谐振电路214、整流电路215、恒压电路216、复位电路217、振荡电路218、解调电路219、调制电路220、电源管理电路230。数字电路部213包括RF接口221、控制寄存器222、时钟控制器223、CPU接口224、中央处理单元(CPU)225、随机存取存储器(RAM)226、只读存储器(ROM)227。
具有这种结构的RFCPU211的工作大致是如下。根据天线228接收的信号通过谐振电路214产生感应电动势。感应电动势经过整流电路215被充电到电容部229中。电容部229优选由陶瓷电容器或双电层电容器等电容器构成。电容部229不需要与RFCPU211形成为一体，而也可以作为另外的部件，安装在构成RFCPU211的具有绝缘表面的衬底上。
复位电路217产生使数字电路部213复位并初始化的信号。例如，产生用作复位信号的晚于电源电压上升而启动的信号。振荡电路218根据由恒压电路216生成的控制信号，改变时钟信号的频率和占空比。由低通滤波器形成的解调电路219使例如振幅偏移键控(ASK)方式的接收信号的振幅变动两值化。调制电路220将发送数据在通过振幅偏移键控(ASK)方式改变发送信号的振幅之后而发送。调制电路220通过改变谐振电路214的共振点来改变通信信号的振幅。时钟控制器223根据在电源电压或中央处理单元225中的耗电流而产生用于改变时钟信号的频率和占空比的控制信号。电源管理电路230对电源电压进行监视。
从天线228输入到RFCPU211的信号在解调电路219中被解调之后，在RF接口221中被分解为控制指令和数据等。控制指令被存储到控制寄存器222。控制指令包括读出在只读存储器227中存储的数据；将数据写入到随机存取存储器226；向中央处理单元225发出计算指令等。中央处理单元225通过CPU接口224访问只读存储器227、随机存取存储器226、控制寄存器222。CPU接口224具有根据中央处理单元225要求的地址产生访问只读存储器227、随机存取存储器226、控制寄存器222中任何一个的访问信号的功能。
中央处理单元225的计算方式可以采用在只读存储器227存储OS(operating system：操作系统)，并且在启动的同时执行读出程序的方式。此外，也可以采用由专用电路构成计算电路，且通过硬件进行计算的处理方式。在同时使用硬件和软件的方式中，可以应用在专用的计算电路中进行一部分的处理，并且使用程序由中央处理单元225执行其他的计算的方式。
这种RFCPU211发挥与实施方式3所示的半导体装置相同的作用效果，不仅可以实现处理速度的高速化，还可以实现低耗电化。因此，即使使供应电力的电容部229小型化，也可以保证长时间的工作。因为单晶半导体层包含卤素，所以即使当栅极长度缩短时也可以减少键合漏电流。图17示出RFCPU的方式，但是也可以将具有SOI结构的衬底用于具有通信功能、计算处理功能、存储功能的半导体装置例如IC标签。
实施方式5
本方式示出使用实施方式1或实施方式2所示的具有SOI结构的衬底制造的显示装置的一个例子。图18示出将单晶半导体层102键合到作为单晶半导体层的支撑衬底101的用于制造显示面板的母玻璃的情况。母玻璃被分割成多个显示面板，优选根据显示面板122的形成区域键合单晶半导体层102。母玻璃的面积比半导体衬底大，因此，如图18所示，优选在显示面板122的形成区域的内侧配置多个单晶半导体层102。为此，当将多个单晶半导体层102排列并配置在支撑衬底101上时，可以使邻接间隔充分地宽。显示面板122具有扫描线驱动区域123、信号线驱动路区域124及像素形成区域125，以被包括在这些区域的方式将单晶半导体层102键合到支撑衬底101。
图19A和19B示出液晶显示装置的一个例子，该液晶显示装置由使用单晶半导体层的像素晶体管构成。图19A是像素的平面图，在该像素中，单晶半导体层102与扫描线126交叉，并与信号线127和像素电极128连接。图19B是沿图19A所示的J-K截断线的截面图。
在图19B中，像素晶体管具有在支撑衬底101上层叠有阻挡层109、键合层104、氧化膜103、及单晶半导体层102的结构。在层间绝缘层118上设置有像素电极128。在提供在层间绝缘膜118的接触孔中，单晶半导体层102和信号线127连接。在接触孔中，提供柱状间隔物131，以填平由于蚀刻层间绝缘层128而产生的凹状台阶。在相对衬底129上形成有相对电极130，且通过在由柱状间隔物131形成的间隙中填充液晶，形成液晶层132。
图20A和20B示出电致发光显示装置的一个例子，该电致发光显示装置由使用单晶半导体层的像素晶体管构成。图20A是像素的平面图，像素晶体管包括连接到信号线127的选择晶体管133、以及连接到电源供给线135的显示控制晶体管134。上述显示装置的结构如下：在各像素中设置有其电极之间夹有包含电致发光材料形成的层(EL层)的发光元件。像素电极128连接到显示控制晶体管134。图20B是示出作为上述像素的主要部分的显示控制晶体管的结构的截面图。
在图20B中，显示控制晶体管具有如下结构：在支撑衬底101上层叠有阻挡层109、键合层104、氧化膜103、单晶半导体层102。阻挡层109、键合层104、氧化膜103、单晶半导体层102、层间绝缘膜118等的结构与图19B相同。像素电极128的周边部被具有绝缘性的隔离壁层136包围。在像素电极128上形成有EL层137。在EL层137上形成有相对电极130。使用密封树脂138填充像素部，并设置有相对衬底129作为补强板。
本方式的电致发光显示装置将上述像素排列为矩阵状来构成显示屏。在此情况下，由于像素晶体管的沟道部由单晶半导体层102构成，因此具有各晶体管之间没有特性不均匀、每个像素的发光亮度均匀的优点。从而，容易使用电流控制发光元件的亮度而驱动，并且不需要用来校正晶体管之间的特性不均匀的校正电路，而可以减轻驱动电路的负担。再者，可以选择透光衬底如玻璃衬底等作为支撑衬底101，因此可以构成从支撑衬底101一侧发射光的底部发光型电致发光显示装置。
如上所述，也可以在制造显示面板的母玻璃上形成使用单晶半导体层而形成的晶体管。使用单晶半导体层而形成的晶体管由于在电流驱动能力等的大部分的工作特性上都比使用非晶硅而形成的晶体管优良，因此可以使晶体管的尺寸小型化。由此，可以提高显示面板中的像素部的开口率。此外，由于在具有这种显示面板的显示装置中，还可以形成图16所示的微处理器及图17所说明的RFCPU，因此可以在显示装置内提供计算机的功能。另外，还可以制造能够以非接触的方式进行数据收发的显示器。
实施方式6
本方式例示使用实施方式1或实施方式2所示的具有SOI结构的衬底而完成的电器设备。作为电器设备，包括摄像机、数字照相机等、导航系统、音频再现装置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机或电子书等)、具有记录媒质的图像再现装置(具体地说，能够再现记录媒质比如数字通用盘(DVD)等并且具有能够显示其图像的显示器的装置)。图21示出根据本发明的电器设备的一个例子。
图21A示出移动电话301的一个例子。该移动电话301包括显示部302、操作部303等。在显示部302中，可以应用图19A和19B所示的液晶显示装置或图20A和20B所示的电致发光显示装置。通过应用根据本方式的显示装置，可以构成显示不均匀性低且图像质量高的显示部。再者，还可将本方式的半导体装置适用于包括在移动电话301中的微处理器或存储器。
图21B示出数字播放器304作为音响装置的一个典型例子。图21B所示的数字播放器304包括显示部302、操作部303、以及耳机305等。还可以使用头戴式耳机或无线耳机代替耳机305。可以将本方式的半导体装置适用于数字播放器304所具有的存储音乐信息的存储部或使数字播放器304工作的微处理器。采用本结构的数字播放器304可以实现小型轻量化。通过将图19A和19B所说明的液晶显示装置或图20A和20B所说明的电致发光显示装置适用于显示部302，即使屏幕尺寸为0.3英寸至2英寸左右也能够显示高清晰图像或文字信息。
图21C示出电子书306。该电子书306包括显示部302及操作开关303。另外，可以在其内部装有调制解调器，又可以具有以无线方式收发信息的结构。可以将本方式的半导体装置适用于电子书306所具有的存储信息的存储部或使电子书306工作的微处理器。在存储部中，使用存储容量为20至200千兆字节(GB)的NOR型非易失性存储器，来可以存储并再现图像或音频(音乐)。通过将图19A和19B所示的液晶显示装置或图20A和20B所说明的电致发光显示装置适用于显示部302，可以进行高图像质量的显示。
本说明书根据2007年5月18日在日本专利局受理的日本专利申请编号2007-133065而制作，所述申请内容包括在本说明书中。

Claims (20)

1.一种半导体衬底，包括：
包含第一卤素的单晶半导体层；
在所述单晶半导体层上的第一绝缘层，所述第一绝缘层包含第二卤素；
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层包括彼此堆叠的第一层和第二层；
在所述第二绝缘层上的第三绝缘层，所述第三绝缘层包含氧化硅和氢；以及
在所述第三绝缘层上的支撑衬底，所述支撑衬底以夹着所述第三绝缘层的方式键合到所述第二绝缘层，
其中所述第一层在所述第一绝缘层上，并且包括氮氧化硅，
其中所述第二层在所述第一层上，并且包括氧氮化硅，
其中，包含在所述单晶半导体层中的所述第一卤素以其浓度朝向与所述单晶半导体层的所述支撑衬底一侧相对的面升高并且在所述面处最高的方式分布，并且
其中所述第三绝缘层包含5×1019atoms/cm3至5×1021atoms/cm3的氢。
2.根据权利要求1所述的半导体衬底，
其中，所述第二绝缘层包括选自氮化硅膜、氮氧化硅膜、氧氮化硅膜、氮化铝膜和/或氮氧化铝膜中的单层的单层结构或多个膜的叠层结构。
3.根据权利要求1所述的半导体衬底，
其中，所述支撑衬底是铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。
4.根据权利要求1所述的半导体衬底，
其中所述第一卤素是氟、氯或溴。
5.一种半导体装置，包括：
包含第一卤素的单晶半导体层；
在所述单晶半导体层上的第一绝缘层，所述第一绝缘层包含第二卤素；
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层包括彼此堆叠的第一层和第二层；
在所述第二绝缘层上的第三绝缘层，所述第三绝缘层包含氧化硅和氢；以及
在所述第三绝缘层上的支撑衬底，所述支撑衬底以夹着所述第三绝缘层的方式键合到所述第二绝缘层，
其中所述第一层在所述第一绝缘层上，并且包括氮氧化硅，
其中所述第二层在所述第一层上，并且包括氧氮化硅，
其中，包含在所述单晶半导体层中的所述第一卤素以其浓度朝向与所述单晶半导体层的所述支撑衬底一侧相对的面升高并且在所述面处最高的方式分布；并且
其中，所述单晶半导体层中形成有电场效应晶体管，所述电场效应晶体管中至少提供源区域、漏区域和沟道形成区域，并且
其中所述第三绝缘层包含5×1019atoms/cm3至5×1021atoms/cm3的氢。
6.根据权利要求5所述的半导体装置，
其中，所述第二绝缘层包括选自氮化硅膜、氮氧化硅膜、氧氮化硅膜、氮化铝膜和/或氮氧化铝膜中的单层的单层结构或多个膜的叠层结构。
7.根据权利要求5所述的半导体装置，
其中，所述支撑衬底是铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。
8.根据权利要求5所述的半导体装置，
其中所述第一卤素是氟、氯或溴。
9.一种半导体衬底，包括：
包含第一卤素的单晶半导体层；
在所述单晶半导体层上的第一绝缘层，所述第一绝缘层包含第二卤素；
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层包含氧化硅和氢；
在所述第二绝缘层上的第三绝缘层，所述第三绝缘层包括彼此堆叠的第一层和第二层；以及
在所述第三绝缘层上的支撑衬底，所述支撑衬底以夹着所述第二绝缘层和所述第三绝缘层的方式键合到所述第一绝缘层，
其中所述第二层在所述第二绝缘层上，并且包括氧氮化硅，
其中所述第一层在所述第二层上，并且包括氮氧化硅，
其中，包含在所述单晶半导体层中的所述第一卤素以其浓度朝向与所述单晶半导体层的所述支撑衬底一侧相对的面升高并且在所述面处最高的方式分布，并且
其中所述第二绝缘层包含5×1019atoms/cm3至5×1021atoms/cm3的氢。
10.根据权利要求9所述的半导体衬底，
其中，所述第三绝缘层包括选自氮化硅膜、氮氧化硅膜、氧氮化硅膜、氮化铝膜和/或氮氧化铝膜中的单层的单层结构或多个膜的叠层结构。
11.根据权利要求9所述的半导体衬底，
其中，所述支撑衬底是铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。
12.根据权利要求9所述的半导体衬底，
其中所述第一卤素是氟、氯或溴。
13.一种半导体装置，包括：
包含第一卤素的单晶半导体层；
在所述单晶半导体层上的第一绝缘层，所述第一绝缘层包含第二卤素；
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层包含氧化硅和氢；
在所述第二绝缘层上的第三绝缘层，所述第三绝缘层包括彼此堆叠的第一层和第二层；以及
在所述第三绝缘层上的支撑衬底，所述支撑衬底以夹着所述第二绝缘层和所述第三绝缘层的方式键合到所述第一绝缘层，
其中所述第二层在所述第二绝缘层上，并且包括氧氮化硅，
其中所述第一层在所述第二层上，并且包括氮氧化硅，
其中，包含在所述单晶半导体层中的所述第一卤素以其浓度朝向与所述单晶半导体层的所述支撑衬底一侧相对的面升高并且在所述面处最高的方式分布，
其中，所述单晶半导体层中形成有电场效应晶体管，所述电场效应晶体管中至少提供源区域、漏区域和沟道形成区域，并且
其中所述第二绝缘层包含5×1019atoms/cm3至5×1021atoms/cm3的氢。
14.根据权利要求13所述的半导体装置，
其中，所述第三绝缘层包括选自氮化硅膜、氮氧化硅膜、氧氮化硅膜、氮化铝膜和/或氮氧化铝膜中的单层的单层结构或多个膜的叠层结构。
15.根据权利要求13所述的半导体装置，
其中，所述支撑衬底是铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。
16.根据权利要求13所述的半导体装置，
其中所述第一卤素是氟、氯或溴。
17.一种显示装置，其使用根据权利要求5至8中的任一个所述的半导体装置制造。
18.一种显示装置，其使用根据权利要求13至16中的任一个所述的半导体装置制造。
19.一种电子设备，其使用根据权利要求5至8中的任一个所述的半导体装置形成，所述电子设备是从包括摄像机、数字照相机、导航系统、音频再现装置、计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和具有记录媒质的图像再现装置的组中选择的一个电子设备。
20.一种电子设备，其使用根据权利要求13至16中的任一个所述的半导体装置形成，所述电子设备是从包括摄像机、数字照相机、导航系统、音频再现装置、计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和具有记录媒质的图像再现装置的组中选择的一个电子设备。
CN201210032693.3A 2007-05-18 2008-03-31 半导体衬底、半导体装置、以及其制造方法 Expired - Fee Related CN102593153B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-133065 2007-05-18
JP2007133065 2007-05-18
CN2008100907174A CN101308783B (zh) 2007-05-18 2008-03-31 半导体衬底、半导体装置、以及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008100907174A Division CN101308783B (zh) 2007-05-18 2008-03-31 半导体衬底、半导体装置、以及其制造方法

Publications (2)

Publication Number Publication Date
CN102593153A CN102593153A (zh) 2012-07-18
CN102593153B true CN102593153B (zh) 2015-09-30

Family

ID=40026633

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100907174A Expired - Fee Related CN101308783B (zh) 2007-05-18 2008-03-31 半导体衬底、半导体装置、以及其制造方法
CN201210032693.3A Expired - Fee Related CN102593153B (zh) 2007-05-18 2008-03-31 半导体衬底、半导体装置、以及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008100907174A Expired - Fee Related CN101308783B (zh) 2007-05-18 2008-03-31 半导体衬底、半导体装置、以及其制造方法

Country Status (4)

Country Link
US (2) US7910457B2 (zh)
JP (1) JP2009004749A (zh)
KR (1) KR101400699B1 (zh)
CN (2) CN101308783B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8314009B2 (en) * 2007-09-14 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
SG163481A1 (en) * 2009-01-21 2010-08-30 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011176039A (ja) * 2010-02-23 2011-09-08 Oki Semiconductor Co Ltd 半導体集積装置及び半導体集積装置の製造方法
US8482084B2 (en) * 2010-03-18 2013-07-09 International Business Machines Corporation SOI schottky source/drain device structure to control encroachment and delamination of silicide
US8168503B2 (en) * 2010-03-18 2012-05-01 International Business Machines Corporation Method for forming an SOI schottky source/drain device to control encroachment and delamination of silicide
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917036B2 (ja) * 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5279782B2 (ja) * 2010-09-16 2013-09-04 株式会社東芝 半導体装置の製造方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102760662B (zh) * 2011-04-29 2014-12-31 茂达电子股份有限公司 半导体功率装置的制作方法
JP5795278B2 (ja) * 2012-03-26 2015-10-14 株式会社ゼンリンデータコム ナビゲーション装置、自律航法支援方法および自律航法支援プログラム
US9698386B2 (en) 2012-04-13 2017-07-04 Oti Lumionics Inc. Functionalization of a substrate
US8853070B2 (en) * 2012-04-13 2014-10-07 Oti Lumionics Inc. Functionalization of a substrate
US9147803B2 (en) * 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
CN103311088A (zh) * 2013-04-12 2013-09-18 苏州微木智能系统有限公司 梳状结构的放电电离源
CN105632890A (zh) * 2014-11-05 2016-06-01 上海华力微电子有限公司 硅衬底表面处理方法和pmos晶体管的形成方法
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN108496238B (zh) * 2016-02-05 2020-05-19 株式会社日立高新技术 场电离离子源、离子束装置以及光束照射方法
DE102016117912A1 (de) * 2016-09-22 2018-03-22 Nexwafe Gmbh Verfahren zum Anordnen mehrerer Saatsubstrate an einem Trägerelement und Trägerelement mit Saatsubstraten
KR101914039B1 (ko) 2017-02-03 2018-11-01 주식회사 에이치피에스피 반도체 열처리방법
TWI648844B (zh) * 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
DE102019201438B4 (de) 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
US20220189837A1 (en) * 2019-03-25 2022-06-16 Kyocera Corporation Circuit base, and heat dissipation base or electronic device provided with same
TWI796599B (zh) * 2019-09-30 2023-03-21 台灣積體電路製造股份有限公司 絕緣層上半導體（soi）基底、形成絕緣層上半導體基底的方法以及積體電路
US11289330B2 (en) 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN111508891B (zh) * 2020-04-28 2024-03-12 上海华力集成电路制造有限公司 Soi晶圆片的制作方法
CN111624460B (zh) * 2020-06-28 2022-10-21 西安奕斯伟材料科技有限公司 一种单晶硅缺陷分布区域的检测方法
CN117316764B (zh) * 2023-11-28 2024-02-09 上海威固信息技术股份有限公司 一种半导体硅晶片处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
CN1893139A (zh) * 2005-07-01 2007-01-10 株式会社半导体能源研究所 存储设备和半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH04157765A (ja) * 1990-10-20 1992-05-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタ及びその製法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JPH11284201A (ja) 1998-03-27 1999-10-15 Takuo Sugano 完全反転型 ｓｏｉ ｍｏｓｆｅｔ
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
KR101110766B1 (ko) * 2003-11-14 2012-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 및 액정표시장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
CN1893139A (zh) * 2005-07-01 2007-01-10 株式会社半导体能源研究所 存储设备和半导体器件

Also Published As

Publication number Publication date
CN101308783B (zh) 2012-04-25
KR101400699B1 (ko) 2014-05-29
US20110163381A1 (en) 2011-07-07
CN101308783A (zh) 2008-11-19
US20080283916A1 (en) 2008-11-20
KR20080101653A (ko) 2008-11-21
US8552499B2 (en) 2013-10-08
JP2009004749A (ja) 2009-01-08
US7910457B2 (en) 2011-03-22
CN102593153A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102593153B (zh) 半导体衬底、半导体装置、以及其制造方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
JP5348939B2 (ja) 半導体装置の作製方法
KR101618047B1 (ko) ＳＯｌ 기판의 제조 방법
CN101669193B (zh) Soi衬底及其制造方法和半导体器件
TWI470682B (zh) 設置有半導體膜的基底及其製造方法
JP5459899B2 (ja) 半導体装置の作製方法
US7638408B2 (en) Manufacturing method of substrate provided with semiconductor films
JP5548395B2 (ja) Ｓｏｉ基板の作製方法
JP5354900B2 (ja) 半導体基板の作製方法
US20100022070A1 (en) Method for manufacturing soi substrate
JP5478166B2 (ja) 半導体装置の作製方法
JP2009212503A (ja) Ｓｏｉ基板の作製方法
JP5713603B2 (ja) Ｓｏｉ基板の作製方法
JP2010141303A (ja) 半導体装置の作製方法
JP2009253240A (ja) 半導体基板の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5618521B2 (ja) 半導体装置の作製方法
KR20090096353A (ko) 복합 기판의 제조 장치 및 상기 복합 기판의 제조 장치를 사용한 복합 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20190331