JP5348939B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5348939B2
JP5348939B2 JP2008123316A JP2008123316A JP5348939B2 JP 5348939 B2 JP5348939 B2 JP 5348939B2 JP 2008123316 A JP2008123316 A JP 2008123316A JP 2008123316 A JP2008123316 A JP 2008123316A JP 5348939 B2 JP5348939 B2 JP 5348939B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
semiconductor substrate
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008123316A
Other languages
English (en)
Other versions
JP2008311635A (ja
JP2008311635A5 (ja
Inventor
舜平 山崎
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008123316A priority Critical patent/JP5348939B2/ja
Publication of JP2008311635A publication Critical patent/JP2008311635A/ja
Publication of JP2008311635A5 publication Critical patent/JP2008311635A5/ja
Application granted granted Critical
Publication of JP5348939B2 publication Critical patent/JP5348939B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1924—Preparing SOI wafers with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

ＳＯＩ構造を有する基板を用いる半導体装置の作製方法に関する。
単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハーに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）が開発されている。ＳＯＩ基板を用いて集積回路を形成するトランジスタを設けることによって、トランジスタのドレインと基板間における寄生容量を減らせるので、動作速度向上と消費電力削減に効果があるとされている。そのためＳＯＩ基板はマイクロプロセッサなど高性能な半導体装置への応用が期待されている。
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、水素イオン注入面を別のシリコンウエハーと重ね合わせ、熱処理を行って、該微小気泡層を劈開面として剥離することで、別のシリコンウエハーに薄いシリコン層（ＳＯＩ層）を接合する。ＳＯＩ層を剥離するための熱処理に加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化層を形成し、その後に該酸化層を除去し、次に１０００℃から１３００℃の還元性雰囲気下で熱処理を行って接合面の接合強度を高め、ＳＯＩ層の表面のダメージ層の改善をする必要があるとされている。
一方、高耐熱性ガラスなどの絶縁基板に単結晶シリコン層を設けた半導体装置が開示されている（特許文献２参照）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン層で保護し、水素イオン注入剥離法により得られる単結晶シリコン層を当該絶縁性シリコン層上に固着する構成を有している。
特開２０００−１２４０９２号公報 特開平１１−１６３３６３号公報
水素イオン注入剥離法では、ＳＯＩ層と他方の基板との接合強度を強固なものとし、ＳＯＩ層の表面のダメージ層の改善をするために１０００℃以上の高温で熱処理をする必要がある。そのため、基板コストを下げるために液晶パネルなどで使われる耐熱温度が７００℃程度のガラス基板に単結晶シリコンを接合させてＳＯＩ基板を形成する場合、このような高温で熱処理をするとガラス基板が収縮してしまうという問題が生じる。ガラス基板が収縮してしまうと、単結晶シリコン層とガラス基板との接合強度が低下し歩留まりが低下する。
このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合でも実用に耐えうる結晶半導体層を備えた半導体装置を歩留まり高く作製する方法を提供することを目的とする。
半導体層の基となる半導体基板の一部に溝を形成し、凸部を有する半導体基板を形成し、当該凸部を覆うように接合層を形成する。また、接合層を形成する前において、少なくとも凸部となる半導体基板に加速されたイオンを照射して、半導体基板の一部を多孔質化し脆弱層を形成する。接合層表面及び支持基板の表面を洗浄した後、接合層及び支持基板を接合させ、半導体基板を分離する熱処理を行うことで支持基板上に半導体層を設ける。当該半導体層を選択的にエッチングして、電界効果トランジスタ、ダイオード、容量素子、不揮発性記憶素子等の半導体素子を形成し半導体装置を作製する。
半導体基板を分離する熱処理の前に半導体基板の一部に溝を形成して、分離した凸部を形成する。その後、該凸部を支持基板に接合し、半導体基板を分離する熱処理を行う。半導体基板を分離する熱処理により支持基板が収縮するため、支持基板上に接合されたＳＯＩ層の位置も変化すると共に、歪応力が発生する。しかしながら、凸部は溝で分離されているため、支持基板上に連続的に接合されず、分断されており、支持基板の収縮に伴う半導体層の歪応力の発生を抑えることが可能であり、膜剥れや接合面の接合力の低下を低減することが可能である。また、この後の加熱工程では支持基板の収縮が生じにくいため、複数のフォトリソグラフィ工程におけるフォトマスクのずれを抑制することができる。
また、半導体基板に加速されたイオンを照射して半導体基板の一部を多孔質化し脆弱領域を形成する際、加速されたイオンが半導体基板に照射されても、適切に半導体基板に含まれない領域がある。半導体基板の当該領域を除去して溝を形成し、凸部を形成し、凸部に連続的な脆弱領域を形成する。その後、該分断された半導体基板を支持基板に接合し、半導体基板を分離する熱処理を行う。半導体基板を分離する熱処理により、連続的な脆弱領域で半導体基板の凸部すべてが分離し、所定の厚さの半導体層を支持基板上に設けることができる。
接合層としては、平滑面を形成し親水性表面を有する層とする。このような表面を形成可能なものとしては、化学的な反応により形成される絶縁層が好ましい。例えば、熱的又は化学的な反応により形成される酸化層が適している。主として化学的な反応により形成される膜であれば表面の平滑性を確保できるからである。接合層の代表例としては、有機シランを原材料として形成した酸化珪素層を用いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（化学式（ＣＨ３）３Ｓｉ３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物が適用される。
また、支持基板に不純物の拡散を防ぐブロッキング層を支持基板の歪み点以下の温度で形成しておく。しかる後に、支持基板のブロッキング層及び半導体基板の接合層を接合させ、半導体基板を分離する熱処理を行うことで支持基板上に半導体層を設けてもよい。
また、半導体基板の一部に溝を形成する前または後に半導体基板の表面にブロッキング層を形成し、当該ブロッキング層上に接合層を形成する。しかる後に、支持基板及び半導体基板の接合層を接合させ、半導体基板を分離する熱処理を行うことで支持基板上に半導体層を設けてもよい。
支持基板または半導体基板に形成する不純物元素の拡散を防止するブロッキング層としては、窒化珪素層、窒化酸化珪素層、窒化アルミニウム層、又は窒化酸化アルミニウム層を設けることができる。さらに応力を緩和する作用のある絶縁層として酸化窒化珪素層を組み合わせても良い。なお、ここで酸化窒化珪素層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５０原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
さらには、半導体基板の一部に溝を形成する前または後に、半導体基板を酸化性雰囲気で加熱処理することが好ましい。特に好ましくはハロゲンを含む酸化性雰囲気で熱処理が行われることが好ましい。例えば、酸素に微量の塩酸を添加して熱処理を行い、半導体基板に酸化層を形成する。それにより、半導体基板と酸化層の界面の未結合手を水素で終端させることにより界面を不活性化して電気的特性の安定化を図ることができる。また、塩素は半導体基板に含まれる金属と反応し、それを除去（ゲッタリング）するように作用する。
半導体基板の一部に溝を形成して凸部を有する半導体基板を形成した後、当該凸部を支持基板に接合し、熱処理により脆弱領域から半導体基板を分離すると共に、支持基板上にＳＯＩ層を設けることができる。半導体基板上の凸部は分離されているため、加熱による当該支持基板の収縮に伴って、ＳＯＩ層の剥れを防止することができる。
また、半導体基板の凸部には連続的な脆弱層が形成されるため、所定の厚さのＳＯＩ層を支持基板上に設けることができる。
これらのため、当該ＳＯＩ層を用いて歩留まり高く半導体装置を作製することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
なお、以下の説明では、絶縁表面を有する基板若しくは絶縁基板上に、単結晶半導体層を設ける場合について説明するが、単結晶半導体層の基となる半導体基板の種類を代えることで、絶縁表面を有する基板若しくは絶縁基板上に多結晶半導体層を固定することもできる。
（実施の形態１）
本実施の形態では、支持基板に半導体基板を接合し、熱処理して、半導体基板の一部を剥離（分離）する際において、支持基板の収縮を考慮して、歩留まり高く半導体装置を作製する方法について、図１乃至図７を参照して説明する。図１乃至図４は図５乃至図７のＡ−Ｂの断面図を示す。また、図５は半導体基板の上面図を示し、図６及び図７は支持基板の上面図を示す。
図１（Ａ）において、半導体基板１０１として、結晶半導体基板または単結晶半導体基板を用いることができる。また、結晶半導体基板または単結晶半導体基板としては、シリコン基板、ゲルマニウム基板があり、その他シリコンゲルマニウム、ガリウムヒ素、インジウムリンなどの化合物半導体の基板を適用することができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズのものが代表的であり、その形状は円形のものがほとんどである。また、厚さは１．５ｍｍ程度まで適宜選択できる。ここでは、半導体基板１０１として、ｐ型若しくはｎ型の単結晶シリコン基板（シリコンウエハー）を用いる。
また、半導体基板１０１の一表面にブロッキング層１０２を形成する。ブロッキング層１０２としては、窒化珪素層、窒化酸化珪素層、窒化アルミニウム層、または窒化酸化アルミニウム層から選ばれた一層又は複数の膜による積層構造が適用される。窒化珪素層、窒化酸化珪素層、窒化アルミニウム層、または窒化酸化アルミニウム層を気相成長法で５０ｎｍ〜２００ｎｍの厚さで形成する。例えば、窒化珪素層はＳｉＨ４とＮＨ３をソースガスとしてプラズマＣＶＤ法で形成する。窒化酸化珪素層はＳｉＨ４、Ｎ２Ｏ及びＮＨ３を用いてプラズマＣＶＤ法で形成する。窒化アルミニウム層は、アルミニウムターゲットに反応性ガスとして窒素を用いた反応性スパッタリング法で形成する。または、塩化アルニウムまたは臭化アルニミウムとアンモニアとをソースガスとして熱ＣＶＤ法により形成する。窒化酸化アルミニウム層は、アルミニウムターゲットに反応性ガスとして窒素及び酸素を用いた反応性スパッタリング法で形成する。または、塩化アルニウムまたは臭化アルニミウムとアンモニアと一酸化二窒素とをソースガスとして熱ＣＶＤ法により形成する。
ブロッキング層１０２は、この半導体基板１０１から形成されるＳＯＩ層に対する不純物の拡散防止効果を発現する。また、脆弱層（具体的には、加速されたイオンが照射された脆弱な層のことであり、以下、脆弱領域という）を形成する際に、イオンの照射により半導体基板１０１のイオンが照射される面がダメージを受け、平坦性が損なわれるのを防ぐ効果がある。
図１（Ｂ）では、半導体基板１０１の一部を除去し溝１０７を形成する。この結果、半導体基板１０１には分離された凸部が形成される。また、ブロッキング層１０２が分断される。
ここで、溝を形成した後の半導体基板１０１の上面の模式図を図５に示す。なお、図５の線分Ａ−Ｂの断面図が、図１（Ｂ）に相当するものとする。
半導体基板１０１は選択的にエッチングされており、図１（Ｂ）の凸部に相当する部分にブロッキング層１０２ａ、１０２ｂが残存する。半導体基板１０１に形成された凸部は、上面から見ると露光装置の一回の露光領域と概略対応する。
半導体装置等の製造分野において、微細なパターン等を形成する際は、フォトリソグラフィを適用することが多い。フォトリソグラフィでは、ステッパーに代表される露光装置を用いて、基板上に塗布したレジスト層に所望のパターン形状を露光し、現像した後、当該パターン形状を利用して基板上に所望のパターンを形成する。露光装置の１回の露光領域の面積は装置に依存するが、既存のステッパーを利用する場合、１回の露光領域の面積は２５ｍｍ角、１００ｍｍ角、１１３ｍｍ角、１３２ｍｍ角、又は１４４ｍｍ角程度であり、一辺が１メートルを超えるような大面積の基板を一括で露光することは難しい。よって、予め露光装置の一回の露光領域をＳＯＩ層に対応させることで、所望の回路パターンを効率的に形成することができる。
図５では、露光装置の１回の露光領域１０８ａ、１０８ｂを破線で示す。半導体基板１０１は、ＳＯＩ層として接合される領域の大きさが、露光装置の１回の露光領域の大きさに対応するように選択的にエッチングされている。
また、露光装置の１回の露光領域１０８ａ、１０８ｂ内には、アライメントマーカー１０７ａ、１０７ｂも残存している。該アライメントマーカー１０７ａ、１０７ｂは、半導体基板のＳＯＩ層となる部分にレジストマスクを形成する際に、アライメントマーカーとなる部分にもレジストマスクを形成する。図５に示す半導体基板１０１には、アライメントマーカーにもブロッキング層が残っている。なお、アライメントマーカー１０７ａ、１０７ｂは図１（Ｂ）の断面図では省略する。
半導体基板１０１の一部を除去し溝を形成する方法としては、除去する部分以外をレジストマスクで覆った後、ドライエッチング法、またはウエットエッチング法により半導体基板１０１の一部をエッチングする。または、ダイシング装置のブレードや、スクライバー、レーザビーム等によって、溝を形成することができる。溝の深さは、後に支持基板に転置するＳＯＩ層の厚さを考慮して適宜選択する。なお、ＳＯＩ層の厚さは、加速されたイオンの元素が含まれる領域の位置により設定することが可能である。本実施の形態において、半導体基板１０１の溝の深さは、脆弱領域（即ち脆弱領域が形成される位置）よりも深くなるようにすることが好ましい。半導体基板１０１の溝加工において、溝の深さを脆弱領域よりも深くすることで、後にＳＯＩ層を支持基板に転置する際に、分離された半導体基板１０１の凸部のみ、容易に支持基板に接合することが可能になる。
図１（Ｃ）では、半導体基板１０１に加速された水素イオン若しくはハロゲンイオンを半導体基板に照射して、脆弱領域１０３ａ〜１０３ｃを形成する。脆弱領域１０３ａ〜１０３ｃは、加速されたイオンの照射により、イオンの元素が含まれる領域を指す。例えば、水素、ハロゲンを含む脆弱な領域のことであり、脆弱層ともいう。
脆弱領域１０３ａ〜１０３ｃは、半導体基板１０１の表面から電界で加速されたイオンを照射し、所定の深さに当該イオンの元素を含ませることで形成される。このようなイオンの照射方法としては、イオンドーピング法、イオン注入法等がある。半導体基板１０１に形成される脆弱領域１０３ａ〜１０３ｃの深さは、イオンの加速エネルギーとイオンの入射角によって制御する。半導体基板１０１の表面からイオンの平均進入深さに近い深さ領域に脆弱領域１０３ａ〜１０３ｃが形成される。例えば、半導体層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さであり、半導体基板にイオンを照射する際の加速電圧はこのような厚さを考慮して行われる。
イオンの照射はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないでそのまま電界で加速して対象物に照射し、イオン化したガスの元素を対象物に含ませるドーピング方式を用いる。本形態の場合、水素イオン若しくはハロゲンイオンをドーピングすることが好ましい。イオンドーピングは、加速電圧１０ｋＶから１００ｋＶ、好ましくは３０ｋＶから８０ｋＶ、ドーズ量は１×１０１６／ｃｍ２から４×１０１６／ｃｍ２、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすれば良く、これにより半導体層に生成される欠陥を低減することができる。
水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと、Ｈ３ ＋イオンの割合を高めないでイオンを照射する場合と比べて導入効率を高めることができ、ドーピング時間を短縮することができる。それにより、半導体基板１０１に形成される脆弱領域１０３ａ〜１０３ｃの領域には１×１０２０／ｃｍ３（好ましくは５×１０２０／ｃｍ３）以上の水素を含ませることが可能である。半導体基板１０１中において、局所的に高濃度の水素を含む領域を形成すると、結晶構造が乱されて微小な空孔が形成され、多孔質構造の脆弱領域１０３ａ〜１０３ｃを形成することができる。この場合、比較的低温の熱処理によって脆弱領域１０３ａ〜１０３ｃに形成された微小な空洞の体積変化が起こり、脆弱領域に沿って劈開（分離）することにより薄い半導体層を形成することができる。
なお、本明細書においてイオンドーピングとは、原料ガスから生成されるイオン化したガスを質量分離せず、そのまま電界で加速して対象物に照射する方式を指す。イオンドーピング装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピングを行うことができる。
また、イオンドーピングの加速電圧は、２０ｋＶ以上１００ｋＶ以下、好ましくは２０ｋＶ以上７０ｋＶ以下とし、ドーズは、１×１０１６ｉｏｎｓ／ｃｍ２以上４×１０１６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１６ｉｏｎｓ／ｃｍ２以上２．５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。本実施の形態では、加速電圧８０ｋＶで、ドーズを２×１０１６ｉｏｎｓ／ｃｍ２としてイオンドーピングを行う。
加速されたイオンを質量分離して半導体基板１０１に照射しても同様に脆弱領域１０３ａ〜１０３ｃを形成することができる。この場合にも、質量の大きいイオン（例えばＨ３ ＋イオン）を選択的に照射することは上記と同様な効果を奏することとなり好ましい。
イオンを生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを半導体基板１０１に照射することで、微小な空孔を形成することができ上記と同様な脆弱領域１０３ａ〜１０３ｃを半導体基板１０１中に設けることができる。
なお、ここでは、半導体基板１０１の表面から一定の深さの領域に加速されたイオンの元素が含まれるため、半導体基板の凸部の領域と共に、溝１０７の表面から一定の深さの領域にも脆弱領域１０３ｃが形成される。
図１（Ｄ）は接合層１０４（接合界面に形成される層）を形成する段階を示す。接合層１０４は、平滑面を形成し親水性表面を有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。例えば、熱的又は化学的な反応により形成される酸化層が適している。主として化学的な反応により形成される層であれば表面の平滑性を確保できるからである。平滑面を形成し親水性表面を形成する接合層１０４は０．２ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。
接合層１０４の好適な一例としては、化学気相成長法により堆積される酸化珪素を接合層１０４とすることができる。この場合、有機シランガスを用いて化学気相成長法により作製される酸化珪素層が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（化学式（ＣＨ３）３Ｓｉ３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。化学気相成長法による成膜では、半導体基板に形成した脆弱領域１０３ａ〜１０３ｃから脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶半導体基板若しくは多結晶半導体基板から、単結晶半導体層または多結晶半導体層を剥離（分離）する熱処理は、成膜温度よりも高い熱処理温度が適用される。
なお、接合層１０４は支持基板１００側又は半導体基板１０１側の一方又は双方に成膜されていれば良い。
また、図１（Ｂ）と（Ｃ）の工程において、脆弱領域１０３ａ〜１０３ｃを形成し、半導体基板の一部を除去して溝１０７を形成した後、ブロッキング層１０２と接合層１０４を形成しても良い。この工程によれば、ブロッキング層１０２と接合層１０４を大気に曝されることなく連続的に形成することができ、半導体基板１０１への異物の混入や、半導体基板１０１のカリウム、ナトリウムなどの汚染を防ぐことができる。また、後の剥離（分離）工程において分離された半導体基板に脆弱領域１０３ｃを形成することがないため、半導体基板１０１を容易に再利用することができる。
図２（Ａ）は支持基板１００と半導体基板１０１を接合させる段階を示す。支持基板１００と半導体基板１０１の接合層１０４が形成された面を対向させ、密接させることで接合を形成する。接合を形成する面は、脱脂処理し十分に清浄化しておく。そして、支持基板１００と接合層１０４を密接させることにより、室温であっても接合が形成される。この接合は表面間引力によるものであり、表面に複数の親水基を付着させる処理を加えるとより好ましい態様となる。例えば、支持基板１００の表面を酸素プラズマ処理若しくはオゾン処理して親水性にすることが好ましい。このように表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。さらに清浄化された表面同士を密接させて接合を形成したものに対して、室温以上の温度で加熱すると接合強度高めることができる。
良好な接合を形成するために、接合層１０４の表面及び／又は接合層１０４と接する側の表面の前処理として、その表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化することは有効である。イオンビームの照射により、接合層１０４の表面及び／又は接合層１０４と接する側の表面に未結合手が露呈して非常に活性な表面が形成される。このように活性化された表面同士を密接させると低温でも接合を形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。
支持基板１００は、ＳＯＩ層を設ける基板のことであり、絶縁性又は絶縁表面を有するものであり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が２５×１０−７／℃から５０×１０−７／℃（好ましくは、３０×１０−７／℃から４０×１０−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁層で被覆された金属基板なども適用可能である。
図２（Ｂ）は半導体基板１０１からＳＯＩ層１０５ａ、１０５ｂを剥離（分離）する段階を示す。半導体基板１０１と支持基板１００を重ね合わせて、支持基板１００に接合層１０４を接合した後、熱処理を行う。熱処理により支持基板１００上にＳＯＩ層１０５ａ、１０５ｂを残して半導体基板１０１の分離を行うと共に、接合面における接合強度を高めることができる。熱処理は接合層１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで脆弱領域１０３ａ、１０３ｂに形成された微小な空孔に体積変化が起こり、脆弱領域１０３ａ、１０３ｂに沿って半導体層を分離することができる。接合層１０４は支持基板１００と接合しているので、支持基板１００上には半導体基板１０１と同じ結晶性のＳＯＩ層１０５ａ、１０５ｂが接合される。
なお、半導体基板１０１として単結晶半導体基板を用いた場合は、ＳＯＩ層１０５ａ、１０５ｂは単結晶半導体層となる。また、半導体基板１０１として結晶性半導体基板を用いた場合は、ＳＯＩ層１０５ａ、１０５ｂは結晶性半導体層となる。
図６は、ＳＯＩ層が接合された支持基板１００の上面の模式図を示している。なお、図６のＡ−Ｂの断面図が、図２（Ｂ）に相当するものとする。
支持基板１００は、露光装置の１回の露光領域を一単位として、ＳＯＩ層１０５ａ、１０５ｂが規則的に配列している。また、ＳＯＩ層と同じ結晶性のアライメントマーカー１０７ａ、１０７ｂも形成されている。
図６において、露光装置の１回の露光領域に、一のアライメントマーカーと、一つのＳＯＩ層が設けられている。露光装置の１回の露光領域を考慮してＳＯＩ層を配列させており、且つＳＯＩ層が露光装置の１回の露光領域に対応するため、効率的に露光を行いパターンを形成することができる。
また、図２（Ｂ）に示す熱処理により、支持基板が収縮し、ＳＯＩ層１０５ａ、１０５ｂの間が狭まる。図２（Ａ）では、接合層１０４と支持基板１００とを接合したときのＳＯＩ層の間隔１０９ａは、半導体基板１０１上で溝を形成したときのＳＯＩ層の間隔１０９ａと同様であるが、当該熱処理後では、図２（Ｂ）及び図６に示すように、間隔１０９ｂに狭まっていることがわかる。
この後、支持基板１００にＳＯＩ層１０５ａ、１０５ｂが固定された状態で熱処理を行うことが好ましい。この熱処理は脆弱領域１１０の形成時に注入され、ＳＯＩ層１０５ａ、１０５ｂに残存した微量の水素若しくはハロゲンをＳＯＩ層１０５ａ、１０５ｂから脱離させることを目的の一としている。熱処理の温度は、水素若しくはハロゲンが脆弱領域１１０から放出される温度以上であって、支持基板１００の歪み点近傍の温度までを可としいている。例えば、４００℃〜７３０℃の温度範囲で行われる。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍又はそれよりも若干高い温度に加熱することもできる。
ＳＯＩ層１０５ａ、１０５ｂに含まれる過剰な水素は複雑な挙動を示し、熱履歴によっては半導体素子の特性を劣化させるように作用する場合がある。例えば、シリコンの格子間に含まれる水素は、価電子制御を目的としてドーピングされた不純物元素を不活性化させる作用がある。それにより、トランジスタのしきい値電圧の変動、ソース若しくはドレイン領域を高抵抗化させることとなる。また、シリコンの格子内に水素が含まれることとなると、シリコンの配位数が変化して格子欠陥を生成するように振る舞うことがある。勿論、水素若しくはハロゲンはシリコン中の未結合手を補償して、すなわち欠陥を補修する作用があるが、脆弱領域１１０に含まれる水素若しくはハロゲンは一旦、ＳＯＩ層１０５ａ、１０５ｂから除去することが好ましい。
このような熱処理を行うことで、支持基板１００と接合層１０４ａ、１０４ｂとの接合面においては水素結合を、より強固な共有結合に変化させることができる。
次に、ＳＯＩ層１０５ａ、１０５ｂにエネルギービームを照射して、結晶欠陥を補修することが好ましい。この工程は、ＳＯＩ層１０５ａ、１０５ｂが支持基板１００に接合される際に、熱的及び／又は機械的ダメージを受けて結晶性が劣化するので、その修復を図る上で行うことが好ましい。エネルギービームは、ＳＯＩ層１０５ａ、１０５ｂに対し選択的に吸収されるものが好ましく、レーザビームを適用することが望まれる。これは支持基板１００を過剰に加熱することなく、ＳＯＩ層１０５ａ、１０５ｂの欠陥を修復するためである。レーザビームは、エキシマレーザに代表される気体レーザ、ＹＡＧレーザに代表される固体レーザを光源として用いることができる。レーザビームの波長としては、紫外光から赤外光域であることが好ましい。光源から放射されるレーザビームは光学系にて矩形状若しくは線状に集光されたものであることが好ましく、このレーザビームをＳＯＩ層１０５ａ、１０５ｂ上を走査して処理を行えば良い。
その他、同様な目的においては、ハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。
本工程では、既にＳＯＩ層１０５ａ、１０５ｂの脱水素化が成されているので、ＳＯＩ層１０５ａ、１０５ｂにボイドを発生させることなく結晶欠陥の修復を行うことができる。また、ＳＯＩ層１０５ａ、１０５ｂに対し、エネルギービームを照射する処理を窒素雰囲気中で行えば、ＳＯＩ層１０５ａ、１０５ｂの表面を平坦化することができる。
一方、ＳＯＩ層１０５ａ、１０５ｂの含有水素が少ない場合には、支持基板１００とＳＯＩ層１０５ａ、１０５ｂを接合した後、エネルギービームを照射する処理を行っても良い。ＳＯＩ層１０５ａ、１０５ｂの結晶欠陥を補修した後、熱処理を行うことにより、ＳＯＩ層１０５ａ、１０５ｂと支持基板１００の熱歪みを除去して接合面の接合強度を高めることができる。
以上により、半導体層の一部が分離されたＳＯＩ基板を形成することができる。
次いで、本形態による半導体装置について図３及び図４を参照して説明する。図２（Ｂ）に示すＳＯＩ層１０５ａ、１０５ｂを選択的にエッチングして、図３（Ａ）に示すように、半導体層１０６ａ、１０６ｂを形成する。ここでは、ＳＯＩ層１０５ａ、１０５ｂの一部を覆うようにフォトリソグラフィ工程により形成したレジストマスクを形成し、ＳＯＩ層１０５ａ、１０５ｂを選択的にエッチングして、半導体層１０６ａ、１０６ｂを形成する。なお、ＳＯＩ層１０５ａ、１０５ｂと同様に、ブロッキング層１０２ａ、１０２ｂ、及び接合層１０４ａ、１０４ｂをエッチングしてもよい。
半導体層１０６ａ、１０６ｂは、ブロッキング層１０２ｃ、１０２ｄ、及び接合層１０４ｃ、１０４ｄを介して支持基板１００上に設けられる。ブロッキング層１０２ｃ、１０２ｄは支持基板１００側に設けられていても良い。ブロッキング層１０２ｃ、１０２ｄを設けることで、ＳＯＩ層１０５ａ、１０５ｂの汚染を防ぐことができる。
ＳＯＩ層１０５ａ、１０５ｂの厚さは５ｎｍから５００ｎｍ、好ましくは１０ｎｍから２００ｎｍ、より好ましくは１０ｎｍから６０ｎｍの厚さとする。ＳＯＩ層１０５ａ、１０５ｂの厚さは、図１（Ｃ）で説明した脆弱領域１０３ａ〜１０３ｃの深さを制御することにより適宜設定できる。半導体層１０６ａ、１０６ｂには、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウエル領域を形成する。不純物イオンのドーズ量は１×１０１２／ｃｍ２から１×１０１４／ｃｍ２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウエル領域にｐ型若しくはｎ型不純物を添加すれば良い。
図７は、半導体層１０６ａ、１０６ｂが形成された支持基板１００の上面の模式図を示している。なお、図７のＡ−Ｂの断面図が、図３（Ａ）に相当するものとする。
図７において、アライメントマーカー１０７ａを用いて位置合わせを行い、ＳＯＩ層１０５ａを選択的にエッチングして、所望のパターンを形成する例を示す。例えば、ＳＯＩ層１０５ａを露光して回路パターンを転写する。このとき、アライメントマーカー１０７ａを形成しておくことで、フォトリソグラフィの際に、位置合わせ等容易に行うことができる。なお、エッチング後の個々の半導体層１０６ａのパターンは、例えば回路部に形成されるトランジスタのチャネル部を形成する。
図３（Ｂ）で示すようにゲート絶縁層１２１、ゲート電極１２２、サイドウオール絶縁層１２３を形成し、第１不純物領域１２４、第２不純物領域１２５を形成する。絶縁層１２６は窒化珪素層で形成し、ゲート電極１２２をエッチングするときのハードマスクとして用いる。
図３（Ｃ）は、ゲート電極１２２などを形成後に保護層１２７を形成する段階を示す。保護層１２７は窒化珪素層又は窒化酸化珪素層を、プラズマＣＶＤ法で、成膜時の基板温度を３５０℃以下として形成することが好ましい。すなわち、保護層１２７中に水素を含ませておく。保護層１２７を形成後、３５０℃から４５０℃（好ましくは４００℃から４２０℃）の熱処理で保護層１２７中に含まれる水素を半導体層１０６ａ、１０６ｂ側へ拡散させる。先の工程で脱水素化されている半導体層１０６ａ、１０６ｂに対し、素子形成工程で欠陥を補償する水素を供給することで、捕獲中心となるような欠陥を有効に補償することができる。また、ブロッキング層１０２ｃ、１０２ｄは支持基板１００側からの不純物拡散を防止するのに対して、保護層１２７はこの上層側からの不純物汚染を防ぐ効果がある。本形態では、結晶性に優れた半導体層１０６ａ、１０６ｂの下層側及び上層側を、ナトリウムなどの可動性の高い不純物イオンすら防ぐ効果の高い絶縁層で被覆することで、この半導体層１０６ａ、１０６ｂにより作製される半導体素子の特性安定化に絶大な効果を発揮する。
その後、図４（Ａ）に示すように層間絶縁層１２８を形成する。層間絶縁層１２８はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁層１２８にはコンタクトホール１２９を形成する。
図４（Ｂ）は配線を形成する段階を示す。コンタクトホール１２９にはコンタクトプラグ１３０を形成する。コンタクトプラグ１３０は、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法でタングステンシリサイドを形成し、コンタクトホール１２９に埋め込むことで形成される。また、ＷＦ６を水素還元してタングステンを形成しコンタクトホール１２９に埋め込んでも良い。その後、コンタクトプラグ１３０に合わせて配線１３１を形成する。配線１３１はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属層で形成する。さらにその上層に層間絶縁層１３２を形成する。配線は適宜設ければ良く、この上層にさらに配線層を形成して多層配線化しても良い。その場合にはダマシンプロセスを適用しても良い。
このように、支持基板１００に接合された半導体層１０６ａ、１０６ｂを用いて電界効果トランジスタを作製することができる。半導体層１０６ａ、１０６ｂは、結晶方位が一定である半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
また、半導体基板を分離する熱処理の前に半導体基板の一部に溝を形成して分離した凸部を形成する。その後、分離した凸部を支持基板に接合し、半導体基板を分離する熱処理を行う。半導体基板を分離する熱処理により支持基板が収縮するため、支持基板上に接合されたＳＯＩ層の位置も変化する。しかしながら、ＳＯＩ層は支持基板上に連続的に接合されてはおらず、分離されているため、支持基板の収縮に伴うＳＯＩ層の歪応力の発生を抑えることが可能であり、膜剥れや接合力の低下を低減することが可能である。また、凸部を露光装置の一露光領域に概略対応させることにより、効率的に露光工程を行うことができる。この結果、歩留まり高く半導体装置を作製することができる。
（実施の形態２）
上記形態とは異なる半導体装置の作製方法について、図８乃至１０を用いて説明する。ここでは、歩留まり高く半導体基板を支持基板に接合することが可能な半導体装置の作製について示す。
図８（Ａ）に示すように、半導体基板１０１の表面を脱脂洗浄し、表面の酸化層を除去して熱酸化を行う。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化層の厚さとしては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、ハロゲンの作用により、金属などの不純物が揮発性のハロゲン化物となって気相中へ離脱して除去される。半導体基板１０１の表面を化学的機械研磨（ＣＭＰ）処理したものに対しては有効である。また、水素は半導体基板１０１と酸化層１１１の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
この熱処理により形成される酸化層１１１中にハロゲンを含ませることができる。ハロゲン元素は１×１０１６／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して半導体基板１０１の汚染を防止する保護層としての機能を発現させることができる。
次に、図１（Ａ）に示す工程と同様にブロッキング層１０２を酸化層１１１上に形成してもよい。ブロッキング層１０２及び酸化層１１１を形成することで、支持基板からの不純物元素が半導体層に混入するのを防ぐことができる。
次に、半導体基板１０１に脆弱領域１０３を形成する。図１０（Ａ）は、締め具で固定された半導体基板の上面の模式図を示している。なお、図１０（Ａ）のＡ−Ｂの断面図が、図８（Ａ）に相当するものとする。
脆弱領域１０３の位置（深さ）及び加速されたイオンのドーズ量を制御するためには、半導体基板１０１の端部を締め具１１２で固定しなければならない。しかしながら、締め具で覆われている領域には、締め具１１２がマスクとなり、半導体基板１０１にイオンを照射することができない。このため、当該領域において、剥離（分離）することが困難であり、厚さの異なる半導体層が接合されるという問題がある。
そこで、図８（Ｂ）に示すように、締め具１１２で覆われた半導体基板１０１を除去し、溝１１３を形成する。溝１１３の形成方法は、図１（Ａ）の溝１０７と同様に形成することができる。このとき、半導体基板１０１には凸部が形成される。また、凸部においては、連続的に脆弱領域１０３が形成される。一部エッチングされたブロッキング層１０２をブロッキング層１０２ａと示す。なお、ここでは、連続的に形成された脆弱領域１０３とは、凸部をすべて横断するように形成されている脆弱領域のことをいう。
図１０（Ｂ）は、溝が形成された半導体基板の上面の模式図を示している。なお、図１０（Ｂ）のＡ−Ｂの断面図が、図８（Ｂ）に相当するものとする。
次に、図８（Ｃ）に示すように、ブロッキング層１０２ａ及び半導体基板の凸部に接合層１０４を形成する。
次に、図８（Ｄ）に示すように、実施の形態１と同様に、接合層１０４の表面及び支持基板１００の表面を脱脂処理し十分に清浄化する。次に接合層１０４の表面及び／または支持基板１００の表面に複数の水酸基を付着させる処理を加える。または、接合層１０４の表面及び／または支持基板１００の表面にイオンビームを照射し、表面を清浄化すると共に、表面を活性化する。この後、支持基板１００及び接合層１０４を密着させて接合する。支持基板１００と半導体基板１０１とを圧接することで、支持基板１００と半導体基板１０１を強固に接合することが可能である。
図９（Ａ）は半導体基板１０１からＳＯＩ層１０５を剥離（分離）する段階を示す。半導体基板１０１と支持基板１００を重ね合わせ密着させて、支持基板１００に接合層１０４を接合した後、熱処理により、支持基板１００上にＳＯＩ層１０５を残して半導体基板１０１を分離すると共に、接合面における接合強度を高めることができる。熱処理は接合層１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで脆弱領域１０３に形成された微小な空孔に体積変化が起こり、脆弱領域１０３に沿って半導体層を分離することができる。接合層１０４は支持基板１００と接合しているので、支持基板１００上には半導体基板１０１と同じ結晶性のＳＯＩ層１０５が接合される。
また、当該熱処理を行うことで、支持基板１００と接合層１０４ａの接合面においては水素結合を、より強固な共有結合に変化させることができる。また、ＳＯＩ層１０５にエネルギービームを照射して、結晶欠陥を補修することが好ましい。
図１０（Ｃ）は、ＳＯＩ層が接合された支持基板の上面の模式図を示している。なお、図１０（Ｃ）のＡ−Ｂの断面図が、図９（Ａ）に相当するものとする。締め具が設けられた半導体基板の領域には、加速されたイオンが照射されないため、当該領域では、半導体基板を分離することができず、半導体基板が残存してしまうという問題があった。しかしながら、本実施の形態により、締め具が設けられた半導体基板の領域を除去し溝を形成することで、所定の厚さのＳＯＩ層を支持基板上に接合することができる。
以上の工程により、ＳＯＩ基板を作製することができる。
次に、ＳＯＩ層１０５を選択的にエッチングして、図９（Ｂ）に示すように、半導体層１０６ａ、１０６ｂを形成する。ここでは、ＳＯＩ層１０５の一部を覆うようにフォトリソグラフィ工程により形成したレジストマスクを形成し、ＳＯＩ層１０５を選択的にエッチングして、半導体層１０６ａ、１０６ｂを形成する。なお、ＳＯＩ層１０５と同様に、酸化層１１１ａ、ブロッキング層１０２ａ、及び接合層１０４ａをエッチングしてもよい。
半導体層１０６ａ、１０６ｂは、酸化層１１１ｂ、１１１ｃ、ブロッキング層１０２ｂ、１０２ｃ、及び接合層１０４ｂ、１０４ｃを介して支持基板１００上に設けられる。ブロッキング層１０２ｂ、１０２ｃは支持基板１００側に設けられていても良い。ブロッキング層１０２ｂ、１０２ｃを設けることで、半導体層１０６ａ、１０６ｂの汚染を防ぐことができる。
なお、本実施の形態では、図８（Ａ）に示すように、脆弱領域１０３を形成した後、半導体基板１０１に溝１１３を形成しているが、この代わりに締め具１１２が覆う半導体基板１０１の領域に溝１１３を形成した後、脆弱領域１０３を形成してもよい。
また、実施の形態１において、本実施の形態を適宜用いることができる。
このように、支持基板１００に接合された半導体層１０６ａ、１０６ｂを用いて電界効果トランジスタを作製することができる。半導体層１０６ａ、１０６ｂは、結晶方位が一定の半導体層であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
本形態によれば、ガラス基板等の耐熱温度が７００℃以下の支持基板１００であっても接合部の接合強度が強固な半導体層１０６ａ、１０６ｂを得ることができる。支持基板１００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。また、半導体基板に対しては、工程の最初の段階においてハロゲンを含む雰囲気中で熱酸化を行うことでゲッタリング作用が得られ、半導体基板を再利用する場合に有効である。
また、半導体層１０６ａ、１０６ｂのバックチャネル側（ゲート電極１２２と反対側）にはハロゲンを含む酸化層１１１ｂ、１１１ｃが設けられており、局在準位密度が低減されているので、しきい値電圧の変動を抑えることができる。さらに、支持基板１００と半導体層１０６ａ、１０６ｂとの間にはハロゲンを含む酸化層１１１ｂ、１１１ｃの他に、ブロッキング層１０２ｂ、１０２ｃが設けられているので、支持基板１００側からナトリウムなどの金属不純物が拡散して半導体層１０６ａ、１０６ｂを汚染することを防ぐことができる。
また、半導体基板の凸部には連続的に脆弱層が形成されるため、所定の厚さのＳＯＩ層を支持基板上に接合することができる。このため、当該半導体層を用いて歩留まり高く半導体装置を作製することができる。
（実施の形態３）
上記形態とは異なる半導体装置の作製方法について、図２１を用いて説明する。ここでは、歩留まり高く半導体基板を支持基板に接合することが可能な半導体装置の作製について示す。
実施の形態２と同様に、図２１（Ａ）に示すように、半導体基板１０１の表面を脱脂洗浄し、表面の酸化層を除去した後、熱酸化を行い、半導体基板１０１表面に酸化層１１１を形成する。ここでは、酸化雰囲気中にハロゲンを導入した酸化により、ハロゲン元素による金属不純物ゲッタリングを行い、半導体基板１０１と酸化層１１１の界面の欠陥を補償して、界面の局部準位密度を低下する。
次に、実施の形態２と同様に、酸化層１１１にブロッキング層１０２を形成してもよい。
次に、図２１（Ｂ）に示すように、溝１１３を形成する。溝１１３の形成方法は、図１（Ａ）の溝１０７と同様に形成することができる。このとき、半導体基板１０１には凸部が形成される。一部エッチングされたブロッキング層１０２をブロッキング層１０２ａと示す。また、一部エッチングされた酸化層１１１を酸化層１１１ａと示す。
次に、図２１（Ｃ）に示すように、半導体基板１０１に脆弱領域１０３ａ〜１０３ｃを形成する。ここでは、半導体基板１０１において溝１１３が形成された領域で締め具１１２を固定した後、半導体基板１０１に加速されたイオンを照射することで、脆弱領域１０３ａ〜１０３ｃを形成する。凸部において連続的に脆弱領域１０３ａが形成される。即ち、凸部を全て横断するように形成される脆弱領域１０３ａを形成することができる。
この後、実施の形態２の図８（Ｃ）と同様に、ブロッキング層１０２ａ及び半導体基板の凸部に接合層１０４を形成する。この後、実施の形態２と同様の工程により、支持基板１００と半導体基板１０１を強固に接合した後、脆弱領域１０３において半導体基板１０１を分離して、支持基板１００にＳＯＩ層１０５が設けられたＳＯＩ基板を作製することができる。また、実施の形態２と同様に、当該ＳＯＩ層１０５を用いて電界効果トランジスタを作製することができる。
本実施の形態では、半導体基板の凸部には連続的に脆弱層が形成されるため、所定の厚さのＳＯＩ層を支持基板上に接合することができる。このため、当該半導体層を用いて歩留まり高く半導体装置を作製することができる。
（実施の形態４）
本実施の形態では、可撓性を有する半導体装置の作製方法について、図１１乃至図１４を用いて説明する。
図１１（Ａ）に示すように、実施の形態２と同様に、半導体基板１０１の表面の酸化層を除去した後、熱酸化を行い酸化層を形成する。ここでは、酸化雰囲気中にＨＣｌを添加し７００℃以上で加熱して熱処理を行い、塩素を含む酸化層１１１を形成する。次に、酸化層１１１上にブロッキング層１０２を形成する。次に、半導体基板１０１に脆弱領域１０３を形成する。
次に、図１１（Ｂ）に示すように、半導体基板１０１の一部を除去し溝１０７を形成する。このとき、半導体基板１０１には凸部が形成される。一部エッチングされたブロッキング層１０２をブロッキング層１０２ａ、１０２ｂと示す。また、一部エッチングされた脆弱領域１０３を脆弱領域１０３ａ、１０３ｂと示す。次に、ブロッキング層１０２ａ、１０２ｂ及び半導体基板の凸部に接合層１０４を形成する。なお、支持基板表面に接合層が形成される場合は、必ずしも接合層１０４を設ける必要はない。
次に、図１１（Ｃ）に示すように、支持基板１４１上に下地層１４２を形成し、下地層１４２上に剥離層１４３を形成し、剥離層１４３上にブロッキング層１４４を形成し、ブロッキング層１４４上に接合層１４５を形成する。なお、半導体基板の表面に接合層が設けられる場合は、必ずしも接合層１４５を設ける必要はない。
ここでは、支持基板１４１としては、脆弱領域に亀裂を生じさせる加熱処理温度（代表的には、４００℃乃至６００℃）に耐えうる耐熱性を有する基板が好ましく、代表的には、ガラス基板、石英基板、セラミック基板、金属基板、シリコンウエハー等を用いることができる。
下地層１４２は、ブロッキング層１０２と同様に形成することができる。また、支持基板１４１及び剥離層１４３の密着性が高い場合は、下地層１４２を形成しなくとも良い。
剥離層１４３としては、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び珪素の中から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層または複数の層を積層させて形成する。剥離層１４３として珪素を含む層を形成する場合、珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。ここでは、塗布法は、溶液を被処理物上に吐出させて形成する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
剥離層１４３が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層１４３が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には、１層目としてタングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層１４３として、１層目として金属層、２層目として金属酸化物層の積層構造を形成する場合、金属層、例えばタングステンを含む層を形成し、その上層に酸化物で形成される層間絶縁層１３２、例えば酸化珪素層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層、例えばタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属層の表面に、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行って金属酸化物層を形成してもよい。
さらには、剥離層１４３として、１層目として金属層、２層目として金属窒化物層、金属酸化窒化物層を形成してもよい。代表的には、１層目としてタングステンを含む層を形成した後、２層目として、窒化タングステン層、酸化窒化タングステン層を形成すればよい。
ブロッキング層１４４としては、実施の形態１に示すブロッキング層１０２と同様に形成することができる。
接合層１４５は、実施の形態１に示す接合層１０４と同様に形成することができる。
次に、図１１（Ｄ）に示すように、実施の形態１と同様に、接合層１０４の表面及び支持基板１４１の表面を十分に清浄化する。次に接合層１０４の表面及び／または支持基板１４１の表面に複数の水酸基を付着させる処理を加える。または、接合層１０４の表面及び／または支持基板１４１の表面にイオンビームを照射し、表面を清浄化すると共に、表面を活性化する。この後、支持基板１４１上に形成される接合層１４５と、半導体基板１０１に形成される接合層１０４とを密着させることで接合する。
ここで、半導体基板表面の積層構造及び支持基板の積層構造について、図１４を用いて説明する。
図１４（Ａ）に示すように、支持基板１４１上には、下地層１４２、剥離層１４３、及びブロッキング層１４４の３層構造とし、半導体基板１０１の表面には酸化層１１１及び接合層１０４が積層されていてもよい。このような構造の支持基板１４１及び半導体基板１０１を密接させることにより、ブロッキング層１４４及び接合層１０４を接合することができる。
また、図示しないが、支持基板上には、下地層、剥離層、ブロッキング層、及び接合層の４層構造とし、半導体基板の表面には酸化層が形成されていてもよい。このような構造の支持基板及び半導体基板を密接させることにより、接合層及び酸化層を接合することができる。
即ち、ブロッキング層を、支持基板１４１または半導体基板１０１の一方に設けることで、外部からの不純物が半導体層に混入するのを防ぐことができる。また、接合層を支持基板１４１または半導体基板１０１の一方に設けることで、支持基板１４１及び半導体基板１０１を接合することができる。さらには、支持基板１４１及び半導体基板１０１の積層数を削減することが可能であり、スループットを向上させることができる。
また、図１４（Ｂ）に示すように、半導体基板１０１を熱酸化して酸化層を形成せず、半導体基板１０１に接するように接合層１０４を形成してもよい。この場合は、支持基板１４１上には、下地層１４２、剥離層１４３、及びブロッキング層１４４の積層構造とする。
また、図示ないが、支持基板上には、下地層、剥離層、ブロッキング層、及び接合層の４層構造とし、支持基板及び半導体基板を密接させることにより、接合層及び酸化層を接合することができる。
即ち、熱酸化層を設けずとも、ブロッキング層を、支持基板１４１に設けることで、外部からの不純物が半導体層に混入するのを防ぐことができる。また、接合層を支持基板１４１または半導体基板１０１の一方に設けることで、支持基板１４１及び半導体基板１０１を接合することができる。さらには、支持基板１４１及び半導体基板１０１の積層数を削減することが可能であり、スループットを向上させることができる。
次に、図１２（Ａ）に示すように、加熱処理、加圧処理、又は加熱処理と加圧処理を行うことで、脆弱領域１０３ａ、１０３ｂを劈開面（単結晶半導体基板が分離する領域のことをいい、分離領域ともいう。）として半導体基板１０１を支持基板１４１から剥離（分離）すると共に、接合面の接合強度を高める。加熱処理の温度は、支持基板１４１の耐熱温度以下であることが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆弱領域１０３ａ、１０３ｂに形成された微小な空洞の体積変化が起こり、脆弱領域１０３ａ、１０３ｂに沿って分離することが可能となる。
このとき、加熱処理の代わりに、半導体基板１０１からレーザビームを照射して、脆弱領域１０３ａ、１０３ｂに形成された微小な空洞の体積変化を行っても良い。レーザビームとしては、半導体基板を透過し、脆弱領域１０３ａ、１０３ｂに含まれる元素に吸収される波長を用いることが好ましく、代表的には赤外光を用いることができる。
半導体基板１０１を剥離（分離）した後、ＳＯＩ層１０５ａ、１０５ｂの表面を平坦化することが好ましい。代表的には、ＣＭＰや上記レーザビームを照射する。また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等を行ってもよい。
次に、ＳＯＩ層１０５ａ、１０５ｂを選択的にエッチングして、図１２（Ｂ）に示すように、半導体層１０６ａ、１０６ｂを形成する。なお、この際、酸化層１１１ｂ、１１１ｃ及び接合層１０４ａ、１０４ｂの一部をエッチングしてもよい。ここでは、一部エッチングされた酸化層を酸化層１１１ｄ、１１１ｅと示し、エッチングされた接合層を接合層１０４ｃ、１０４ｄと示す。また、ブロッキング層１０２ｃ、１０２ｄ、接合層１０４ａ、１０４ｂ、接合層１４５を選択的にエッチングしてもよい。
次に、図３及び図４の工程を経て、図１２（Ｃ）に示すように、半導体層１０６ａ、１０６ｂを用いて電界効果トランジスタを含む素子層１５１を形成する。次に、素子層１５１上に可撓性基板１５２を設ける。可撓性基板１５２及び素子層１５１を熱圧着することにより、素子層１５１に可撓性基板１５２を固着させることができる。また。素子層１５１に接着材（図示しない）を用いて可撓性基板１５２を固着することができる。可撓性基板１５２としては、可撓性を有し且つ絶縁表面を有する基板であり、代表的には可撓性を有する絶縁基板、表面に絶縁層が形成された可撓性を有する金属基板等である。可撓性を有する絶縁基板としては、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなるプラスチック基板、または繊維質な材料からなる紙がある。
また、可撓性を有する絶縁基板としては、プリプレグを用いることで、後に作製されるＳＯＩ基板や半導体装置の点圧、線圧による破壊を防ぐことが可能である。プリプレグの代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等の繊維体に、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等のマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。
表面に絶縁層が形成された可撓性を有する金属基板としては、酸化珪素層、窒化珪素層、酸化窒化珪素層、窒化アルミニウム層、酸化アルミニウム層等の絶縁層が形成された金属フィルムまたは金属シート等がある。なお、絶縁層は上記列挙した絶縁層に限定されず、適宜適用することができる。
次に、図１３（Ａ）に示すように、支持基板１４１から、可撓性基板１５２及び素子層１５１を含む積層体を物理的手段により剥離する。または、剥離層１４３及びブロッキング層１４４界面に液体を浸透させて支持基板１４１から、可撓性基板１５２及び素子層１５１を含む積層体を剥離する。
物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化させる手段を指しており、その手段は、代表的には機械的な力を加えること（例えば人間の手や把治具で引き剥がす処理や、ローラーを回転させながら分離する処理）である。このとき、支持基板１４１または可撓性基板１５２の少なくとも一方の表面に、光または熱により剥離可能な粘着シートを設けると、さらに剥離が容易となる。
ここでは、剥離層１４３及びブロッキング層１４４の界面、剥離層１４３、または支持基板１４１及び剥離層１４３の界面のいずれかで剥離が生じ、下地層１４２から素子層１５１及び可撓性基板１５２を含む積層体を剥離することができる。
なお、剥離層１４３において支持基板１４１から、可撓性基板１５２及び素子層１５１を含む積層体を剥離する前に、剥離を容易に行うためにきっかけをつくってもよい。さらには、可撓性基板１５２及び素子層１５１を含む積層体を支持基板１４１から剥離する際、支持基板１４１または可撓性基板１５２の少なくとも一方の表面に光または熱により剥離可能な粘着シートを設け、支持基板１４１または可撓性基板１５２の一方を固定し、他方を引き剥がすことで、さらに剥離が容易となる。
次に、図１３（Ｂ）に示すように、ブロッキング層１４４に可撓性基板１５３を接着する。可撓性基板１５３は、可撓性基板１５２に列挙したものを適宜用いることができる。
この後、素子層１５１に複数の半導体装置が含まれる場合、素子層１５１及び可撓性基板１５２、１５３を分断して、複数の半導体装置を切り出してもよい。このような工程により、薄型で可撓性を有する複数の半導体装置を作製することができる。
本実施の形態では、支持基板上に接合したＳＯＩ層を用いて電界効果トランジスタを形成した後、支持基板から電界効果トランジスタを有する素子層を剥離して、可撓性を有し薄型の半導体装置を作製する。支持基板は可撓性を有する基板と比較して扱いやすいため。作製工程におけるハンドリングがしやすく、歩留まりを高めることができる。
本形態に係るＳＯＩ層１０５ａ、１０５ｂは、結晶方位が一定の半導体層であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。さらには、支持基板１００及びＳＯＩ層１０５ａ、１０５ｂの間にブロッキング層１０２ｃ、１０２ｄが設けられているため、支持基板からの不純物がＳＯＩ層に侵入することを防ぐことが可能であるため、素子層に形成されるトランジスタの特性ばらつきを抑えることができる。
（実施の形態５）
本実施の形態では、実施の形態４とは異なる半導体装置の作製方法について、図２２を用いて説明する。本実施の形態では、可撓性を有する半導体装置の作製方法について示す。
図２２（Ａ）に示すように、実施の形態２と同様に半導体基板１０１として、単結晶半導体基板を用い、その表面の酸化層を除去した後、熱酸化を行い酸化層１１１を形成する。次に、酸化層１１１上にブロッキング層１０２を形成する。
次に、図２２（Ｂ）に示すように、実施の形態２と同様に半導体基板１０１の一部を除去し溝１０７を形成する。このとき、半導体基板１０１には凸部が形成される。一部エッチングされたブロッキング層１０２をブロッキング層１０２ａ、１０２ｂと示す。
次に、図２２（Ｃ）に示すように、実施の形態２と同様に半導体基板１０１に脆弱領域１０３ａ〜１０３ｃを形成する。
次に、図２２（Ｄ）に示すように、実施の形態２と同様にブロッキング層１０２ａ、１０２ｂ及び半導体基板の凸部に接合層１０４を形成する。なお、支持基板表面に接合層が形成される場合は、必ずしも接合層１０４を設ける必要はない。
次に、実施の形態４と同様に、図１１（Ｃ）に示すように、支持基板１４１上に、下地層１４２、剥離層１４３、ブロッキング層１４４、接合層１４５を順に成膜する。
この後、実施の形態４と同様に、図１１（Ｄ）に示すように、支持基板１４１上に形成される接合層１４５と、半導体基板１０１に形成される接合層１０４とを密着させることで接合する。次に、図１２（Ａ）に示すように、脆弱領域１０３ａ、１０３ｂを分離面として半導体基板１０１を支持基板１４１から剥離（分離）し、図１２（Ａ）に示すように、支持基板上にＳＯＩ層１０５ａ、１０５ｂを設ける。次に、ＳＯＩ層１０５ａ、１０５ｂを用いて、実施の形態１と同様に、図１２（Ｃ）に示すように、電界効果トランジスタを形成すると共に、電界効果トランジスタを含む素子層１５１を形成する。つぎに、素子層１５１に可撓性基板１５２を固着させた後、図１３（Ａ）に示すように、支持基板１４１から、可撓性基板１５２及び素子層１５１を含む積層体を物理的手段により剥離する。または、剥離層１４３及びブロッキング層１４４界面に液体を浸透させて支持基板１４１から、可撓性基板１５２及び素子層１５１を含む積層体を剥離する。次に、図１３（Ｂ）に示すように、ブロッキング層１４４に可撓性基板１５３を接着する。このような工程により、可撓性を有する半導体装置を作製することができる。
この後、素子層１５１に複数の半導体装置が含まれる場合、素子層１５１及び可撓性基板１５２、１５３を分断して、複数の半導体装置を切り出してもよい。このような工程により、薄型で可撓性を有する複数の半導体装置を作製することができる。
本実施の形態では、支持基板上に接合したＳＯＩ層を用いて電界効果トランジスタを形成した後、支持基板から電界効果トランジスタを有する素子層を剥離して、可撓性を有し薄型の半導体装置を作製する。支持基板は可撓性を有する基板と比較して扱いやすいため。作製工程におけるハンドリングがしやすく、歩留まりを高めることができる。
本形態に係るＳＯＩ層１０５ａ、１０５ｂは、結晶方位が一定の半導体層であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。さらには、支持基板１００及びＳＯＩ層１０５ａ、１０５ｂの間にブロッキング層１０２ａ、１０２ｂが設けられているため、基板からの不純物がＳＯＩ層に侵入することを防ぐことが可能であるため、素子層に形成されるトランジスタの特性ばらつきを抑えることができる。
（実施の形態６）
本実施の形態は、半導体装置の一形態を図１５を用いて示す。図１５は半導体装置の一例として、ＳＯＩ基板により得られるマイクロプロセッサ２００の構成を示す。マイクロプロセッサ２００は、上記したように本発明に係る半導体基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ；ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９（ＲＯＭ）、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１５に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、絶縁表面を有する支持基板に接合された結晶方位が一定の半導体層（単結晶半導体層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。また、支持基板と半導体層との間には、ブロッキング層が設けられているので、支持基板側からナトリウムなどの金属不純物が拡散して半導体層を汚染することを防ぐことができる。
（実施の形態７）
本実施の形態は、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一形態を図１６を用いて示す。ここでは、ＳＯＩ基板により得られるＲＦＣＰＵの構成について図１６を参照して説明する。図１６は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０、電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４（ＣＰＵインターフェース）、中央処理ユニット２２５（ＣＰＵ）、ランダムアクセスメモリ２２６（ＲＡＭ）、読み出し専用メモリ２２７（ＲＯＭ）を有している。
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号を元に共振回路２１４により誘導起電力が生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板に接合された結晶方位が一定の半導体層（単結晶半導体層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。図１６ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。
（実施の形態８）
上記実施の形態に示すようなＳＯＩ層は表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図１７は支持基板１００としてマザーガラスにＳＯＩ層１０５を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、ＳＯＩ層１０５は、表示パネル１６２の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラス基板は面積が大きいので、図１７で示すように、表示パネル１６２の形成領域の内側にＳＯＩ層１０５を複数個配置することが好ましい。これによって、ＳＯＩ層１０５を支持基板１００上に複数個並べて配置する場合にも、隣接間隔に余裕を持たせることができる。表示パネル１６２には、走査線駆動回路領域１６３、信号線駆動回路領域１６４、画素形成領域１６５があり、これらの領域が含まれるようにＳＯＩ層１０５を支持基板１００に接合する。
図１８は、大型のガラス基板上に接合された半導体層により画素トランジスタが形成される液晶表示装置の画素の一例を示す。図１８（Ａ）は画素の平面図を示し、半導体層に走査線１６６が交差し、信号線１６７、画素電極１６８が接続する画素を示す。図１８（Ａ）に示すＪ−Ｋ切断線に対応する断面図が図１８（Ｂ）に示されている。
図１８（Ｂ）において、支持基板１００上に、接合層１０４ｃ、ブロッキング層１０２ｃ、半導体層１０６が積層された構造を有する部分があり、画素トランジスタはそのような領域を含んで構成されている。層間絶縁層１２８上に画素電極１６８が設けられている。半導体層１０６と信号線１６７を接続するコンタクトホールには層間絶縁層１２８をエッチングして凹段差が生じるのでそこを埋めるように柱状スペーサ１７１が設けられている。対向基板１６９には対向電極１７０が形成され、柱状スペーサ１７１によって形成される空隙に液晶層１７２が形成されている。
図１９（Ａ）は、大型のガラス基板上に接合された半導体層により画素部のトランジスタが形成されるエレクトロルミネセンス表示装置の一例を示す。図１９（Ａ）は画素の平面図を示し、信号線１６７に接続する選択トランジスタ１７３と、電源線１７５に接続する表示制御トランジスタ１７４を有している。この表示装置はエレクトロルミネセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が各画素に設けられる構成となっている。画素電極１６８は表示制御トランジスタ１７４に接続されている。図１９（Ｂ）はこのような画素の要部を示す断面図である。
図１９（Ｂ）において、支持基板１００として大型のガラス基板を用い、当該支持基板１００上に接合層１０４ｃ、ブロッキング層１０２ｃ、半導体層１０６が積層された構造を有する部分があり、表示制御トランジスタはそのような領域を含んで構成されている。接合層１０４ｃ、ブロッキング層１０２ｃ、半導体層１０６、層間絶縁層１２８などの構成は図１８（Ｂ）と同様である。第１の電極１６８は周辺部が絶縁性の隔壁層１７６で囲まれている。第１の電極１６８上にはＥＬ層１７７が形成されている。ＥＬ層１７７上には第２の電極１７０が形成されている。画素部は封止樹脂１７８が充填され、補強板として基板１６９が設けられている。
本形態のエレクトロルミネセンス表示装置はこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素のトランジスタのチャネル部が、支持基板１００に接合された半導体層１０６で形成されるので、半導体層１０６が単結晶半導体層で形成される場合、各トランジスタ間で特性バラツキがなく、画素毎の発光輝度に斑が出ないという利点がある。従って、発光素子の明るさを電流で制御して駆動することが容易となり、トランジスタ特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。さらに支持基板１００として透光性の基板を選択することができるので、支持基板１００側から光を放射する、ボトムエミッション型のエレクトロルミネセンス表示装置を構成することができる。
このように、表示装置を製造するマザーガラスにも、接合した半導体基板の一部を用いた半導体層を用いてトランジスタを形成することが可能である。当該半導体層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図１５及び図１６で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能を搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
（実施の形態９）
本発明によれば様々な電気器具を構成することができる。電気器具としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが含まれる。
図２０（Ａ）は携帯電話機３０１の一例を示している。この携帯電話機３０１は、表示部３０２、操作部３０３などを含んで構成されている。表示部３０２においては、図１８で説明した液晶表示装置又は図１９で説明したエレクトロルミネッセンス表示装置を適用することができる。実施の形態８に係る表示装置を適用することで、表示斑が少なく画質の優れた表示部を構成することができる。さらに携帯電話機３０１に含まれるマイクロプロセッサやメモリにも実施の形態６、７の半導体装置を適用することができる。
また、図２０（Ｂ）は、デジタルプレーヤー３０４を示しており、オーディオ装置の１つの代表例である。図２０（Ｂ）に示すデジタルプレーヤー３０４は、表示部３０２、操作部３０３、イヤホン３０５などを含んでいる。イヤホン３０５の代わりにヘッドホンや無線式イヤホンを用いることができる。デジタルプレーヤー３０４は音楽情報を記憶するメモリ部や、デジタルプレーヤー３０４を機能させるマイクロプロセッサに本発明の半導体装置を適用することができる。本構成のデジタルプレーヤー３０４は小型軽量化が可能であるが、表示部３０２においては、図１８で説明した液晶表示装置又は図１９で説明したエレクトロルミネッセンス表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像若しくは文字情報を表示することができる。
また、図２０（Ｃ）は、電子ブック３０６を示している。この電子ブック３０６は、表示部３０２、操作部３０３を含んでいる。またモデムが内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。電子ブック３０６は情報を記憶するメモリ部や、電子ブック３０６を機能させるマイクロプロセッサに実施の形態６、７の半導体装置を適用することができる。メモリ部は、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＯＲ型不揮発性メモリを用い、映像や音声（音楽）を記録、再生することができる。表示部３０２においては、図１８で説明した液晶表示装置又は図１９で説明したエレクトロルミネッセンス表示装置を適用することで、高画質の表示を行うことができる。
（実施の形態１０）
以下において、本発明の特徴の一であるイオンの照射方法について考察する。
本発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図２３に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図２３に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋の生成過程）
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
（イオン源による差異）
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図２４は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２４では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２４から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図２５は、図２４とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２４と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図２５から、プラズマ中のイオンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図２５はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図２５のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋及びＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図２４のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
（Ｈ３ ＋の照射メカニズム）
図２４のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
図２６に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２４の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の濃度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶ台であるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
以上より、モデル２乃至モデル４については、以下では考慮しない。図２７乃至図２９に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２４の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２７は加速電圧を８０ｋＶとした場合を示し、図２８は加速電圧を６０ｋＶとした場合を示し、図２９は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の濃度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）を考えればＨ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図３０に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋を用いる効果）
図２４に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、本明細書では、Ｈ３ ＋を効率的に照射するために、図２４に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す上面図である。 本発明の半導体装置の作製工程を示す上面図である。 本発明の半導体装置の作製工程を示す上面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す上面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 半導体装置の一形態であるマイクロプロセッサの構成を示すブロック図。 半導体装置の一形態であるＲＦＣＰＵの構成を示すブロック図。 表示パネル製造用のマザーガラスに半導体層を接合する場合を例示する平面図。 半導体層により画素トランジスタが構成されている液晶表示装置の一例を示す図。 半導体層により画素トランジスタが構成されているエレクトロルミネセンス表示装置の一例を示す図。 本発明に係る電気器具の一例を説明する図。 本発明の半導体装置の作製工程を示す断面図である。 本発明の半導体装置の作製工程を示す断面図である。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。

Claims (8)

  1. ハロゲンを含む酸化雰囲気中で熱処理を行い半導体基板の表面に第１の酸化層を形成し、
    前記第１の酸化層の一部及び前記半導体基板の一部をエッチングして、凸部及び溝を有する半導体基板と前記凸部の表面上の第２の酸化層とを形成し、
    前記凸部側から前記凸部及び溝を有する半導体基板に一又は複数の原子からなる質量の異なるイオンを照射して、前記凸部表面から一定の深さを有する第１の領域及び前記溝底面から一定の深さを有する第２の領域に、脆弱領域を形成し、
    支持基板と前記凸部及び溝を有する半導体基板とを前記第２の酸化層を挟んで重ね合わせて接合し、
    熱処理により、前記第１の領域の前記脆弱領域において前記凸部及び溝を有する半導体基板を分離することで、前記支持基板上に半導体層を残し、
    前記半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
  2. ハロゲンを含む酸化雰囲気中で熱処理を行い半導体基板の表面に第１の酸化層を形成し、
    前記第１の酸化層の一部及び前記半導体基板の一部をエッチングして、凸部を及び溝を有する半導体基板と前記凸部の表面上の第２の酸化層とを形成し、
    前記凸部側から前記凸部及び溝を有する半導体基板に一又は複数の原子からなる質量の異なるイオンを照射して、前記凸部表面から一定の深さを有する第１の領域及び前記溝底面から一定の深さを有する第２の領域に、脆弱領域を形成し、
    接合層を有する支持基板を用意し、
    前記支持基板と前記凸部及び溝を有する半導体基板とを前記第２の酸化層及び前記接合層を挟んで重ね合わせて接合し、
    熱処理により、前記第１の領域の前記脆弱領域において前記凸部及び溝を有する半導体基板を分離することで、前記支持基板上に半導体層を残し、
    前記半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
  3. ハロゲンを含む酸化雰囲気中で熱処理を行い半導体基板の表面に第１の酸化層を形成し、
    前記第１の酸化層の一部及び前記半導体基板の一部をエッチングして、凸部を有する半導体基板と前記凸部の表面上の第２の酸化層とを形成し、
    前記凸部側から前記凸部を有する半導体基板に一又は複数の原子からなる質量の異なるイオンを照射して、前記凸部を有する半導体基板の表面から一定の深さを有する領域に、脆弱領域を形成し、
    剥離層を有する支持基板を用意し、
    前記支持基板と前記凸部を有する半導体基板とを前記第２の酸化層及び前記剥離層を挟んで重ね合わせて接合し、
    熱処理により、前記脆弱領域において前記凸部を有する半導体基板を分離することで、前記支持基板上に半導体層を残し、
    前記半導体層を用いて形成した半導体素子を有する素子層を形成し、
    前記素子層上に可撓性基板を設け、
    前記可撓性基板及び前記素子層から、前記支持基板を前記剥離層で剥離することを特徴とする半導体装置の作製方法。
  4. ハロゲンを含む酸化雰囲気中で熱処理を行い半導体基板の表面に第１の酸化層を形成し、
    前記第１の酸化層の一部及び前記半導体基板の一部をエッチングして、凸部を有する半導体基板と前記凸部の表面上の第２の酸化層とを形成し、
    前記凸部側から前記凸部を有する半導体基板に一又は複数の原子からなる質量の異なるイオンを照射して、前記凸部を有する半導体基板の表面から一定の深さを有する領域に、脆弱領域を形成し、
    剥離層及び前記剥離層上の接合層を有する、支持基板を用意し、
    前記支持基板と前記凸部を有する半導体基板とを、前記第２の酸化層、前記剥離層及び前記接合層を挟んで重ね合わせて接合し、
    熱処理により、前記脆弱領域において前記凸部を有する半導体基板を分離することで、前記支持基板上に半導体層を残し、
    前記半導体層を用いて形成した半導体素子を有する素子層を形成し、
    前記素子層上に可撓性基板を設け、
    前記可撓性基板及び前記素子層から、前記支持基板を前記剥離層で剥離することを特徴とする半導体装置の作製方法。
  5. 請求項１において、前記支持基板上にブロッキング層が設けられた状態で、前記支持基板と前記凸部及び溝を有する半導体基板とを、前記ブロッキング層を挟んで重ね合わせて接合することを特徴とする半導体装置の作製方法。
  6. 請求項２において、前記支持基板と前記接合層との間にブロッキング層が設けられた状態で、前記支持基板と前記凸部及び溝を有する半導体基板とを、前記ブロッキング層を挟んで重ね合わせて接合することを特徴とする半導体装置の作製方法。
  7. 請求項３において、前記剥離層上にブロッキング層が設けられた状態で、前記支持基板と前記凸部を有する半導体基板とを、前記ブロッキング層を挟んで重ね合わせて接合することを特徴とする半導体装置の作製方法。
  8. 請求項４において、前記剥離層と前記接合層との間にブロッキング層が設けられた状態で、前記支持基板と前記凸部を有する半導体基板とを、前記ブロッキング層を挟んで重ね合わせて接合することを特徴とする半導体装置の作製方法。
JP2008123316A 2007-05-11 2008-05-09 半導体装置の作製方法 Expired - Fee Related JP5348939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008123316A JP5348939B2 (ja) 2007-05-11 2008-05-09 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007127270 2007-05-11
JP2007127270 2007-05-11
JP2008123316A JP5348939B2 (ja) 2007-05-11 2008-05-09 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008311635A JP2008311635A (ja) 2008-12-25
JP2008311635A5 JP2008311635A5 (ja) 2011-05-26
JP5348939B2 true JP5348939B2 (ja) 2013-11-20

Family

ID=39969907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008123316A Expired - Fee Related JP5348939B2 (ja) 2007-05-11 2008-05-09 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US7601601B2 (ja)
JP (1) JP5348939B2 (ja)
KR (1) KR101443580B1 (ja)
CN (1) CN101303967B (ja)
TW (1) TWI455245B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP5618521B2 (ja) * 2008-11-28 2014-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP2010161671A (ja) * 2009-01-09 2010-07-22 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8043938B2 (en) * 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
GB0914251D0 (en) 2009-08-14 2009-09-30 Nat Univ Ireland Cork A hybrid substrate
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8476147B2 (en) * 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
JP5355618B2 (ja) * 2011-03-10 2013-11-27 三星ディスプレイ株式會社 可撓性表示装置及びこの製造方法
JP6040609B2 (ja) * 2012-07-20 2016-12-07 東京エレクトロン株式会社 成膜装置及び成膜方法
KR102007834B1 (ko) * 2013-06-27 2019-08-07 엘지디스플레이 주식회사 가요성 표시장치의 제조방법
JP6887992B2 (ja) * 2015-09-04 2021-06-16 ナンヤン テクノロジカル ユニヴァーシティー 基板を被膜する方法
CN108417523B (zh) * 2018-04-16 2020-08-04 歌尔股份有限公司 Led衬底的剥离方法
CN108493106B (zh) * 2018-05-15 2020-10-02 浙江蓝晶芯微电子有限公司 一种半导体晶圆刻蚀方法
US11050012B2 (en) * 2019-04-01 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to protect electrodes from oxidation in a MEMS device
US11728199B2 (en) * 2019-12-23 2023-08-15 Asmpt Nexx, Inc. Substrate support features and method of application
CN111106029B (zh) * 2019-12-31 2023-02-10 深圳市锐骏半导体股份有限公司 一种晶圆快速热处理机台的监控方法
CN111366618B (zh) * 2020-04-01 2022-07-29 上海华虹宏力半导体制造有限公司 一种温湿度传感器及其制造方法
JP7674068B2 (ja) * 2021-03-09 2025-05-09 東京エレクトロン株式会社 半導体チップの製造方法、及び基板処理装置
US20230200040A1 (en) * 2021-12-16 2023-06-22 Invention And Collaboration Laboratory Pte. Ltd. Homogeneous/ heterogeneous integration system with high performance computing and high storage volume
US20240258118A1 (en) * 2023-01-27 2024-08-01 Destination 2D Inc. Large-area wafer-scale cmos-compatible 2d-material intercalation doping tools, processes, and methods, including doping of synthesized graphene

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69334324D1 (de) * 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
ATE275761T1 (de) 1997-03-26 2004-09-15 Canon Kk Halbleitersubstrat und verfahren zu dessen herstellung
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JPH1174208A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6380019B1 (en) 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6601783B2 (en) * 2001-04-25 2003-08-05 Dennis Chisum Abrasivejet nozzle and insert therefor
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
JP4581348B2 (ja) * 2003-08-26 2010-11-17 信越半導体株式会社 貼り合わせウエーハの製造方法およびｓｏｉウエーハ
US20050048736A1 (en) * 2003-09-02 2005-03-03 Sebastien Kerdiles Methods for adhesive transfer of a layer
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7410882B2 (en) * 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7638381B2 (en) * 2005-10-07 2009-12-29 International Business Machines Corporation Methods for fabricating a semiconductor structure using a mandrel and semiconductor structures formed thereby
US7288458B2 (en) 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
JP4610515B2 (ja) * 2006-04-21 2011-01-12 株式会社半導体エネルギー研究所 剥離方法
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
EP1975998A3 (en) 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI455245B (zh) 2014-10-01
KR101443580B1 (ko) 2014-10-30
JP2008311635A (ja) 2008-12-25
US7902041B2 (en) 2011-03-08
US20080280417A1 (en) 2008-11-13
US20110114948A1 (en) 2011-05-19
US8629433B2 (en) 2014-01-14
KR20080100120A (ko) 2008-11-14
TW200908209A (en) 2009-02-16
US7601601B2 (en) 2009-10-13
CN101303967A (zh) 2008-11-12
CN101303967B (zh) 2012-05-30
US20090309183A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5348939B2 (ja) 半導体装置の作製方法
JP5394653B2 (ja) Ｓｏｉ基板の製造方法
US8552499B2 (en) Semiconductor substrate, semiconductor device and manufacturing method thereof
JP5500781B2 (ja) Ｓｏｉ基板の製造方法
JP5542256B2 (ja) Ｓｏｉ基板の作製方法
JP5459899B2 (ja) 半導体装置の作製方法
JP5490371B2 (ja) 半導体装置の作製方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP5460972B2 (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees