JP5500781B2 - Ｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板の製造方法 Download PDF

Info

Publication number
JP5500781B2
JP5500781B2 JP2008110291A JP2008110291A JP5500781B2 JP 5500781 B2 JP5500781 B2 JP 5500781B2 JP 2008110291 A JP2008110291 A JP 2008110291A JP 2008110291 A JP2008110291 A JP 2008110291A JP 5500781 B2 JP5500781 B2 JP 5500781B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor substrate
ions
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008110291A
Other languages
English (en)
Other versions
JP2008311627A5 (ja
JP2008311627A (ja
Inventor
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008110291A priority Critical patent/JP5500781B2/ja
Publication of JP2008311627A publication Critical patent/JP2008311627A/ja
Publication of JP2008311627A5 publication Critical patent/JP2008311627A5/ja
Application granted granted Critical
Publication of JP5500781B2 publication Critical patent/JP5500781B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に関する。特に貼り合わせＳＯＩ技術に関するものであって、ガラス等の絶縁表面を有する基板に単結晶若しくは多結晶の半導体層を接合させたＳＯＩ基板の製造方法に関する。また、イオンを照射するドーピング装置に関する。
ＶＬＳＩ技術の発展に伴い、高集積化、高速化、低消費電力化への要求が厳しくなっており、これらを実現するため、ＳＯＩ構造が注目されている。この技術は、従来バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を、単結晶シリコン薄膜とする技術である。ＳＯＩ構造を用いてＭＯＳ型電界効果トランジスタを作製すると、従来のバルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化に有利になることが知られている。
ＳＯＩ基板としては、ＳＩＭＯＸ基板、貼り合わせ基板が挙げられる。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、表面に単結晶シリコン層を形成してＳＯＩ構造を得ている。ＳＩＭＯＸ基板は、酸素イオンの注入を精密に制御できるため単結晶シリコン薄膜を均一な膜厚で高制御に形成できるが、酸素イオンの注入に長時間を有するため時間及びコストに問題がある。また、酸素イオン注入の際に単結晶シリコン層にダメージが入りやすいという問題もある。
貼り合わせ基板は、絶縁層を介して２枚の単結晶シリコン基板（ベース基板及びボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を薄膜化することにより、単結晶シリコン層を形成して、ＳＯＩ構造を得ている。薄膜化する手段としては、水素イオン注入剥離法が知られている。水素イオン注入剥離法は、シリコン基板に水素イオンを注入することによって、基板表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別の基板に薄い単結晶シリコン層を接合することができる（特許文献１参照）。
一方、ガラスなどの絶縁表面を有する基板に単結晶シリコン層を形成する試みもなされている。例えば、ガラス基板上に単結晶シリコン層を形成したＳＯＩ基板の一例として、本出願人によるものが知られている（特許文献２参照）。
特開２０００−１２４０９２号公報 特開平１１−１６３３６３号公報
貼り合わせＳＯＩ基板の製造において、半導体基板が反る場合や撓む場合がある。特に、基板の外縁は反りやすく、撓みやすい。また、水素イオンを照射し水素を注入する際、半導体基板の外縁に水素が十分に注入できない場合もある。このような半導体基板を貼り合わせようとすると、支持基板とうまく密着せず接合強度が低下する、支持基板上に半導体層として残存すべき部分が半導体基板と一緒に剥離されてしまうことで半導体層の一部が欠落してしまう、又は剥離されるべき半導体基板の一部が支持基板上にそのまま残ってしまう等の貼り合わせ不良が生じる恐れがあった。また、半導体基板と、ガラスなどの異種基板と、を貼りあわせる場合、両者の反りやすさや撓みやすさの度合いが異なり、うまく密着せず貼り合わせ不良が生じる恐れがあった。
上記問題に鑑み、本発明は貼り合わせ不良を防止できるＳＯＩ基板の製造方法及びＳＯＩ基板を提供することを目的の一とする。また、貼り合わせ不良を防止してＳＯＩ基板を製造できるドーピング装置を提供することを目的の一とする。
半導体基板から分離させた半導体層を支持基板に転置して、ＳＯＩ基板を製造する。半導体層の基となる半導体基板にイオンを注入して所定の深さの領域にイオン注入層を形成した後、半導体基板の外縁をイオン注入層よりも深い領域まで選択的にエッチングする。半導体基板と支持基板を、接合層を挟んで重ね合わせて貼り合わせる。加熱処理により半導体基板をイオン注入層で分離させ、支持基板上に半導体層を残存させることで、ＳＯＩ基板を製造する。
なお、本明細書における「イオンを注入する」とは電界で加速されたイオンを照射して、該照射したイオンを構成する元素を半導体基板中に含ませることを指す。また、本明細書における「イオン注入層」は、半導体基板へイオンを照射し、イオンの照射により微小な空洞を有するように脆弱化された領域であり、以下、「イオン注入層」を「脆化層」という。そして、後の熱処理によって脆化層で分離することで支持基板上に半導体層を形成することができる。また、本明細書における基板の「外縁」とは、基板の最外縁からその内側における所定幅の領域を意味する。
また、本明細書において「接合層」とは、支持基板（或いは支持基板に形成された絶縁層）と接合を形成する接合面に形成する層のことを指す。具体的には、接合層は、酸化シリコン層又はシロキサン結合を含む絶縁層を適用することが好ましい。なお、半導体基板に脆化層を形成した後に該半導体基板上に接合層を形成してもよいし、半導体基板上に接合層を形成した後に脆化層を形成してもよい。また、支持基板に接合層を形成してもよい。
本発明の一は、半導体基板の所定の深さの領域に脆化層を形成し、半導体基板上に絶縁層を形成し、半導体基板の外縁を脆化層よりも深い領域まで絶縁層側から選択的にエッチングし、半導体基板と、絶縁表面を有する基板と、を、絶縁層を挟んで重ね合わせて接合し、半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を脆化層で分離するＳＯＩ基板の製造方法である。
なお、本明細書における劈開とは、水素、重水素、ヘリウム、又はフッ素等のハロゲンイオンを照射することで微小な空洞を有するように脆弱化された脆化層で、半導体基板の一部を分離して、支持基板上に半導体層を形成することを指す。また、劈開面とは、分離により絶縁表面を有する基板上に設けられた半導体層の分離面（絶縁表面を有する基板と逆側の面）を指す。
本発明の一は、半導体基板の絶縁層が形成された面から所定の深さの領域に脆化層を形成し、半導体基板の外縁を脆化層よりも深い領域まで絶縁層側から選択的にエッチングし、半導体基板と、絶縁表面を有する基板と、を、絶縁層を挟んで重ね合わせて接合し、半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を脆化層で分離するＳＯＩ基板の製造方法である。
上記構成において、半導体基板と絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することができる。これらの層は、半導体基板に脆化層が形成される前に半導体基板上に形成することができる。また、半導体基板に脆化層を形成した後に半導体基板上に上述の窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層を形成してもよい。
本発明の一は、半導体基板の所定の深さの領域に脆化層を形成し、半導体基板の外縁を脆化層よりも深い領域まで選択的にエッチングし、絶縁表面を有する基板上に絶縁層を形成し、半導体基板と、絶縁表面を有する基板と、を、絶縁層を挟んで重ね合わせて接合し、半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を脆化層で分離するＳＯＩ基板の製造方法である。
上記構成において、絶縁表面を有する基板と絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することができる。
また、接合層として接合界面に形成される層としては酸化シリコン層又はシロキサン結合を含む絶縁層を形成することが好ましい。特に、接合層として酸化シリコン層を形成する場合は、有機シランを原料ガスに用いて化学気相成長法により形成することが好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）から選ばれた一種を用いることができる。
なお、本明細書における化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含むものとする。
また、接合層として機能する酸化シリコン層は、モノシラン、ジシラン、又はトリシランを原料ガスに用いて化学気相成長法により形成することもできる。
本発明の一は、半導体基板の所定の深さの領域に脆化層を形成し、半導体基板上に第１絶縁層を形成し、半導体基板の外縁を脆化層よりも深い領域まで第１絶縁層側から選択的にエッチングし、絶縁表面を有する基板上に第２絶縁層を形成し、半導体基板と、絶縁表面を有する基板と、を、第１絶縁層及び第２絶縁層を挟んで重ね合わせて接合し、半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を前記脆化層で分離するＳＯＩ基板の製造方法である。
本発明の一は、半導体基板の第１絶縁層が形成された面から所定の深さの領域に脆化層を形成し、半導体基板の外縁を脆化層よりも深い領域まで第１絶縁層側から選択的にエッチングし、絶縁表面を有する基板上に第２絶縁層を形成し、半導体基板と、絶縁表面を有する基板と、を、第１絶縁層及び第２絶縁層を挟んで重ね合わせて接合し、半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を脆化層で分離するＳＯＩ基板の製造方法である。
上記構成において、半導体基板と第１絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することができる。これらの層は、半導体基板に脆化層が形成される前に半導体基板上に形成することができる。また、半導体基板に脆化層を形成した後に半導体基板上に形成してもよい。
また、絶縁表面を有する基板と前記第２絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することができる。
また、第１絶縁層、又は第２絶縁層としては酸化シリコン層或いはシロキサン結合を含む絶縁層を形成することが好ましい。特に、酸化シリコン層を形成する場合は、有機シランを原料ガスに用いて化学気相成長法により形成することが好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）から選ばれた一種を用いることができる。
また、第１絶縁層、又は第２絶縁層となる酸化シリコン層は、モノシラン、ジシラン、又はトリシランを原料ガスに用いて化学気相成長法により形成することもできる。
また、脆化層は、一或いは複数の同一の原子からなる質量が異なるイオンを照射して形成することができる。質量が異なるイオンとしては、例えば、Ｈ＋イオン、Ｈ２ ＋イオン、及びＨ３ ＋イオンを用いることができる。
また、半導体基板の外縁のエッチングは、ウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせて行うことができる。
また、半導体基板を脆化層で分離する際の加熱は、４００℃以上７００℃未満の温度範囲で行うことが好ましい。
また、本発明の一は、被処理基板にイオンビームを照射するイオン照射機構と、被処理基板を傾斜姿勢で保持する基板保持機構と、被処理基板に照射されるイオンビームの入射角度を制御する制御機構と、を有するドーピング装置である。基板保持機構は、被処理基板を立て掛けて保持することが好ましい。
上記構成において、基板保持機構は、被処理基板の底面を支持する載置部と、被処理基板の所望の傾斜角度に応じて傾斜し、被処理基板の背面を支持する背受け部と、を備える構成とすることができる。被処理基板は基板保持機構が備える背受け部に立て掛けて保持することが好ましい。
上記構成において、被処理基板の傾斜角度θは、１０°≦θ＜９０°、３０°≦θ＜９０°、或いは４５°≦θ＜９０°の範囲、又は１０°≦θ≦９０°、３０°≦θ≦９０°、或いは４５°≦θ≦９０°の範囲であることが好ましい。
また、イオンビームは、複数の同一の原子からなる質量が異なるイオンで構成することができる。例えば、Ｈ＋イオン、Ｈ２ ＋イオン、及びＨ３ ＋イオンで構成されるイオンビームを適用できる。なお、個々のイオンビームの入射角度は８０°以上１００°以下の範囲に収まり、イオンビームの入射角度の平均値が８５°以上９５°以下の範囲であることが好ましい。
本発明に係るＳＯＩ基板の製造方法又はドーピング装置を適用することで、ＳＯＩ基板を製造する際の貼り合わせ不良を防止することが可能である。よって、歩留まり良くＳＯＩ基板を製造することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本形態に係るＳＯＩ基板は、半導体基板から分離させた半導体層を支持基板に転置して形成する。具体的には、半導体基板に脆化層を形成し、半導体基板の外縁を選択的にエッチングした後、半導体基板を支持基板と貼り合わせ、加熱処理により半導体基板を脆化層で分離させ、支持基板上に半導体層を残存させる。なお、本形態では、支持基板として半導体基板の異種基板を適用する。以下、本形態に係るＳＯＩ基板及びその製造方法の一形態について説明する。
図１に、本発明に係るＳＯＩ基板の製造方法の例を示す断面図を示す。また、図２及び図３に、本発明に係るＳＯＩ基板の製造方法の例を示す上面図を示す。図１は、図２又は図３に示す上面図を鎖線Ｘ−Ｙで切断した断面図に相当する。
清浄化された半導体基板１００の表面から電界で加速されたイオン１０４を照射し、半導体基板１００の表面から所定の深さの領域に脆化層１０２を形成する（図１（Ａ）、図２（Ａ）、図３（Ａ）参照）。
半導体基板１００は、シリコン基板やゲルマニウム基板などの半導体基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板を適用する。半導体基板１００は単結晶半導体基板を適用するのが好ましいが、多結晶半導体基板を適用してもよい。なお、半導体基板としては矩形状や円形状のものが知られている。本形態では、図２に半導体基板１００が矩形である場合の製造方法の上面図の例を示す。また、図３に半導体基板１００が円形である場合の製造方法の上面図の例を示す。
半導体基板１００に形成される脆化層１０２の深さは、照射されるイオン１０４の種類と、イオン１０４の加速電圧と、イオン１０４の照射角度によって制御する。脆化層１０２は、半導体基板１００の表面からイオンの平均進入深さに近い深さの領域に形成される。脆化層１０２の深さは、後に支持基板に転置する半導体層の膜厚を決定する。そのため、イオン１０４を照射する際の加速電圧及びイオン１０４のドーズ量は、転置する半導体層の膜厚を考慮して調整する。好ましくは、半導体層の膜厚が５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにする。
イオン１０４の照射はイオンドーピング装置を用いて行うことが好ましい。すなわち、原料ガスをプラズマ励起して生成された複数の種類のイオンを質量分離しないで照射するイオンドーピング方式を用いることが好ましい。本形態の場合、一或いは複数の同一の原子からなる質量が異なるイオンを照射することが好ましい。このようなイオンドーピングは、加速電圧１０ｋＶ乃至１００ｋＶ、好ましくは３０ｋＶ乃至８０ｋＶ、ドーズ量は１×１０１６ｉｏｎｓ／ｃｍ２乃至４×１０１６ｉｏｎｓ／ｃｍ２、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすればよい。
イオン１０４は、水素、重水素、ヘリウム、又はフッ素等のハロゲンのイオンを用いることができる。なお、イオン１０４としては、水素、重水素、ヘリウム、又はハロゲン元素から選ばれた原料ガスをプラズマ励起して生成された一或いは複数の同一の原子からなる質量が単一のイオン、又は一或いは複数の同一の原子からなる質量が異なるイオンを照射することができる。好ましくは、一或いは複数の同一の原子からなる質量が異なるイオンを照射し、水素のイオンを照射する場合には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくとイオンの照射効率を高めることができ、照射時間を短縮することができるため好ましい。それにより、半導体基板１００に形成される脆化層１０２の領域には１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは１×１０２１ａｔｏｍｓ／ｃｍ３）以上の水素を含ませることが可能である。なお、Ｈ＋イオン、Ｈ２ ＋イオン又はＨ３ ＋イオンのいずれか一のみを選択的に照射してもよい。半導体基板１００中において、局所的に高濃度の水素照射領域を形成すると、結晶構造が乱されて微小な空洞が形成され、脆化層１０２を多孔質構造とすることができる。この場合、比較的低温の熱処理によって脆化層１０２に形成された微小な空洞の体積変化が起こる。そして、脆化層に沿って劈開することにより、半導体層を形成することができる。
なお、イオンを質量分離して半導体基板１００に照射しても同様に脆化層１０２を形成することができる。この場合にも、質量が大きいイオン（例えばＨ３ ＋イオン）を選択的に照射することが好ましい。
なお、所定の深さに脆化層１０２を形成するために、イオン１０４を高ドーズ条件で照射する場合がある。このとき、条件によっては半導体基板１００の表面がイオン照射の際にエッチングされ粗くなってしまう。そのため、半導体基板１００のイオンが照射される表面に緻密な膜を設けておいてもよい。例えばイオン照射に対する保護層として、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を設けることができる。このような保護層として機能する絶縁層は、膜厚５０ｎｍ乃至２００ｎｍの範囲で設ければよい。
次に、半導体基板１００に接合層１１０を形成する（図１（Ｂ）、図２（Ｂ）、図３（Ｂ）参照）。接合層１１０は、半導体基板１００が支持基板と接合を形成する面に形成する。
接合層１１０は接合界面を形成する層であり、平滑面を有し親水性表面を形成できる膜を形成することが好ましい。このような接合層１１０としては、化学的な反応により形成される絶縁層が好ましい。例えば、熱的又は化学的な反応により形成される酸化膜が適している。これは、化学的な反応により形成される絶縁層は、表面の平滑性を確保しやすいためである。平滑面を有し親水性表面を形成する接合層１１０は０．２ｎｍ乃至５００ｎｍの厚さで設けることが好ましい。接合層１１０の膜厚を上記範囲内とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の表面の平滑性を確保することが可能である。
半導体基板１００として単結晶シリコン基板を用いる場合は、接合層１１０としては酸化シリコン層が適している。特に有機シランを原料ガスに用いて化学気相成長法により作製される酸化シリコン層が好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を含むガスを混合させることが好ましい。酸素を含むガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素等の不活性ガス又は水素を混合させてもよい。また、接合層１１０として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン層を適用することもできる。この場合も、酸素を含むガスや不活性ガス等を混合させることが好ましい。化学気相成長法による接合層１１０の形成は、半導体基板１００に形成した脆化層１０２から脱ガスが起こらない程度の温度が適用される。例えば、３５０℃以下の成膜温度が適用される。なお、後の単結晶半導体基板または多結晶半導体基板などの半導体基板から半導体層を分離させるための加熱処理は、化学気相成長法による成膜温度よりも高い加熱温度が適用される。なお、化学気相成長法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
その他、接合層１１０として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。また、接合層１１０として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。
次に、半導体基板１００の外縁を選択的にエッチングする。このとき、半導体基板１００の外縁は、半導体基板１００が支持基板と接合を形成する面側から脆化層１０２よりも深い領域までエッチングする（図１（Ｃ）、図２（Ｃ）、図３（Ｃ）参照）。このように、半導体基板１００の外縁を脆化層１０２よりも深い領域までエッチングすることで、後に支持基板に半導体層を転置する際、半導体基板１００の凸状に残存する領域を、容易に転置することが可能になる。また、基板の外縁という反りやすい領域をあらかじめエッチングすることで、支持基板と貼り合わせる際の接合不良を防止することができる。なお、半導体基板１００の外縁のエッチングは、脆化層１０２よりも深い領域は残存するように行う。つまり、半導体基板１００の外縁が凹状となるような段差を形成する。凹状となった領域には、脆化層１０２がないものとする。半導体基板１００の外縁を完全にエッチング除去してしまうと、エッチング後の半導体基板の外縁が再び反る或いは撓む恐れがあるため、外縁の一部は残存するようにエッチングすることが好ましい。
本形態では、半導体基板１００上に接合層１１０を介して選択的にマスク層１８０を形成する。マスク層１８０としてはレジストマスクを適用すればよく、例えば、半導体基板全面にレジストを塗布した後、半導体基板１００の外縁上のレジストを除去して、マスク層１８０を形成することができる。そして、マスク層１８０を用いて半導体基板１００を脆化層１０２よりも深い領域までエッチングする。エッチングは、ウェットエッチング法、ドライエッチング法、又はウェットエッチング法と及びドライエッチング法を組み合わせて行えばよい。
本形態では半導体基板１００上に接合層１１０が形成されており、マスク層１８０を用いて接合層１１０及び脆化層１０２を含む半導体基板１００を選択的にエッチングする。例えば、接合層１１０として酸化シリコン層を形成し、半導体基板１００として単結晶シリコン基板を適用する場合は、接合層１１０をウェットエッチングによりエッチングした後、半導体基板１００をドライエッチングによりエッチングすることができる。
次に、マスク層１８０を除去した後、支持基板１２０と半導体基板１００とを、接合層１１０を挟んで重ね合わせて貼り合わせる。本形態では、支持基板１２０と、半導体基板１００の接合層１１０が形成された面を対向させ、密接させることで接合を形成する（図１（Ｄ）、図２（Ｄ）、図３（Ｄ）参照）。
接合を形成する面は十分に清浄化しておく。そして、支持基板１２０と接合層１１０を密接させることにより接合が形成される。接合は初期の段階においてファン・デル・ワールス力が作用するものと考えられ、支持基板１２０と半導体基板１００とを圧接することで水素結合により強固な接合を形成することが可能であると考えられる。
また、支持基板１２０と半導体基板１００とを密接させる前に、いずれか一方又は双方の接合面をオゾン添加水、酸素添加水、水素添加水、又は純水等で洗浄してもよい。また、接合面に超音波洗浄又はメガソニック洗浄を行ってもよい。なお、接合面を洗浄した場合は、乾燥させてから貼り合わせる。
本形態において、半導体基板１００はその外縁が選択的にエッチングされており、エッチングされた外縁以外の凸状に残存する領域が支持基板１２０と接し、接合を形成する。本形態では、反りやすい或いは撓みやすい半導体基板の外縁を予め選択的にエッチングしており、半導体基板の外縁を除いた領域で支持基板と接合させる。よって、支持基板と半導体基板の接合強度を十分に確保しやすい。
なお、半導体基板と支持基板との良好な接合を形成するため、いずれか一方又は双方の接合面を活性化しておいてもよい。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで、活性化を行うこともできる。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。
支持基板１２０は、絶縁性を有する基板又は絶縁表面を有する基板を適用する。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、サファイヤ基板、表面が絶縁層で被覆された金属基板などが適用可能である。
なお、支持基板１２０と半導体基板１００を貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、支持基板１２０の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い支持基板１２０及び半導体基板１００の耐圧性を考慮して行う。
次に、加熱処理を行い、支持基板１２０上に薄い半導体層１３０を残して半導体基板１００の分離を行う（図１（Ｅ）、図２（Ｅ）、図３（Ｅ）参照）。加熱処理の温度は接合層１１０の成膜温度以上、支持基板１２０の耐熱温度以下で行うことが好ましく、４００℃以上７００℃未満の温度範囲で行うことが好ましい。この温度範囲で加熱処理を行うことにより、脆化層１０２に形成された微小な空洞に体積変化が起こり、脆化層１０２に沿って半導体基板１００が劈開しはじめ分離することができる。接合層１１０は支持基板１２０と接合しているので、支持基板１２０上には半導体基板１００と同じ結晶性の半導体層１３０が残存する形態となる。なお、半導体基板１００として単結晶半導体基板を適用し、半導体層１３０として単結晶半導体層を形成するのが好ましい。
本形態において、半導体基板１００はエッチングされた外縁を除いた凸状の領域で支持基板１２０と接合している。そのため、残存する半導体層１３０は、半導体基板１００の外縁を除いた領域と略同じ形状となる。
なお、支持基板１２０に転置された半導体層１３０は、その表面を平坦化することが好ましい。例えば、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により平坦化を行うことができる。また、ＣＭＰ処理に代えて、半導体層１３０の表面にレーザビームを照射する、或いは電気炉やランプアニール炉、或いは瞬間熱アニール（ＲＴＡ）装置などで熱処理を行うことにより、平坦化を行ってもよい。レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと半導体層表面が荒れる恐れがあるからである。半導体層にレーザビームを照射する、或いは熱処理を行うことで、半導体層の結晶性や欠陥、ダメージ等を回復させることもできる。ＣＭＰ処理を行った後、レーザビームの照射や熱処理を行うことで、ＣＭＰ処理による表面の損傷層を修復させることもできる。また、得られた半導体層の薄膜化を目的として、ＣＭＰ等を行ってもよい。
以上で、支持基板１２０上に接合層１１０を介して半導体層１３０が設けられたＳＯＩ基板を製造することができる。
なお、本形態では半導体基板１００に脆化層１０２を形成した後、半導体基板１００上に接合層１１０を形成する例を示したが、本発明は特に限定されず、支持基板１２０と半導体基板１００とを、接合層１１０を挟んで重ね合わせて貼り合わせればよい。例えば、半導体基板１００上に接合層１１０を形成した後、半導体基板１００にイオンを照射して脆化層１０２を形成することもできる。
また、本形態では半導体基板１００よりも支持基板１２０の面積が大きい例を図示したが、本発明は特に限定されない。支持基板１２０は、半導体基板１００と同程度の面積のものを適用してもよいし、半導体基板１００と異なる形状のものを適用してもよい。
本形態に係るＳＯＩ基板の製造方法は、予め半導体基板の外縁を選択的にエッチングした後、支持基板と貼り合わせることを特徴の１つとする。よって、半導体基板の外縁に起因する貼り合わせ不良を防止することができ、ＳＯＩ基板の製造における歩留まりを向上させることができる。
また、本形態において、半導体基板１００として単結晶シリコン基板を適用した場合は、半導体層１３０として単結晶シリコン層を得ることが可能である。また、本形態に係るＳＯＩ基板の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１２０としてガラス基板を適用することができる。すなわち、従来の多結晶シリコンを用いた薄膜トランジスタと同様に単結晶シリコンを用いたトランジスタをガラス基板上に形成することができ、且つ単結晶シリコン層を活性層に適用することが可能となる。そのため、トランジスタなど半導体素子の特性を格段に向上させることができる。
なお、半導体基板にイオンを照射して脆化層を形成する際、従来のイオンドーピング装置やイオン注入装置では、半導体基板全面にうまくイオンが照射されないという問題があった。例えば、チャンバー内に基板をセットする際、基板の外縁の一部はクランプ等の固定治具で固定される。半導体基板にイオンを照射する際、固定治具がマスクとなって、固定治具が重畳する領域の半導体基板にイオンが照射されない場合がある。すなわち、半導体基板の外縁の一部又は全部に脆化層が形成されない領域ができてしまう。その結果、貼り合わせ後に半導体基板を脆化層で分離する際に半導体基板がそのまま残存してしまう、又は半導体層が欠落する若しくはひび割れてしまうことがあった。以下、図７を用いて、具体的に説明する。なお、図７（Ａ１）、（Ｂ１）は、それぞれ図７（Ａ２）、（Ｂ２）の鎖線Ｏ−Ｐで切断した断面図に相当する。
例えば、半導体基板７０００の外縁の一部を固定治具７００６で固定した状態で、イオン７００４を照射して脆化層７００２を形成する（図７（Ａ１）、（Ａ２）参照）。固定治具７００６がマスクとなり、半導体基板７０００の外縁の一部には脆化層７００２が形成されない。半導体基板７０００を、絶縁層７００８を介して支持基板７０２０と貼り合わせる。そして、加熱処理を行い、脆化層７００２に沿って半導体基板７０００を分離する。支持基板７０２０上には、絶縁層７００８を介して半導体基板７０００と同じ結晶性の半導体層７０３０が残存する（図７（Ｂ１）、（Ｂ２）参照）。ここで、半導体基板７０００は、固定治具７００６で固定されていた領域には脆化層７００２が形成されていない。そのため、脆化層７００２が形成されていなかった領域では、加熱処理による半導体基板７０００の分離の際、支持基板７０２０上に半導体基板７０００の一部がそのまま残ってしまったり、逆に半導体層７０３０が欠落してしまう、ひび割れてしまう剥離不良が起きることがあった。このように、半導体基板の外縁の反りや撓みの有無に関わらず、基板の外縁に起因して、貼り合わせ不良が生じる恐れがあった。
しかしながら、本形態に係るＳＯＩ基板の製造方法を適用し、半導体基板の外縁を選択的にエッチングすることで、脆化層が形成されない領域を除去することができる。よって、支持基板上に半導体基板の一部がそのまま残存する、或いは半導体層が欠落してしまう等の貼り合わせ不良を防ぐことができる。また、半導体基板に脆化層を形成後、半導体基板の外縁を選択的にエッチングすることで、脆化層が形成されなかった領域を確実にエッチングすることが可能である。なお、半導体基板の外縁に起因する問題として、イオンを照射する際の固定治具の問題が特に深刻な場合には、半導体基板の外縁において固定治具が重畳する領域のみを選択的にエッチングすることで、本発明に係る効果を十分に有することができる。ここで、図１８を用いて本形態に係るＳＯＩ基板の別形態の一例を説明する。
半導体基板１００を準備する。イオンドーピング装置又はイオン注入装置のチャンバー内に半導体基板１００をセットする。ここでは、固定治具１８２で、半導体基板１００の４辺を固定する。そして、半導体基板１００にイオンを照射し、該半導体基板１００の所定の深さに脆化層を形成する（図１８（Ａ）参照）。ここで、半導体基板１００を固定する固定治具１８２は、イオンを照射する際にマスクとして機能してしまう。そのため、固定治具１８２下の半導体基板１００には脆化層が形成されない状態となる。
半導体基板１００上に接合層１１０を形成する（図１８（Ｂ）参照）。なお、接合層１１０は、半導体基板１００にイオンを照射する前に形成してもよい。また、半導体基板１００と接合層１１０との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層等のブロッキング層として機能する絶縁層を形成してもよい。
半導体基板１００の脆化層が形成されなかった領域及びその付近を選択的にエッチングする（図１８（Ｃ）参照）。例えば、半導体基板１００にイオンを照射する際、固定治具１８２と重畳していた領域及びその付近の半導体基板１００を露出させるマスク層１８０を形成する。当該マスク層１８０を用いて、半導体基板１００が支持基板と接合を形成する面側から脆化層よりも深い領域までエッチングする。なお、ここでのエッチングは、半導体基板１００を貫ぬいてしまわないようにする。半導体基板１００のエッチング後、マスク層１８０は除去する。
支持基板１２０と半導体基板１００とを、接合層１１０を間に挟んで重ね合わせて貼り合わせる。本形態では、支持基板１２０と半導体基板１００の接合層１１０が形成された面を対向させ、密接させることで接合を形成する（図１８（Ｄ）参照）。
なお、支持基板１２０側にも接合層となる絶縁層を設けておいてもよい。その場合、支持基板１２０と接合層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層等のブロッキング層として機能する絶縁層を形成することが好ましい。
加熱処理を行い、支持基板１２０上に薄い半導体層１３０を残すように半導体基板１００の分離を行う。加熱処理の温度は、接合層の成膜温度以上、支持基板１２０の耐熱温度以下で行うことが好ましい。具体的には、４００℃以上７００℃未満の温度範囲で行うことが好ましい。加熱処理により、半導体基板１００に形成された脆化層が劈開しはじめ、分離させることができる。接合層１１０は支持基板と接合しているので、支持基板１２０上に半導体基板１００と同じ結晶性の半導体層１３０が残存する（図１８（Ｅ）参照）。
本形態では、半導体基板１００に脆化層を形成後、該脆化層が形成されなかった領域及びその付近の半導体基板１００を選択的にエッチングしている。具体的には、固定治具１８２と重畳した領域及びその付近の半導体基板１００をエッチングしている。そのため、支持基板１２０と半導体基板１００とは、該半導体基板１００がエッチングされた領域以外、つまり半導体基板１００が固定治具１８２と重畳しない領域で接合を形成する。なお、半導体基板１００と固定治具１８２が重畳する領域のみを正確にエッチング除去することは難しいため、多少のずれは許容するものとする。支持基板１２０上に転置された半導体層１３０は、その表面を平坦化するため、ＣＭＰ処理を行うことが好ましい。または、半導体層１３０の表面にレーザビームを照射する、或いは電気炉やランプアニール炉、或いはＲＴＡ装置などで熱処理を行うことにより、平坦化を行ってもよい。レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと半導体層表面が荒れる恐れがあるからである。半導体層にレーザビームを照射する、或いは熱処理を行うことで、半導体層の結晶性や欠陥、ダメージ等を回復させることもできる。ＣＭＰ処理を行った後、レーザビームの照射や熱処理を行うことで、ＣＭＰ処理による表面の損傷層を修復させることもできる。また、得られた半導体層の薄膜化を目的として、ＣＭＰ等を行ってもよい。
以上で、支持基板１２０上に接合層を介して半導体層１３０が設けられたＳＯＩ基板を製造することができる。
本形態に係るＳＯＩ基板の製造方法は、半導体基板と支持基板を貼り合わせる前に、半導体基板の外縁の一部又は全部を選択的にエッチングすることを特徴としており、ＳＯＩ基板の構成は特に限定されるものではない。
図４（Ａ）は、半導体層１３０と接合層１１０の間に、ブロッキング層として機能する絶縁層を形成する例を示している。ブロッキング層としては、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を適用できる。なお、本明細書では、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５原子％乃至３０原子％、窒素が２０原子％乃至５５原子％、Ｓｉが２５原子％乃至３５原子％、水素が１０原子％乃至３０原子％の範囲で含まれるものをいう。また、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５０原子％乃至７０原子％、窒素が０．５原子％乃至１５原子％、Ｓｉが２５原子％乃至３５原子％、水素が０．１原子％乃至１０原子％の範囲で含まれるものをいう。但し、窒化酸化シリコンまたは酸化窒化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
ここで、図４（Ａ）は一例として、半導体層１３０側から酸化窒化シリコン層１０６と窒化酸化シリコン層１０８を設ける構成について示している。窒化酸化シリコン層１０８は、不純物が半導体層１３０側に拡散するのを防止する効果がある。酸化窒化シリコン層１０６は、窒化酸化シリコン層１０８の内部応力を緩和する作用がある。このように複合化したブロッキング層（図４（Ａ）では酸化窒化シリコン層１０６及び窒化酸化シリコン層１０８の積層構造）を設けることにより、半導体層１３０の不純物汚染を防止しつつ、応力歪みを緩和することができる。
図４（Ａ）に示す構成のＳＯＩ基板を製造する場合、半導体基板に酸化窒化シリコン層１０６及び窒化酸化シリコン層１０８の積層構造を形成した後、窒化酸化シリコン層１０８が形成された側から半導体基板にイオンを照射して脆化層を形成する。酸化窒化シリコン層１０６及び窒化酸化シリコン層１０８を通過してイオンを照射するため、イオンの照射による半導体基板の表面荒れを防ぐことができる。窒化酸化シリコン層１０８上に接合層１１０を形成し、該接合層１１０側から脆化層よりも深い領域まで半導体基板の外縁を選択的にエッチングする。半導体基板の外縁上の酸化窒化シリコン層１０６、窒化酸化シリコン層１０８及び接合層１１０も選択的にエッチングされる。半導体基板を、接合層１１０を介して支持基板１２０と貼り合わせた後、加熱処理により半導体基板を分離する。半導体基板は、脆化層で分離する。そのため、支持基板１２０上に、接合層１１０、窒化酸化シリコン層１０８、及び酸化窒化シリコン層１０６を介して、半導体層１３０が残存する形態となる。支持基板１２０との貼り合わせ前に半導体基板の外縁を選択的にエッチングするため、貼り合わせ不良を防止し、歩留まり良くＳＯＩ基板を製造することができる。なお、半導体基板の外縁において、イオンを照射する際の基板を固定する固定治具による影響が問題となる場合は、固定治具と重畳して脆化層が形成されなかった領域のみを選択的にエッチングする構成とすることも可能である。また、半導体基板と接合層１１０との間に形成される酸化窒化シリコン層１０６及び窒化酸化シリコン層１０８は、半導体基板に脆化層を形成した後に形成してもよい。また、半導体基板上に酸化窒化シリコン層１０６、窒化酸化シリコン層１０８、接合層１１０を形成した後、半導体基板に脆化層を形成してもよい。
図４（Ｂ）は、支持基板側にブロッキング層として機能する絶縁層と接合層として機能する絶縁層を形成する例を示している。ブロッキング層は、図４（Ａ）と同様に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を適用すればよい。また、接合層１４０は、接合層１１０と同様の平滑面を有し親水性表面を形成できる絶縁層を形成する。例えば、ＴＥＯＳ等の有機シラン或いはモノシラン等のシランを原料ガスに用いて化学気相成長法により作製される酸化シリコン層、又はシロキサン結合を含む絶縁層等を適用することができる。
図４（Ｂ）は一例として、支持基板１２０側に窒化シリコン層１２２と接合層１４０を形成する構成について示している。支持基板１２０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を適用する場合、ガラス基板中にナトリウムなどのアルカリ金属が微量に含まれており、この微量の不純物はトランジスタなど半導体素子の特性に悪影響を及ぼす恐れがある。窒化シリコン層１２２は、支持基板１２０に含まれる上述のような不純物が半導体層１３０側に拡散するのを防止する効果がある。なお、窒化シリコン層１２２の代わりに窒化酸化シリコン層を形成してもよい。また、窒化酸化シリコン層と酸化窒化シリコン層の積層構造を設けることで、半導体層への不純物拡散を防止しつつ、応力歪みを緩和する構成とすることもできる。支持基板１２０側に接合層１４０を設けることで、半導体層１３０と支持基板１２０との接合強度を高めることができる。
図４（Ｂ）に示す構成のＳＯＩ基板を製造する場合、半導体基板にイオンを照射して脆化層を形成した後、半導体基板上に接合層１１０を形成し、該接合層１１０側から脆化層よりも深い領域まで半導体基板の外縁を選択的にエッチングする。半導体基板上の接合層１１０も選択的にエッチングされる。また、支持基板１２０上に窒化シリコン層１２２を形成した後、該窒化シリコン層１２２上に接合層１４０を形成する。支持基板１２０に形成された接合層１４０と、半導体基板に形成された接合層１１０とを貼り合わせた後、加熱処理によって半導体基板を分離する。半導体基板は、脆化層で劈開しはじめ、分離する。そのため、支持基板１２０上に、窒化シリコン層１２２、接合層１４０、及び接合層１１０を介して、半導体層１３０が残存する形態となる。このように、支持基板との貼り合わせ前に半導体基板の外縁を選択的にエッチングするため、貼り合わせ不良を防止し、歩留まり良くＳＯＩ基板を製造することができる。なお、半導体基板の外縁において、イオンを照射する際の基板を固定する固定治具による影響が問題となる場合は、固定治具と重畳して脆化層が形成されなかった領域のみを選択的にエッチングする構成とすることも可能である。また、半導体基板上に接合層１１０を形成した後、半導体基板に脆化層を形成してもよい。
なお、図４（Ｂ）に示す構成において、半導体層１３０と接合層１１０との間にブロッキング層として機能する絶縁層を形成することもできる。例えば、図４（Ｃ）に示すように、半導体層１３０側から酸化窒化シリコン層１０６、窒化酸化シリコン層１０８を形成してもよい。この場合、半導体基板上にブロッキング層として機能する絶縁層を形成した後、半導体基板に脆化層を形成してもよい。また、半導体基板上にブロッキング層として機能する絶縁層及び接合層１１０を形成した後、半導体基板に脆化層を形成してもよい。さらに、半導体基板に脆化層を形成した後、半導体基板上にブロッキング層として機能する絶縁層及び接合層として機能する絶縁層を形成してもよい。
ここで、支持基板側に接合層として機能する絶縁層を設けるＳＯＩ基板の製造方法の例について、図５を用いて具体的に説明する。また、半導体基板側に設ける接合層を、熱酸化法により形成する例を示す。
半導体基板１００に酸化膜１０９を形成する（図５（Ａ）参照）。酸化膜１０９は、酸化性雰囲気下で半導体基板１００を熱酸化することにより形成されることが好ましい。また、熱酸化を行う際、酸素の他にＨＣｌを含む雰囲気下で行ってもよい。半導体基板１００として単結晶シリコン基板を適用する場合は、酸化膜１０９として酸化シリコン層を形成することができる。
次に、半導体基板１００に電界で加速されたイオン１０４を照射し、半導体基板１００の所定の深さの領域に脆化層１０２を形成する。イオン１０４は酸化膜１０９に照射され、該酸化膜１０９を通過して半導体基板１００に注入される（図５（Ｂ）参照）。
次に、半導体基板１００の外縁を選択的にエッチングする。ここでは半導体基板１００の外縁を露出させるマスク層１８０を形成した後、当該マスク層１８０を用いて、半導体基板１００が支持基板と接合を形成する面側から脆化層１０２よりも深い領域までエッチングする。半導体基板１００の外縁上の酸化膜１０９もエッチングされる（図５（Ｃ）参照）。エッチング後、マスク層１８０は除去する。
次に、支持基板１２０と半導体基板１００を貼り合わせる（図５（Ｄ）参照）。ここでは、支持基板１２０上にブロッキング層１２４と接合層１４０を形成する。ブロッキング層１２４は、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を適用できる。ブロッキング層１２４として窒素を含有する絶縁層を設けることで、支持基板１２０に含まれる金属不純物が半導体層（半導体基板１００）側に拡散するのを防止することができる。
接合層１４０は、平滑面を有し親水性表面を有する層を形成する。このような接合層１４０としては、化学的な反応により形成される絶縁層を適用するのが好ましい。平滑面を有し親水性表面を形成する接合層１４０は０．２ｎｍ乃至５００ｎｍの厚さで設けることが好ましい。接合層１４０の膜厚を上記範囲内とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。接合層１４０は、好ましくは酸化シリコン層が適しており、特に有機シランを原料ガスに用いて化学気相成長法により作製される酸化シリコン層が好ましい。
ブロッキング層１２４及び接合層１４０が形成された支持基板１２０と、酸化膜１０９が形成された半導体基板１００を密接させて接合を形成する。この場合、酸化膜１０９と接合層１４０が接合を形成する。なお、接合を形成する面は十分に清浄化しておく。支持基板１２０と半導体基板１００とを圧接することで水素結合により強固な接合を形成することが可能である。なお、支持基板１２０と半導体基板１００との良好な接合を形成するため、酸化膜１０９及び接合層１４０のいずれか一方又は双方の接合面を活性化しておいてもよい。また、支持基板１２０と半導体基板１００を貼り合わせた後、加熱処理又は加圧処理を行うことで、接合強度を高めることが可能である。
本形態において、半導体基板１００はその外縁が選択的にエッチングされており、エッチングされた外縁以外の凸状に残存する領域が支持基板１２０と接合を形成する。本形態では、反りやすい半導体基板の外縁を予め選択的にエッチングしており、半導体基板の外縁の除いた領域で支持基板と接合させる。よって、支持基板と半導体基板の接合強度を十分に確保しやすい。また、接合層１４０と、接合層として機能する酸化膜１０９とを接合させるため、接合強度を高めることができる。
次に、加熱処理を行い、支持基板１２０上に薄い半導体層１３０を残して半導体基板１００の分離を行う。加熱処理の温度は接合層１４０の成膜温度以上、支持基板１２０の耐熱温度以下で行うことが好ましく、４００℃以上７００℃未満の温度範囲で行うことが好ましい。この温度範囲で加熱処理を行うことにより、脆化層１０２に形成された微小な空洞に体積変化が起こり、脆化層１０２に沿って半導体基板１００を分離することができる。酸化膜１０９は接合層１４０及びブロッキング層１２４を介して支持基板１２０と接合しているので、支持基板１２０上には半導体基板１００と同じ結晶性の半導体層１３０が残存する形態となる（図５（Ｅ）参照）。
なお、本形態において、半導体基板１００はエッチングされた外縁を除いた凸状の領域で支持基板１２０と接合している。そのため、残存する半導体層１３０は、半導体基板１００の外縁を除いた領域と略同じ形状となる。支持基板１２０上に転置された半導体層１３０は、その表面を平坦化するため、ＣＭＰ処理を行うことが好ましい。また、半導体層１３０の表面にレーザビームを照射する、或いは電気炉やランプアニール炉、或いはＲＴＡ装置などで熱処理を行うことにより、平坦化を行ってもよい。レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと半導体層表面が荒れる恐れがあるからである。半導体層にレーザビームを照射する、或いは熱処理を行うことで、半導体層の結晶性や欠陥、ダメージ等を回復させることもできる。ＣＭＰ処理を行った後、レーザビームの照射や熱処理を行うことで、ＣＭＰ処理による表面の損傷層を修復させることもできる。また、得られた半導体層の薄膜化を目的として、ＣＭＰ等を行ってもよい。
以上で、支持基板１２０上にブロッキング層１２４、接合層１４０及び酸化膜１０９を介して半導体層１３０が設けられたＳＯＩ基板を製造することができる。
本形態に係るＳＯＩ基板の製造方法は、予め半導体基板の外縁を選択的にエッチングした後、支持基板と貼り合わせる。よって、半導体基板の外縁に起因する貼り合わせ不良を防止することができ、ＳＯＩ基板の製造における歩留まりを向上させることができる。また、支持基板１２０と半導体層１３０との間にブロッキング層１２４を設けることで、金属不純物等による半導体層１３０の汚染を防止することができる。また、支持基板１２０側にも接合層１４０を設けることで、接合強度を高めることができる。
また、図５に示すＳＯＩ基板の製造方法において、イオンを照射する際に基板を固定する固定治具による影響が問題となる場合は、固定治具と重畳して脆化層が形成されなかった領域を選択的にエッチングする構成としてもよい。
本形態に係るＳＯＩ基板を製造した後、分離した半導体基板１００は再利用することが可能である。図６（Ａ）は、所望のＳＯＩ基板を製造する際に、脆化層１０２で分離された半導体基板１００を示す。半導体基板１００は、半導体層１３０からの分離面（劈開面となった脆化層１０２）を平坦化した後、再利用することができる。半導体基板１００の分離面の平坦化は、研磨、特に鏡面研磨を行うことが好ましい。図６（Ｂ）に示すように、半導体基板１００を平坦化した後は、再びＳＯＩ基板を製造するための半導体基板として利用することができる。
本形態において、ＳＯＩ基板を製造する際に支持基板と貼り合わせる半導体基板の外縁は、予め脆化層１０２よりも深い領域まで選択的にエッチングされている。よって、半導体基板の外縁に起因する欠落や剥離不良等の貼り合わせ不良を防止できるため、分離する半導体層の欠落やひび割れ等の欠陥も防ぐことができる。その結果、半導体基板を再利用するための加工の手間を省くことができる。また、分離した半導体基板を再利用して新たなＳＯＩ基板を製造できるため、大幅なコストの削減も図ることができる。
また、半導体基板にイオンを照射する際に、基板を固定する固定治具の影響で部分的に脆化層が形成されない場合は、分離した半導体基板の外縁が凸状になる場合がある。例えば、半導体基板において、脆化層が形成されなかった領域は脆化層で分離することなくそのまま分離してしまう場合がある。分離した半導体基板の外縁が凸状に残存する場合、一旦凸状の領域を平坦化した後、さらに分離面となった脆化層を平坦化しなければならず、手間が掛かってしまう。しかしながら、貼り合わせ前に予め基板の外縁を選択的にエッチングしておき、脆化層が形成されない領域は支持基板と接合しない構成とすることで、支持基板に半導体層を転置した後の半導体基板を再利用するための加工が容易になる。
次に、本形態に係るＳＯＩ基板を適用した半導体装置の例について、図８、図９を用いて説明する。図８（Ａ）において、半導体層１３０は、酸化窒化シリコン層１０６、窒化酸化シリコン層１０８が形成され、さらに接合層１１０が設けられ、支持基板１２０と接合している。窒化酸化シリコン層１０８は支持基板１２０側に設けられていても良い。窒化酸化シリコン層１０８を設けることで、ナトリウムやカリウム等の不純物の拡散による半導体層１３０の汚染を防ぐことができる。窒化酸化シリコン層１０８は、窒化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層を代わりに適用してもよい。なお、ここでは図４（Ａ）に示す構成のＳＯＩ基板を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板を適用できる。
半導体層１３０の膜厚は５ｎｍから５００ｎｍ、好ましくは１０ｎｍから２００ｎｍ、より好ましくは１０ｎｍから６０ｎｍの厚さとする。半導体層１３０の厚さは、図１又は図５で説明した脆化層１０２の深さを制御することにより適宜設定できる。半導体層１３０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２から１×１０１４ｉｏｎｓ／ｃｍ２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物を添加すれば良い。
図８（Ｂ）は半導体層１３０をエッチングして、半導体素子の配置に合わせて島状に分離した半導体層１３０を形成する。そして、図８（Ｃ）で示すようにゲート絶縁層１１１、ゲート電極１１２、サイドウォール絶縁層１１３を形成し、第１不純物領域１１４、第２不純物領域１１５を形成する。絶縁層１１６は窒化シリコンで形成し、ゲート電極１１２をエッチングするときのハードマスクとして用いる。
図８（Ｄ）は、ゲート電極１１２などを形成後に保護層１１７を形成する段階を示す。保護層１１７は窒化シリコン層又は窒化酸化シリコン層を、プラズマＣＶＤ法で、成膜時の基板温度を３５０℃以下として形成することが好ましい。このように保護層１１７を成膜することで、該保護層１１７中に水素を含ませておくことができる。保護層１１７を形成後、３５０℃から４５０℃（好ましくは４００℃から４２０℃）の熱処理で保護層１１７中に含まれる水素を半導体層１３０側へ拡散させる。半導体層１３０に対し、素子形成工程で先の脆化層での分離工程などで生じる欠陥を補償する水素を供給することで、捕獲中心となるような欠陥を有効に補償することができる。また、窒化酸化シリコン層１０８は支持基板１２０側からの不純物拡散を防止するのに対して、保護層１１７は上層側からの不純物汚染を防ぐ効果がある。本形態では、結晶性に優れた半導体層１３０の下層側及び上層側を、ナトリウムなどの可動性の高い不純物イオンを防ぐ効果の高い絶縁層で被覆する。よって、半導体層１３０により作製される半導体素子の特性安定化に絶大な効果を発揮することができる。
その後、図９（Ａ）に示すように層間絶縁層１１８を形成する。層間絶縁層１１８はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁層１１８にはコンタクトホール１１９を形成する。
図９（Ｂ）は配線を形成する段階を示す。コンタクトホール１１９にはコンタクトプラグ１２３を形成する。コンタクトプラグ１２３は、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法によりタングステンシリサイドを形成し、コンタクトホール１１９に埋め込むことで形成される。また、ＷＦ６を水素還元してタングステンを形成しコンタクトホール１１９に埋め込んでも良い。その後、コンタクトプラグ１２３に合わせて配線１２１を形成する。配線１２１はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。さらにその上層に層間絶縁層１１８を形成する。配線は適宜設ければ良く、この上層にさらに配線層を形成して多層配線化しても良い。その場合にはダマシンプロセスを適用しても良い。
このように、支持基板１２０に接合された半導体層１３０を用いて電界効果トランジスタを作製することができる。本形態では、ＳＯＩ基板を製造する際に貼り合わせ不良が防止されており、支持基板に転置される半導体層１３０がダメージを受けにくくなっている。そのため、特性のよい半導体層１３０を提供することができる。また、半導体層１３０は単結晶半導体を適用することも可能なため、高性能な電界効果トランジスタを得ることができる。
図１０は半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、本形態に係るＳＯＩ基板を適用して製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ；ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１０に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、本形態を適用することで、特性のよい単結晶半導体層によって集積回路を形成することができる。よって、高性能化を図ることができ、処理速度の高速化などを実現することが可能になる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１１を参照して説明する。図１１は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算はプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、本形態を適用することで、特性のよい単結晶半導体層によって集積回路を形成することができる。よって、高性能化を図ることができ、処理速度の高速化などを実現することが可能になる。図１１ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。
また、本形態に係る半導体層は表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図１２は支持基板１２０としてマザーガラスを適用し、半導体層１３０を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、半導体層１３０は、表示パネル５２２の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラスは面積が大きいので、図１２で示すように、表示パネル５２２の形成領域の内側に半導体層１３０を複数個配置することが好ましい。半導体層１３０を支持基板１２０上に複数個並べて配置する場合、隣接間隔に余裕を持たせて形成することができる。表示パネル５２２には、走査線駆動回路領域５２３、信号線駆動回路領域５２４、画素形成領域５２５があり、これらの領域まで含んで１つの半導体層１３０で形成できるように半導体層１３０を支持基板１２０に接合する。
図１３は本形態に係るＳＯＩ基板を適用し、該ＳＯＩ基板の半導体層を用いて画素部のトランジスタが形成される液晶表示装置の画素の一例を示す。図１３（Ａ）は画素の平面図を示し、半導体層に走査線５２６が交差し、信号線５２７、画素電極５２８が接続する画素を示す。図１３（Ｂ）は、図１３（Ａ）に示す鎖線Ｊ−Ｋで切断した断面図に相当する。
図１３（Ｂ）において、支持基板１２０上に接合層１１０、窒化酸化シリコン層１０８、酸化窒化シリコン層１０６、半導体層１３０が積層された構造を有する部分があり、画素トランジスタはそのような領域を含んで構成されている。本形態において、半導体層１３０は単結晶半導体層とする。層間絶縁層１１８上に画素電極５２８が設けられている。層間絶縁層１１８には、半導体層１３０と信号線５２７を接続するコンタクトホールが形成されている。層間絶縁層１１８に形成されたコンタクトホールによる段差を埋めるように、信号線５２７上に柱状スペーサ５３１が設けられている。対向基板５２９には対向電極５３０が形成され、柱状スペーサ５３１によって形成される空隙に液晶層５３２が形成されている。
図１４（Ａ）は本形態に係るＳＯＩ基板を適用し、該ＳＯＩ基板の半導体層を用いて画素部のトランジスタが形成されるエレクトロルミネセンス（ＥＬ）表示装置の一例を示す。図１４（Ａ）は画素の平面図を示し、信号線５２７に接続する選択トランジスタ５３３と、電流供給線１３５に接続する表示制御トランジスタ５３４を有している。この表示装置はエレクトロルミネセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が各画素に設けられる構成となっている。画素電極５２８は表示制御トランジスタ５３４に接続されている。図１４（Ｂ）はこのような画素の要部を示す断面図である。
図１４（Ｂ）において、支持基板１２０上に接合層１１０、窒化酸化シリコン層１０８、酸化窒化シリコン層１０６、半導体層１３０が積層された構造を有する部分があり、表示制御トランジスタはそのような領域を含んで構成されている。本形態では、半導体層１３０は単結晶半導体層とする。接合層１１０、窒化酸化シリコン層１０８、酸化窒化シリコン層１０６、半導体層１３０、層間絶縁層１１８などの構成は図１３（Ｂ）と同様である。画素電極５２８は周辺部が絶縁性の隔壁層５３６で囲まれている。画素電極５２８上にはＥＬ層５３７が形成されている。ＥＬ層５３７上には対向電極５３０が形成されている。画素部は封止樹脂５３８が充填され、補強板として対向基板５２９が設けられている。
本形態のエレクトロルミネセンス表示装置はこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素のトランジスタのチャネル部が単結晶半導体層１３０で形成されるので、各トランジスタ間で特性バラツキが少なく、画素毎の発光輝度に斑が出ないという利点がある。従って、発光素子の明るさを電流で制御して駆動することが容易となり、トランジスタ特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。さらに支持基板１２０として透光性の基板を選択することができるので、支持基板１２０側から光を放射する、ボトムエミッション型のエレクトロルミネセンス表示装置を構成することができる。
このように、表示装置を製造するマザーガラスにも単結晶半導体層を形成しトランジスタを形成することが可能である。単結晶半導体層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図１０及び図１１で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能を搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
また、本形態に係るＳＯＩ基板を適用して様々な電気器具を構成することができる。電気器具としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）
等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが含まれる。
図１５（Ａ）は携帯電話機の一例を示している。本形態に示す携帯電話機３０１は、表示部３０２、操作スイッチ３０３などを含んで構成されている。表示部３０２においては、図１３で説明した液晶表示装置又は図１４で説明したエレクトロルミネッセンス表示装置を適用することができる。本形態に係る表示装置を適用することで、表示斑が少なく画質の優れた表示部を構成することができる。さらに携帯電話機３０１に含まれるマイクロプロセッサやメモリにも本形態の半導体装置を適用することができる。
また、図１５（Ｂ）は、デジタルプレーヤー３０４を示しており、オーディオ装置の１つの代表例である。図１５（Ｂ）に示すデジタルプレーヤー３０４は、表示部３０２、操作スイッチ３０３、イヤホン３０５などを含んでいる。イヤホン３０５の代わりにヘッドホンや無線式イヤホンを用いることができる。デジタルプレーヤー３０４は音楽情報を記憶するメモリ部や、デジタルプレーヤー３０４を機能させるマイクロプロセッサに本形態の半導体装置を適用することができる。本構成のデジタルプレーヤー３０４は小型軽量化が可能であるが、表示部３０２においては、図１３で説明した液晶表示装置又は図１４で説明したエレクトロルミネッセンス表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像若しくは文字情報を表示することができる。
また、図１５（Ｃ）は、電子ブック３０６を示している。この電子ブック３０６は、表示部３０２、操作スイッチ３０３を含んでいる。またモデムが内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。電子ブック３０６は情報を記憶するメモリ部や、電子ブック３０６を機能させるマイクロプロセッサに本形態の半導体装置を適用することができる。メモリ部は、記録容量が２０ギガバイト乃至２００ギガバイト（ＧＢ）のＮＯＲ型不揮発性メモリを用い、映像や音声（音楽）を記録、再生することができる。表示部３０２においては、図１３で説明した液晶表示装置又は図１４で説明したエレクトロルミネッセンス表示装置を適用することで、高画質の表示を行うことができる。
（実施の形態２）
上記実施の形態１の図７で説明したように、ＳＯＩ基板の製造において、イオンを照射する際の固定治具による貼り合わせ不良の問題がある。本形態では、ＳＯＩ基板を製造する際の貼り合わせ不良を防止するドーピング装置の構成の一例について説明する。
なお、本明細書において、ドーピング装置とはイオンドーピング装置及びイオン注入装置を範疇に含むものとする。イオンドーピング装置は、原料ガスをプラズマ励起して生成された全種類のイオンを、処理室内に配置された被処理体に照射する非質量分離型の装置を示す。また、イオンドーピング装置は、質量分離器を備えていない装置を示すものとする。イオン注入装置は、原料ガスをプラズマ励起して生成された複数の種類のイオンを質量分離し、特定の種類のイオンを処理室内に配置された被処理体に照射する質量分離型の装置を示す。また、イオン注入装置は、質量分離器を備えた装置を示すものとする。以下、本形態に係るドーピング装置の構成の一例を説明する。
図１６に、本形態に係るドーピング装置の主要部の概略図を示す。本形態に係るドーピング装置は、イオン照射機構９００と、基板保持機構９２０と、制御機構９４０と、を備える。
イオン照射機構９００は、所望のイオンを発生させるイオン源、被処理基板にイオンを照射するための加速機構を備える。イオン源は、所望の種類のイオンを生成する原料ガスを供給するガス供給系、プラズマを形成するための電極等を有する。プラズマを形成するための電極としては容量結合型高周波放電用の電極を用いてもよいし、フィラメント型の電極を用いてもよい。加速機構は、電源や電極等を有する。加速機構を構成する電極としては引き出し電極、加速電極、減速電極、接地電極等が挙げられる。これらの電極には多数の開口やスリットが設けられており、イオン源で発生したイオンは電極に設けられた開口やスリットを通過して加速される。
本形態におけるドーピング装置は、質量分離器を備え、原料ガスをプラズマ励起して生成された複数の種類のイオンを質量分離し、特定の種類のイオンを照射する質量分離型のイオン注入装置とすることができる。しかし、好ましくは、原料ガスをプラズマ励起して生成された一或いは複数の同一の原子からなる質量が異なるイオンを照射することができる非質量分離型のイオンドーピング装置とすることが望ましい。例えば、水素を原料ガスとして供給した場合、Ｈ＋イオン、Ｈ２ ＋イオン、及びＨ３ ＋イオンを照射することができるドーピング装置であることが好ましい。
基板保持機構９２０は、イオンビームを照射して、該イオンビームを構成するイオンを照射する被処理基板を保持する。本形態では、被処理基板をクランプ等の固定治具を用いることなく保持することを特徴の１つとする。
具体的には、被処理基板９３０を傾斜角度θで傾斜させて保持する（図１７（Ａ）参照）。傾斜角度θは、垂直に立てた状態の被処理基板９２１と傾斜姿勢とした状態の被処理基板９３１の角度である。
図１７（Ａ）に示すように、傾斜姿勢を保った状態で被処理基板９３０を保持する形態として、被処理基板９３０を立て掛けて保持する構成が挙げられる。図１７（Ｂ１）乃至（Ｂ３）に示す基板保持機構は、被処理基板９３０の底面を支持する載置部Ａ９２２と、載置部Ｂ９２４ａ、載置部Ｂ９２４ｂ又は載置部Ｂ９２４ｃと、被処理基板９３０の背面を支持する背受け部９２６と、を備える。被処理基板９３０は背受け部９２６に立て掛けることで保持される。背受け部９２６は、所望の傾斜角度に応じて傾斜されている。背受け部９２６を所望の傾斜角度に応じて傾斜させることで、被処理基板９３０の傾斜角度θを制御することが可能である。なお、背受け部９２６の形状は図示されるものに限定されず、被処理基板９３０を立て掛けることが可能であればよい。
載置部Ｂ９２４ａ〜９２４ｃは、被処理基板９３０を背受け部９２６に沿った傾斜姿勢とするのを補助する役割を果たしており、被処理基板９３０の底面と載置部Ａ９２２の間に必要に応じて設ければよい。また、載置部Ｂ９２４ａ〜９２４ｃの形状は特に限定されず、立体状でも棒状でもよい。例えば、図１７（Ｂ１）の載置部Ｂ９２４ａは、被処理基板９３０の底面と完全に接して支持している。なお、載置部Ｂ９２４ａ〜９２４ｃの端部と被処理基板９３０の端部は一致しなくともよい。例えば、図１７（Ｂ２）の載置部Ｂ９２４ｂの端部は、被処理基板９３０の端部よりも短い構成となっている。逆に、載置部Ｂ９２４ａ〜９２４ｃの端部を被処理基板９３０の端部よりも長い構成としてもよい。また、図１７（Ｂ３）に示すように、載置部Ｂ９２４ｃのみで被処理基板９３０の底面を支持しつつ、被処理基板９３０の傾斜姿勢も保持させる構成としてもよい。このような構成とすることで、被処理基板９３０をクランプ等の固定治具を用いずに保持することが可能となる。
また、他の形態として、図１７（Ｃ）に示す基板保持機構は、被処理基板９３０を保持する静電チャック９２８を備える構成としてもよい。静電チャック９２８を用いることで、被処理基板９３０をクランプ等の固定治具を用いずに吸着により保持することができる。なお、静電チャック９２８を所望の傾斜角度に応じて傾斜させることで、被処理基板９３０の傾斜角度θを制御することが可能である。また、図１７（Ｂ）に示す基板保持機構の背受け部９２６を静電チャックとしてもよい。
その他の形態として、被処理基板を水平姿勢で保持する構成としてもよい。図１７（Ｄ）に示す基板保持機構は、被処理基板９３０を水平に保持する基板保持部９２９を備えている。基板保持部９２９は水平であり、該基板保持部９２９に被処理基板９３０を載せるだけで、特に固定治具を用いることなく被処理基板を保持することができる。ドーピング装置において、ＰＨ３を用いてＰを添加する場合やＢ２Ｈ６を用いてＢを添加する場合は、イオン源にＰＨ３又はＢ２Ｈ６起因の膜が生成されやすい。これらの膜はパーティクルを発生させやすく、該パーティクルが被処理基板に付着すると、被処理基板にイオンが添加されない場合がある。しかし、Ｈ２又はＨｅ等を用いる場合は、イオン源に膜が生成されないため、Ｐ又はＢを添加する際に問題となるパーティクルの影響がなくなる。そのため、被処理基板を水平にしてドーピング処理することも可能である。
なお、被処理基板９３０の傾斜角度θは、被処理基板９３０が保持されやすい角度であれば特に限定されないが、１０°≦θ＜９０°、好ましくは３０°≦θ＜９０°、より好ましくは４５°≦θ＜９０°の範囲を満たすとよい。または、傾斜角度θは、１０°≦θ≦９０°、好ましくは３０°≦θ≦９０°、より好ましくは４５°≦θ≦９０°の範囲を満たすとよい。なお、傾斜角度θは、被処理基板９３０に照射されるイオンビームの照射方向及び入射角度等を考慮して設定することが好ましい。
イオン照射機構９００から基板保持機構９２０に保持された被処理基板９３０にイオンビーム９１０が照射される。イオンビームは、イオン照射機構９００で生成され、加速されたイオンである。イオンビーム９１０は、例えば図１６（Ｂ）に示すように、被処理基板９３０に対する入射角度αで照射される。入射角度αは、被処理基板９３０の基板面と照射されるイオンビーム９１０との角度である。また、入射角度αは、イオンビームの照射方向と被処理基板の基板面の垂線方向とがなす角度ということもできる。イオンビームの入射角度αは、前記イオンビームを構成するイオンの照射角度に相当する。よって、照射角度αとすることもできる。
なお、イオン照射機構９００から被処理基板９３０に照射されるイオンビーム９１０は、個々の軌道を平行に制御することは非常に難しい。そのため、イオンビーム９１０の被処理基板９３０に対する入射角度αはばらつきやすい。本形態では、被処理基板９３０に照射されるイオンビーム９１０の入射角度αは、８０°以上１００°以下の範囲に制御することが好ましい。より好ましくは、被処理基板９３０に照射するイオンビーム９１０の入射角度αの平均値が８５°以上９５°以下となるように制御することが好ましい。
例えば、図１６（Ｂ）は、被処理基板９３０に対して、それぞれ入射角度α１乃至入射角度αＮを有するＮ本のイオンビーム９１０が照射される例を示している。この場合、入射角度α１乃至入射角度αＮのそれぞれが８０°以上１００°以下の範囲内に収まることが好ましい。また、入射角度α１乃至入射角度αＮの平均値が、８５°以上９５°以下となることが好ましい。
被処理基板に対するイオンビームの入射角度αを上記範囲に制御することで、被処理基板全面に均一にイオンを照射することができる。特に、被処理基板の外縁にも十分にイオンを照射することができる。よって、イオン照射による半導体基板の剥離を利用してＳＯＩ基板を製造する際に、被処理基板全面に脆化層を形成することが可能となり、転置不良等の貼り合わせ不良を防ぐことができる。
制御機構９４０は、イオン照射機構９００を制御して、イオンビーム９１０の入射角度αを制御する。また、制御機構９４０により基板保持機構９２０を制御して、被処理基板９３０の傾斜角度θを制御する構成としても良い。なお、本形態では制御機構９４０を別途設ける構成としたが、本発明は特に限定されず、イオン照射機構９００及び基板保持機構９２０にそれぞれ制御機能を備えさせる構成としてもよい。
本形態で示すドーピング装置を用いて、ＳＯＩ基板を製造するためのイオンを照射することができる。例えば、被処理基板として単結晶半導体基板を準備する。該単結晶半導体基板を、図１７（Ｂ）に示す基板保持機構に保持させる。単結晶半導体基板は、背受け部９２６により所望の傾斜角度θに傾斜されて保持される。また、単結晶半導体基板は、クランプ等の固定治具を用いずに保持することができる。単結晶半導体基板にイオンビームを照射する。イオンビームは一或いは複数の同一の原子からなる質量が単一のイオン、又は一或いは複数の同一の原子からなる質量が異なるイオンで構成される。例えば、原料ガスとして水素を用い、一或いは複数の同一の原子からなる質量が異なるイオンであるＨ＋、Ｈ２ ＋、及びＨ３ ＋イオンで構成されるイオンビームを照射する。イオンビームが照射された単結晶半導体基板には脆化層が形成される。なお、単結晶半導体基板はクランプ等の固定治具を用いずに保持されているため、イオンを照射する際に不要なマスクができず、単結晶半導体基板全面にイオンを照射することが可能となる。よって、イオンの照射不良による転置不良等の貼り合わせ不良を防ぐことができるため、ＳＯＩ基板の製造における歩留まりの向上につながる。
本実施例では、脆化層を設けた半導体基板の外縁を該脆化層よりも深い領域まで選択的にエッチングすることで、貼り合わせ不良が抑えられることについて説明する。
本実施例では、本発明を適用し、脆化層を設けた半導体基板の外縁を該脆化層よりも深い領域まで選択的にエッチングし、該半導体基板と支持基板とを貼り合わせた後に半導体基板を脆化層で分離させたＳＯＩ基板Ａを製造した。
まず、ＳＯＩ基板Ａの製造方法について、図１９を用いて説明する。なお、図１９（Ａ１）〜（Ｅ１）にＳＯＩ基板Ａの製造方法を模式的に示す上面図を示し、該上面図を鎖線ｏ−ｐで切断した断面図を図１９（Ａ２）〜（Ｅ２）に示す。
図１９（Ａ１）、（Ａ２）で示すように、半導体基板として膜厚およそ７００μｍの単結晶シリコン基板８００を用い、該単結晶シリコン基板８００の一表面上に膜厚１００ｎｍの酸化窒化シリコン層８０２、膜厚５０ｎｍの窒化酸化シリコン層８０４、膜厚５０ｎｍの酸化シリコン層８０６を順に積層形成した。
次に、イオンドーピング装置のチャンバー内に単結晶シリコン基板８００をセットし、該単結晶シリコン基板８００の４箇所をクランプ８０９で固定した。そして、単結晶シリコン基板８００の酸化窒化シリコン層８０２〜酸化シリコン層８０６が形成された表面側から、イオンドーピング装置を用い、水素を原料ガスとしてプラズマ励起して生成されたイオンを照射して、脆化層８０８を形成した。脆化層８０８は、酸化窒化シリコン層８０２が形成された表面側からおよそ１７０ｎｍのところに形成されるように、加速電圧等を調整した。なお、ここで、イオンドーピング装置により照射されたイオンは、該イオンドーピング装置で生成された全種類のイオンに対してＨ３ ＋イオンの割合が８０％以上であった。また、この際、クランプ８０９の一部は酸化シリコン層８０６上に掛かっていた。
脆化層８０８が設けられた単結晶シリコン基板８００をイオンドーピング装置から取り出した後、図１９（Ｂ１）、（Ｂ２）に示すように、単結晶シリコン基板８００に形成された酸化シリコン層８０６上にレジスト層８１０を形成した。
ここで、レジスト層８１０の形成について、具体的に説明する。まず、フォトレジスト（東京応化工業株式会社製、ＴＨＭＲ−ｉＰ３３００ＬＢ、粘度８ｃＰ）を用い、酸化シリコン層８０６上全面にレジスト層を形成した。レジスト層は膜厚がおよそ１．８μｍとなるように基板回転数を設定し、フォトレジストを塗布して形成した。このとき、フォトレジストの塗布に続けて、基板の端面（具体的には基板のエッジと裏面）に付着したフォトレジストを除去する、所謂ＥＢＲ（Ｅｄｇｅ Ｂｅａｄ Ｒｅｍｏｖａｌ）処理を行った。ＥＢＲ処理は、シンナー（東京応化工業株式会社製、ＯＫ７３シンナー （ＰＧＭＥ７０％、ＰＧＭＥＡ３０％））を用いて行った。次に、周辺露光及び現像を行い、酸化シリコン層８０６上のほぼ全面に形成されたレジスト層の外縁を除去して、レジスト層８１０を形成した。周辺露光は、光源に高圧水銀ランプを用い、単位面積あたりの照射強度３５０ｍＷ／ｃｍ２で外周８ｍｍの領域に照射することで行った。続けて、現像は、現像液（東京応化工業株式会社製、ＮＭＤ３ ＴＭＡＨ ２．３８％の水溶液）を用い、処理時間６９ｓｅｃで行った。このようにして形成されるレジスト層８１０は、上面から見て、単結晶シリコン基板８００よりも一回り（レジスト層８１０の端部と酸化シリコン層８０６（単結晶シリコン基板８００）の端部との距離がおよそ８ｍｍ）小さい形状となった。
次に、レジスト層８１０をマスクとして、酸化窒化シリコン層８０２〜酸化シリコン層８０６が形成された面側から単結晶シリコン基板８００を選択的にエッチングした（図１９（Ｃ１）、（Ｃ２）参照）。このとき、脆化層８０８が形成された深さよりも深い領域まで単結晶シリコン基板８００をエッチングし、具体的には酸化窒化シリコン層８０２と接する表面側からおよそ１μｍの深さの領域までエッチングした。エッチングは、まず酸化シリコン層８０６〜酸化窒化シリコン層８０２までウェットエッチング法によりエッチングした後、単結晶シリコン基板８００をドライエッチング法によりエッチングした。酸化シリコン層８０６〜酸化窒化シリコン層８０２は、フッ酸水溶液（ステラケミファ社製、高純度バッファードフッ酸ＬＡＬ５００（ＮＨ４ＨＦ２：７．１３％、ＮＨ４Ｆ：１５．３７％の混合水溶液））を用いて、処理温度２０℃、処理時間６ｍｉｎでエッチングした。続けて、単結晶シリコン基板８００は、ＳＦ６ガスとＨｅガスを用い、流量比ＳＦ６：Ｈｅ＝２８：１２（ｓｃｃｍ）として、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）モードで１μｍエッチングした。
次に、不要となったレジスト層８１０を除去した後、図１９（Ｄ１）、（Ｄ２）に示すように、単結晶シリコン基板８００と、支持基板であるガラス基板８２０と、を、酸化窒化シリコン層８０２〜酸化シリコン層８０６を間に挟んで重ね合わせて貼り合わせた。具体的には、ガラス基板８２０の一表面と、酸化シリコン層８０６の一表面（窒化酸化シリコン層８０４と接しない面側）と、を接触させて接合を形成した。
次に、加熱処理を行い、単結晶シリコン基板８００を分離して、ガラス基板８２０上に単結晶シリコン層８３０を形成し、ＳＯＩ基板Ａを得た（図１９（Ｅ１）、（Ｅ２）参照）。以上のようにして製造したＳＯＩ基板Ａの上面の写真を図２０（Ａ）に示す。図２０（Ａ）は、ガラス基板Ａ８２０と、該ガラス基板Ａ８２０上に設けられた単結晶シリコン層Ａ８３０が確認できる。
また、比較例として、ＳＯＩ基板ＢおよびＳＯＩ基板Ｃを製造した。比較例ＳＯＩ基板ＢおよびＳＯＩ基板Ｃは、半導体基板の外縁を選択的にエッチングせずに、脆化層を設けた半導体基板と支持基板とを貼り合わせた後に半導体基板を脆化層で分離させて製造した。つまり、図１９に示した製造方法において、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）を行うことなく、製造したＳＯＩ基板である。なお、ＳＯＩ基板Ｂ及びＳＯＩ基板Ｃは、熱処理を行っても脆化層で分離しなかったため、ここでは人の手で強い力で分離した。ＳＯＩ基板Ｂの上面の写真を図２０（Ｂ）に示す。図２０（Ｂ）は、ガラス基板Ｂ８２０と、該ガラス基板Ｂ８２０上に設けられた単結晶シリコン層Ｂ８３０が確認できる。また、ＳＯＩ基板Ｃの写真を図２０（Ｃ）に示し、ＳＯＩ基板Ｃの一部拡大写真（図２０（Ｃ）中に丸で囲んだ領域Ｚの拡大写真）を図２０（Ｄ）に示す。図２０（Ｃ）、（Ｄ）は、ガラス基板Ｃ８２０と、該ガラス基板Ｃ８２０上に設けられた単結晶シリコン層Ｃ８３０が確認できる。
図２０（Ａ）から、本発明を適用して製造したＳＯＩ基板Ａは、ひび割れや欠落を生じることなく、また、基となった単結晶シリコン基板の一部がそのまま残ることなく製造できたことが確認できた。つまり、ＳＯＩ基板Ａは、基板外縁での貼り合わせ不良がないことが確認できた。これに対し、図２０（Ｂ）に示すように、ＳＯＩ基板Ｂは、欠落（丸で囲んだ領域Ｘ）及びひび割れ（丸で囲んだ領域Ｙ）が生じていた。また、図２０（Ｃ）、（Ｄ）に示すように、ＳＯＩ基板Ｃは、単結晶シリコン基板８００の一部がそのまま残存（丸で囲んだ領域Ｚ）してしまっていた。また、ＳＯＩ基板Ｂ及びＳＯＩ基板Ｃは、熱処理だけでは分離できず、物理的な力により分離しなければならなかった。なお、図２０（Ａ）中の単結晶シリコン層Ａ８３０内に、一部丸く単結晶シリコン層Ａ８３０が抜けている箇所が確認できるが、これは貼り合わせ時に接合面にゴミが付着していたことによる不良であり、本発明とは特に関係がない。
以上の結果から、本発明を適用することで、ＳＯＩ基板を製造する際の貼り合わせ不良を防止できることが分かった。
本実施例では、脆化層形成におけるイオンの照射方法について考察する。
上述の実施の形態では、脆化層形成において、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンといった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図２１に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図２１に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋イオンの生成過程）
上記のように、Ｈ３ ＋イオンは、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋イオンが増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋イオンが減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋イオンが増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋イオンの割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋イオンの運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋イオンの運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電界から力を受けて運動エネルギーを得る。該運動エネルギーは、電界によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電界中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋イオンに適用してみる。プラズマの生成に係るチャンバー内のように電界の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋イオンの運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋イオンの運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋イオンは減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋イオンは増加する傾向となる。また、プラズマ生成領域における電界が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋イオンの運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋イオンの運動エネルギーは小さくなる。つまり、電界が強い状況では（６）の反応が主要となるためＨ３ ＋イオンは減少する傾向となり、電界が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋イオンは増加する傾向となる。
（イオン源による差異）
ここで、水素イオン種の割合（特にＨ３ ＋イオンの割合）が異なる例を示す。図２２は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、質量２、質量３のピークは、それぞれ、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンに対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２２では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２２から、上記イオン源により生成されるイオンの割合は、Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図２３は、図２２とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２２と同様、横軸はイオンの質量を示し、質量１、質量２、質量３のピークは、それぞれＨ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンに対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図２３から、プラズマ中のイオンの割合はＨ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝３７：５６：７程度であることが分かる。なお、図２３は原料ガスがＰＨ３の場合のデータであるが、原料ガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図２３のデータを得たイオン源の場合には、Ｈ＋イオン、Ｈ２ ＋イオン及びＨ３ ＋イオンのうち、Ｈ３ ＋イオンが７％程度しか生成されていない。他方、図２２のデータを得たイオン源の場合には、Ｈ３ ＋イオンの割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電界に起因するものと考えられる。
（Ｈ３ ＋イオンの照射メカニズム）
図２２のような複数種のイオンを含むプラズマを生成し、生成された複数種のイオンを質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射される水素イオン種がＨ＋イオンで、照射後もＨ＋イオン（或いはＨ）である場合。
２．照射される水素イオン種がＨ２ ＋イオンで、照射後もＨ２ ＋イオン（或いはＨ２）のままである場合。
３．照射される水素イオン種がＨ２ ＋イオンで、照射後に２個のＨ（或いはＨ＋イオン）に分裂する場合。
４．照射される水素イオン種がＨ３ ＋イオンで、照射後もＨ３ ＋イオン（或いはＨ３）のままである場合。
５．照射される水素イオン種がＨ３ ＋イオンで、照射後に３個のＨ（或いはＨ＋イオン）に分裂する場合。
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をシリコン基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア）、ＴＲＩＭ（（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋イオンを質量２倍のＨ＋イオンに置き換えて計算した。また、モデル４ではＨ３ ＋イオンを質量３倍のＨ＋イオンに置き換えて計算した。さらに、モデル３ではＨ２ ＋イオンを運動エネルギー１／２のＨ＋イオンに置き換え、モデル５ではＨ３ ＋イオンを運動エネルギー１／３のＨ＋イオンに置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能とすることができる。これは、水素イオン種とＳｉ原子の衝突により、シリコン基板の結晶構造が非単結晶構造に変化するためである。
図２４に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２４中に、図２２の水素イオン種を照射したシリコン基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はシリコン基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋イオンやＨ３ ＋イオンが、Ｈ＋イオンやＨに分離しているためと思われる。
以上の考察により、モデル２乃至モデル４については、以下では考慮しない。図２５乃至図２７に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２２の水素イオン種を照射したシリコン基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２５は加速電圧を８０ｋＶとした場合を示し、図２６は加速電圧を６０ｋＶとした場合を示し、図２７は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はシリコン基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射される水素イオン種の割合（Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度）を考えればＨ２ ＋イオンの寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質シリコンを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図２８に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射される水素イオン種の数の比は、［Ｈ＋イオン（モデル１）］：［Ｈ３ ＋イオン（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋イオンの数を１とした場合、モデル５におけるＨ３ ＋イオンの数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質シリコンと仮定して計算していることなどを考えれば、実際の照射に係る水素イオン種の比（Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋イオンを用いる効果）
図２２に示すようなＨ３ ＋イオンの割合を高めた水素イオン種を単結晶半導体基板に照射することで、Ｈ３ ＋イオンに起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋イオンはＨ＋イオンやＨなどに分離して基板内に導入されるため、主にＨ＋イオンやＨ２ ＋イオンを照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋イオンが分離した後のＨ＋イオンやＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、Ｈ３ ＋イオンを効率的に照射するために、図２２に示すような水素イオン種を照射可能なイオンドーピング装置を用いることが好ましい。これは、イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋イオンを照射することで、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができるからである。一方で、Ｈ３ ＋イオンの照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
ＳＯＩ基板の製造方法の例を示す図。 ＳＯＩ基板の製造方法の例を示す図。 ＳＯＩ基板の製造方法の例を示す図。 ＳＯＩ基板の構成の例を示す図。 ＳＯＩ基板の製造方法の例を示す図。 半導体基板の再利用の例を示す図。 イオン照射工程の例を示す図。 ＳＯＩ基板を用いた半導体装置の作製方法の例を示す図。 ＳＯＩ基板を用いた半導体装置の作製方法の例を示す図。 ＳＯＩ基板により得られるマイクロプロセッサの構成を示すブロック図。 ＳＯＩ基板により得られるＲＦＣＰＵの構成を示すブロック図。 表示パネル製造用のマザーガラスに半導体層を接合する例を示す図。 液晶表示装置の例を示す図。 エレクトロルミネセンス表示装置の例を示す図。 電気器具の例を示す図。 ドーピング装置の構成を示す図。 ドーピング装置の基板保持の形態を示す図。 ＳＯＩ基板の製造方法の例を示す図。 本発明を適用したＳＯＩ基板Ａの製造方法を説明する上面図及び断面図。 本発明を適用して製造したＳＯＩ基板Ａの写真、並びに比較例として製造したＳＯＩ基板Ｂの写真およびＳＯＩ基板Ｃの写真。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。
符号の説明
１００ 半導体基板
１０２ 脆化層
１０４ イオン
１０６ 酸化窒化シリコン層
１０８ 窒化酸化シリコン層
１０９ 酸化膜
１１０ 接合層
１１１ ゲート絶縁層
１１２ ゲート電極
１１３ サイドウォール絶縁層
１１４ 不純物領域
１１５ 不純物領域
１１６ 絶縁層
１１７ 保護層
１１８ 層間絶縁層
１１９ コンタクトホール
１２０ 支持基板
１２１ 配線
１２２ 窒化シリコン層
１２３ コンタクトプラグ
１２４ ブロッキング層
１３０ 半導体層
１３３ 選択トランジスタ
１３４ 表示制御トランジスタ
１３５ 電流供給線
１４０ 接合層
１８０ マスク層
１８２ 固定治具

Claims (15)

  1. 半導体基板に水素イオンを照射して、前記半導体基板の所定の深さの領域に脆化層を形成し、
    前記半導体基板上に絶縁層を形成し、
    前記半導体基板の外縁を前記脆化層よりも深い領域まで前記絶縁層側から選択的にエッチングし、
    前記半導体基板と、絶縁表面を有する基板とを前記絶縁層を挟んで重ね合わせて接合し、
    前記半導体基板を加熱して、前記絶縁表面を有する基板上に半導体層を残して、前記半導体基板を前記脆化層で分離し、
    前記水素イオンは、Ｈ ＋ イオン、Ｈ ２ ＋ イオン、及びＨ ３ ＋ イオンを有し、かつ前記Ｈ ＋ イオン及び前記Ｈ ２ ＋ イオンの割合よりも前記Ｈ ３ ＋ イオンの割合が大きいことを特徴とするＳＯＩ基板の製造方法。
  2. 半導体基板の絶縁層が形成された面に水素イオンを照射して、前記半導体基板の所定の深さの領域に脆化層を形成し、
    前記半導体基板の外縁を前記脆化層よりも深い領域まで前記絶縁層側から選択的にエッチングし、
    前記半導体基板と、絶縁表面を有する基板とを前記絶縁層を挟んで重ね合わせて接合し、
    前記半導体基板を加熱して、前記絶縁表面を有する基板上に半導体層を残して、前記半導体基板を前記脆化層で分離し、
    前記水素イオンは、Ｈ ＋ イオン、Ｈ ２ ＋ イオン、及びＨ ３ ＋ イオンを有し、かつ前記Ｈ ＋ イオン及び前記Ｈ ２ ＋ イオンの割合よりも前記Ｈ ３ ＋ イオンの割合が大きいことを特徴とするＳＯＩ基板の製造方法。
  3. 請求項１又は請求項２において、
    前記半導体基板と前記絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することを特徴とするＳＯＩ基板の製造方法。
  4. 請求項３において、
    前記窒化シリコン層、前記窒化酸化シリコン層、或いは前記酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造は、前記半導体基板に前記脆化層が形成される前に、前記半導体基板上に形成されることを特徴とするＳＯＩ基板の製造方法。
  5. 半導体基板に水素イオンを照射して、前記半導体基板の所定の深さの領域に脆化層を形成し、
    前記半導体基板の外縁を前記脆化層よりも深い領域まで選択的にエッチングし、
    絶縁表面を有する基板上に絶縁層を形成し、
    前記半導体基板と、前記絶縁表面を有する基板とを前記絶縁層を挟んで重ね合わせて接合し、
    前記半導体基板を加熱して、前記絶縁表面を有する基板上に半導体層を残して、前記半導体基板を前記脆化層で分離し、
    前記水素イオンは、Ｈ ＋ イオン、Ｈ ２ ＋ イオン、及びＨ ３ ＋ イオンを有し、かつ前記Ｈ ＋ イオン及び前記Ｈ ２ ＋ イオンの割合よりも前記Ｈ ３ ＋ イオンの割合が大きいことを特徴とするＳＯＩ基板の製造方法。
  6. 請求項５において、
    前記絶縁表面を有する基板と前記絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することを特徴とするＳＯＩ基板の製造方法。
  7. 請求項１乃至請求項６のいずれか一において、
    前記絶縁層としては酸化シリコン層又はシロキサン結合を含む絶縁層を形成することを特徴とするＳＯＩ基板の製造方法。
  8. 請求項１乃至請求項７のいずれか一において、
    前記半導体基板又は前記絶縁層が形成された前記半導体基板の外縁の一部を固定治具で固定した後、
    前記イオンを照射して前記脆化層を形成し、
    前記半導体基板の外縁は前記固定治具が重畳した領域を含んでおり、前記半導体基板の固定治具が重畳した領域を含む外縁を選択的にエッチングすることを特徴とするＳＯＩ基板の製造方法。
  9. 半導体基板に水素イオンを照射して、前記半導体基板の所定の深さの領域に脆化層を形成し、
    前記半導体基板上に第１絶縁層を形成し、
    前記半導体基板の外縁を前記脆化層よりも深い領域まで前記第１絶縁層側から選択的にエッチングし、
    絶縁表面を有する基板上に第２絶縁層を形成し、
    前記半導体基板と、前記絶縁表面を有する基板とを前記第１絶縁層及び前記第２絶縁層を挟んで重ね合わせて接合し、
    前記半導体基板を加熱して、前記絶縁表面を有する基板上に半導体層を残して、前記半導体基板を前記脆化層で分離し、
    前記水素イオンは、Ｈ ＋ イオン、Ｈ ２ ＋ イオン、及びＨ ３ ＋ イオンを有し、かつ前記Ｈ ＋ イオン及び前記Ｈ ２ ＋ イオンの割合よりも前記Ｈ ３ ＋ イオンの割合が大きいことを特徴とするＳＯＩ基板の製造方法。
  10. 半導体基板の第１絶縁層が形成された面に水素イオンを照射して、前記半導体基板の所定の深さの領域に脆化層を形成し、
    前記半導体基板の外縁を前記脆化層よりも深い領域まで前記第１絶縁層側から選択的にエッチングし、
    絶縁表面を有する基板上に第２絶縁層を形成し、
    前記半導体基板と、前記絶縁表面を有する基板とを前記第１絶縁層及び前記第２絶縁層を挟んで重ね合わせて接合し、
    前記半導体基板を加熱して、前記絶縁表面を有する基板上に半導体層を残して、前記半導体基板を前記脆化層で分離し、
    前記水素イオンは、Ｈ ＋ イオン、Ｈ ２ ＋ イオン、及びＨ ３ ＋ イオンを有し、かつ前記Ｈ ＋ イオン及び前記Ｈ ２ ＋ イオンの割合よりも前記Ｈ ３ ＋ イオンの割合が大きいことを特徴とするＳＯＩ基板の製造方法。
  11. 請求項９又は請求項１０において、
    前記半導体基板と前記第１絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することを特徴とするＳＯＩ基板の製造方法。
  12. 請求項１１において、
    前記窒化シリコン層、前記窒化酸化シリコン層、或いは前記酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造は、前記半導体基板に前記脆化層が形成される前に、前記半導体基板上に形成されることを特徴とするＳＯＩ基板の製造方法。
  13. 請求項９乃至請求項１２のいずれか一において、
    前記絶縁表面を有する基板と前記第２絶縁層との間に、窒化シリコン層、窒化酸化シリコン層、或いは酸化窒化シリコン層から選ばれた一層の単層構造又は複数の層による積層構造を形成することを特徴とするＳＯＩ基板の製造方法。
  14. 請求項９乃至請求項１３のいずれか一において、
    前記第１絶縁層、又は前記第２絶縁層としては、酸化シリコン層或いはシロキサン結合を含む絶縁層を形成することを特徴とするＳＯＩ基板の製造方法。
  15. 請求項９乃至請求項１４のいずれか一において、
    前記半導体基板又は前記第１絶縁層が形成された前記半導体基板の外縁の一部を固定治具で固定した後、
    前記イオンを照射して前記脆化層を形成し、
    前記半導体基板の外縁は前記固定治具が重畳した領域を含んでおり、前記半導体基板の固定治具が重畳した領域を含む外縁を選択的にエッチングすることを特徴とするＳＯＩ基板の製造方法。
JP2008110291A 2007-05-17 2008-04-21 Ｓｏｉ基板の製造方法 Expired - Fee Related JP5500781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008110291A JP5500781B2 (ja) 2007-05-17 2008-04-21 Ｓｏｉ基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007132085 2007-05-17
JP2007132085 2007-05-17
JP2008110291A JP5500781B2 (ja) 2007-05-17 2008-04-21 Ｓｏｉ基板の製造方法

Publications (3)

Publication Number Publication Date
JP2008311627A JP2008311627A (ja) 2008-12-25
JP2008311627A5 JP2008311627A5 (ja) 2011-06-02
JP5500781B2 true JP5500781B2 (ja) 2014-05-21

Family

ID=39737015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110291A Expired - Fee Related JP5500781B2 (ja) 2007-05-17 2008-04-21 Ｓｏｉ基板の製造方法

Country Status (3)

Country Link
US (3) US7666757B2 (ja)
EP (1) EP1993128A3 (ja)
JP (1) JP5500781B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5275608B2 (ja) 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5263509B2 (ja) * 2008-09-19 2013-08-14 信越半導体株式会社 貼り合わせウェーハの製造方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8043938B2 (en) * 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5471379B2 (ja) * 2009-12-04 2014-04-16 株式会社村田製作所 圧電デバイスの製造方法
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
JP2011124738A (ja) * 2009-12-10 2011-06-23 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
JP5851113B2 (ja) * 2010-04-26 2016-02-03 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101850540B1 (ko) * 2010-10-13 2018-04-20 삼성전자주식회사 후면 수광 이미지 센서를 갖는 반도체 소자
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
JP6315262B2 (ja) 2014-06-12 2018-04-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
US9725312B1 (en) * 2016-02-05 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Preconditioning to enhance hydrophilic fusion bonding
CN107154379B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法
FR3065322B1 (fr) * 2017-04-18 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif d'affichage a matrice de leds
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN115881622B (zh) * 2023-01-29 2023-05-12 合肥晶合集成电路股份有限公司 一种晶圆键合的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440132A (en) * 1994-03-30 1995-08-08 Texas Instruments Incorporated Systems and methods for controlling the temperature and uniformity of a wafer during a SIMOX implantation process
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
EP1302985A1 (en) * 2000-05-30 2003-04-16 Shin-Etsu Handotai Co., Ltd Method for producing bonded wafer and bonded wafer
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US20040079289A1 (en) * 2002-10-23 2004-04-29 Kellerman Peter L. Electrostatic chuck wafer port and top plate with edge shielding and gas scavenging
US6985284B2 (en) * 2002-11-12 2006-01-10 Lucent Technologies Inc. Method, apparatus and system for controlling power transients in a Raman-amplified optical transmission system
US7151658B2 (en) * 2003-04-22 2006-12-19 Axcelis Technologies, Inc. High-performance electrostatic clamp comprising a resistive layer, micro-grooves, and dielectric layer
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7122442B2 (en) * 2004-07-22 2006-10-17 Texas Instruments Incorporated Method and system for dopant containment
JP5113999B2 (ja) 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
DE102004054566B4 (de) 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP4723352B2 (ja) 2005-11-10 2011-07-13 株式会社東海理化電機製作所 電子キーシステム及び通信ユニット
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower

Also Published As

Publication number Publication date
EP1993128A2 (en) 2008-11-19
EP1993128A3 (en) 2010-03-24
US20080286939A1 (en) 2008-11-20
US20100087046A1 (en) 2010-04-08
JP2008311627A (ja) 2008-12-25
US8030174B2 (en) 2011-10-04
US7666757B2 (en) 2010-02-23
US20110315900A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP5500781B2 (ja) Ｓｏｉ基板の製造方法
JP5394653B2 (ja) Ｓｏｉ基板の製造方法
US7910457B2 (en) Semiconductor substrate, semiconductor device and manufacturing method thereof
US7902041B2 (en) Method for manufacturing semiconductor device
JP5849077B2 (ja) Ｓｏｉ基板の作製方法
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
JP5542256B2 (ja) Ｓｏｉ基板の作製方法
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP5264018B2 (ja) 半導体基板の作製方法
JP2009065136A (ja) 半導体基板の作製方法
JP2009141249A (ja) 半導体基板及びその作製方法
JP5438945B2 (ja) ボンド基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5500781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees