JP5849077B2 - Soi基板の作製方法 - Google Patents
Soi基板の作製方法 Download PDFInfo
- Publication number
- JP5849077B2 JP5849077B2 JP2013201079A JP2013201079A JP5849077B2 JP 5849077 B2 JP5849077 B2 JP 5849077B2 JP 2013201079 A JP2013201079 A JP 2013201079A JP 2013201079 A JP2013201079 A JP 2013201079A JP 5849077 B2 JP5849077 B2 JP 5849077B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor
- silicon
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 638
- 238000000034 method Methods 0.000 title claims description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 374
- 150000002500 ions Chemical class 0.000 claims description 118
- 238000005468 ion implantation Methods 0.000 claims description 87
- 239000007789 gas Substances 0.000 claims description 79
- 238000010438 heat treatment Methods 0.000 claims description 57
- 239000012298 atmosphere Substances 0.000 claims description 54
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 53
- 229910052739 hydrogen Inorganic materials 0.000 claims description 44
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 39
- 238000010884 ion-beam technique Methods 0.000 claims description 26
- 230000001678 irradiating effect Effects 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000005354 aluminosilicate glass Substances 0.000 claims description 4
- 239000005407 aluminoborosilicate glass Substances 0.000 claims description 2
- 229910052788 barium Inorganic materials 0.000 claims description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000005388 borosilicate glass Substances 0.000 claims description 2
- 238000005336 cracking Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 664
- 229910052710 silicon Inorganic materials 0.000 description 248
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 246
- 239000010703 silicon Substances 0.000 description 246
- 239000010408 film Substances 0.000 description 238
- 239000002585 base Substances 0.000 description 91
- 230000008569 process Effects 0.000 description 73
- 239000011521 glass Substances 0.000 description 71
- 229910052581 Si3N4 Inorganic materials 0.000 description 53
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 53
- 229910021419 crystalline silicon Inorganic materials 0.000 description 46
- 239000013078 crystal Substances 0.000 description 44
- 241000894007 species Species 0.000 description 42
- 239000001257 hydrogen Substances 0.000 description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- 238000006243 chemical reaction Methods 0.000 description 32
- 239000012535 impurity Substances 0.000 description 31
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 30
- 230000015572 biosynthetic process Effects 0.000 description 28
- 230000006870 function Effects 0.000 description 24
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 24
- 238000000926 separation method Methods 0.000 description 24
- 238000011282 treatment Methods 0.000 description 23
- 238000001069 Raman spectroscopy Methods 0.000 description 19
- 230000001133 acceleration Effects 0.000 description 19
- 230000003746 surface roughness Effects 0.000 description 19
- 230000007547 defect Effects 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- 238000005259 measurement Methods 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 230000005684 electric field Effects 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 238000000089 atomic force micrograph Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- -1 hydrogen ions Chemical class 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 238000001878 scanning electron micrograph Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000004949 mass spectrometry Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000001237 Raman spectrum Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 150000001282 organosilanes Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000004506 ultrasonic cleaning Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002366 halogen compounds Chemical class 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- BHVMAFDNFMTYLQ-UHFFFAOYSA-N azanylidyne(azanylidynegermyloxy)germane Chemical compound N#[Ge]O[Ge]#N BHVMAFDNFMTYLQ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000001887 electron backscatter diffraction Methods 0.000 description 2
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005381 potential energy Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 241000905137 Veronica schmidtiana Species 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
- H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/0355—Selective modification
- H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
on Insulator)基板を作製する方法に関する。
置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
I(Silicon on Insulator)基板を使った集積回路が開発されてい
る。薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を電気
的に完全に分離して形成することができ、またトランジスタを完全空乏型とすることがで
きるので、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現でき
る。
注入剥離方法が知られている。水素イオン注入分離法では、主に次のような工程を行って
、SOI基板を作製している。シリコンウエハに水素イオンを注入することによって、表
面から所定の深さに微小な気泡を含んだイオン注入層を形成する。ベース基板となる別の
シリコンウエハを酸化して酸化シリコン膜を形成する。水素イオンを注入したシリコンウ
エハと、別のシリコンウエハの酸化シリコン膜とを接合させて、2枚のシリコンウエハを
貼り合わせる。加熱処理を行って、イオン注入層でウエハを分割させる。ベース基板に貼
り合わせられたシリコン層の結合力を向上させるため、加熱処理を行う。
I基板を作製する方法が知られている(特許文献1及び2参照)。特許文献1(特開平1
1−097379号公報)では、イオン注入によって形成された欠陥層、剥離面の数nm
〜数十nmの段差を除去するため、剥離することで露出された面を機械研磨している。特
許文献2(特開2005−252244号公報)では、ガラス基板に貼り付けられたSi
薄膜にレーザ光を照射することで、Si薄膜を再結晶化させて、Si薄膜の結晶品質を高
めている。
ることから、主に、液晶表示装置の製造に用いられている。ガラス基板をベース基板に用
いることで、大面積で安価なSOI基板を作製することが可能になる。しかしながら、ガ
ラス基板は、歪み点が700℃以下であり、耐熱性が低い。そのため、単結晶シリコン層
を貼り付けた後のSOI基板はガラス基板の耐熱温度を超える温度で加熱することができ
なくなり、SOI基板を製造するためのプロセス温度は700℃以下に制限される。
も、プロセス温度の制約がある。また、ガラス基板に貼り付けられた単結晶シリコン層か
らトランジスタを製造するときにも、プロセス温度の制約があり、また、基板が大型であ
ることから、おのずと使用できる装置や処理方法に制約がある。
特許文献1に記載されているように、単結晶シリコン層の剥離面の凹凸を除去することは
重要である。しかしながら、大面積ガラス基板に貼り付けた単結晶シリコン層を機械研磨
で凹凸を除去することは、ガラス基板とシリコンウエハとの形状や大きさが違うことなど
の理由から、スループット良く処理することは難しい。
性良く形成するには、シリコン層の厚さを薄く、50nm以下とすることが望ましい。し
かしながら、水素元素の質量が小さいため、50nm以下の深さで水素イオンを注入する
ことは困難であり、また、シリコン層を50nm以下の厚さでシリコンウエハから剥離す
ることは困難が伴う。特に、質量分離を行わずにソースガスのイオンを注入するイオンド
ーピング装置で水素イオンを注入する場合、100nm以下の深さに均一性良く水素イオ
ンを注入することは非常に困難である。
0nm以下のシリコン層では再結晶化に最適なレーザ光のエネルギーの範囲が狭いので、
均一性良く、レーザ光で再結晶化を行うことが困難である。
ジスタを作製しても、SOI基板で実現できる特性を十分に得ることは困難である。この
ような問題点に鑑み、ガラス基板など耐熱温度が低い基板をベース基板に用いた場合にも
、高性能の半導体装置を作製することが可能なSOI基板の作製方法を提供することを本
発明の目的の1つとする。また、イオンドーピング装置を用いてイオンを注入した場合に
も、高性能の半導体装置の製造を可能にするSOI基板の作製方法を提供することを本発
明の目的の1つとする。
ース基板を有するSOI基板の作製方法に関する。
た1種または複数種類のガスを含むソースガスを励起してイオン種を生成し、半導体基板
にイオン種を注入して、半導体基板の表面から所定の深さの領域にイオン注入層を形成す
る。
の少なくとも一方に形成される。半導体基板に接合層を形成する場合、イオン注入層を形
成した後に接合層を形成してもよいし、接合層を形成してからイオン注入層を形成するこ
ともできる。
接触面とを接合させることで、ベース基板と半導体基板を貼り合わせる。次に、半導体基
板の加熱によってイオン注入層に亀裂を生じさせ、半導体基板をベース基板から分離する
ことにより、半導体基板から分離された半導体層が固定されたベース基板を形成する。
体層の分離面の平坦性が向上し、また半導体層の結晶欠陥が減少する。レーザ光を照射し
た後、半導体層の厚さを薄くする。半導体層の厚さは、100nm以下が好ましく、50
nm以下がより好ましい。
面粗さを3nm以下にすることであり、平均面粗さを2.5nm以下にすることがより好
ましい。或いは、半導体層表面の二乗平均面粗さを3.5nm以下にすることをいう。二
乗平均面粗さを2.5nm以下にすることがより好ましい。
低い基板をベース基板に、薄く、かつ表面の平坦性が高い半導体層を有するSOI基板を
作製することができる。また、イオン注入層の形成に、質量分離機能を備えていないイオ
ンドーピング装置を用いても、薄く、かつ表面の平坦性が高い半導体層を備えたSOI基
板を製造することができる。従って、本発明のSOI基板を用いることで、高集積、高速
駆動、低消費電力など付加価値の高い半導体装置を作製することができる。
であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態及び実施
例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が
付されている要素は同じ要素であり、材料、形状、作製方法などについて繰り返しになる
説明は省略している。
図1および図2は、SOI基板の作製方法の一例を示す断面図である。図1および図2
を用いて、SOI基板の作製方法の一例を説明する。
1には、液晶表示装置など電子工業製品に使用されている透光性のガラス基板を用いるこ
とができる。ガラス基板には、熱膨張係数が25×10−7/℃以上50×10−7/℃
以下(好ましくは、30×10−7/℃以上40×10−7/℃以下)であって、歪み点
が580℃以上680℃以下(好ましくは、600℃以上680℃以下)である基板を用
いることが、耐熱性、価格などの点から好ましい。また、ガラス基板は無アルカリガラス
基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス
、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられて
いる。
ア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板
、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。
縁層102を形成する。絶縁層102は単層構造、2層以上の多層構造とすることができ
る。本実施の形態では、絶縁層102は接合層として機能する。
膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニ
ウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜
を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの
金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒
化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの
金属の窒化酸化物でなる絶縁膜を用いることもできる。
が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が
多い物質をいう。例えば、酸化窒化シリコンとしては、酸素が55原子%以上65原子%
以下、窒素が1原子%以上20原子%以下、Siが25原子%以上35原子%以下、水素
が0.1原子%以上10原子%以下の範囲で含まれる物質がある。また、窒化酸化シリコ
ンとしては、酸素が15原子%以上30原子%以下、窒素が20原子%以上35原子%以
下、Siが25原子%以上35原子%以下、水素が15原子%以上25原子%以下の範囲
で含まれる物質がある。
を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板10
1から、SOI基板の半導体層に拡散することを防止できるような膜を少なくとも1層以
上設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒
化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を含ませるこ
とで、絶縁層102をバリア層として機能させることができる。
00nm以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸
化アルミニウム膜で形成することができる。
造の膜があげられる。窒化シリコン膜と酸化シリコン膜の積層膜、窒化シリコン膜と酸化
窒化シリコン膜の積層膜、窒化酸化シリコン膜と酸化シリコン膜の積層膜、窒化酸化シリ
コン膜と酸化窒化シリコン膜の積層膜。なお、例示した2層構造の膜において、先に記載
した膜がベース基板101上面に形成される膜である。2層構造の絶縁層102において
、上層は、下層のブロッキング効果の高い層の内部応力が半導体層に作用しないように、
応力を緩和するような膜を選択することが好ましい。また上層の厚さは10nm以上20
0nm以下、下層の厚さは10nm以上200nm以下とすることができる。
NH3を用いてプラズマCVD法で形成した窒化酸化シリコン膜103とし、上層をプロ
セスガスにSiH4およびN2Oを用いてプラズマCVD法で形成した酸化窒化シリコン
膜104とする。
半導体層をベース基板101に貼り合わせることで、SOI基板が作製される。半導体基
板111としては単結晶半導体基板が好ましい。多結晶半導体基板を用いることもできる
。半導体基板111には、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリ
コンなどの第4族元素でなる半導体基板を用いることができる。また、半導体基板111
にはガリウムヒ素、インジウムリンなど化合物半導体でなる半導体基板も用いることがで
きる。
基板111表面に保護膜112を形成する。イオン注入層を形成するためのイオン注入工
程で半導体基板111が金属などの不純物に汚染されることを防止する、注入されるイオ
ンの衝撃で半導体基板111が損傷することを防止するなどの目的のために、保護膜11
2を形成する。この保護膜112は、CVD法などにより、酸化シリコン膜、窒化シリコ
ン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などの絶縁材料を堆積することで形成で
きる。また、半導体基板111を酸化するまたは窒化することで、保護膜112を形成す
ることができる。
るイオンビーム121を半導体基板111に注入して、半導体基板111の表面から所定
の深さの領域に、イオン注入層113を形成する。別言すると、イオンビーム121を半
導体基板111に照射すると、加速されたイオン種の衝撃により、半導体基板の所定の深
さに結晶構造が脆くなっている脆化層が形成される。この層がイオン注入層113である
。イオン注入層113が形成される領域の深さは、イオンビーム121の加速エネルギー
とイオンビーム121の侵入角によって制御することができる。イオンの平均侵入深さと
ほぼ同じ深さの領域にイオン注入層113が形成される。よって、イオン注入層113は
、イオンビーム121のイオン種を構成する元素が、半導体基板111に添加されること
で形成される。
として、半導体基板111から分離される半導体層の厚さが決定される。イオン注入層1
13が形成される深さは50nm以上500nm以下であり、50nm以上200nm以
下とすることが好ましい。イオンの平均侵入深さを考慮して、イオンビーム121の加速
電圧および侵入角度などを調節する。
装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成
し、生成されたイオン種を質量分離して、所定の質量を有するイオン種でなるイオンビー
ム121を生成し、このイオンビーム121を被処理物に照射する。イオンドーピング装
置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに、
生成された全てのイオン種を含むイオンビーム121を生成し、このようなイオンビーム
121を被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置で
は、イオン注入装置と同様に、質量分離を伴うイオン注入を行うことができる。
行うことができる。
・加速電圧 10kV以上100kV以下
(好ましくは30kV以上80kV以下)
・ドーズ量 1×1016/cm2以上4×1016/cm2以下
・ビーム電流密度 2μA/cm2以上
(好ましくは5μA/cm2以上、より好ましくは10μA/cm2以上)
2ガス)を励起してH+、H2 +、H3 +を生成することができる。水素ガスをソースガ
スに用いる場合は、H3 +が最も多く半導体基板111に注入されることが好ましい。H
3 +イオンにより水素を半導体基板111に添加することで、H+、H2 +を注入するよ
りもイオンの注入効率が向上するので、注入時間を短縮することができ、またイオン注入
層113に亀裂が生じやすくなる。また、H3 +の方が、H+、H2 +よりも、イオンの
平均侵入深さを浅くすることができ、イオン注入層113をより浅い領域に形成すること
ができる。
イオン注入層113を浅い領域に形成するためには、イオンの加速電圧を低くする必要
があるが、水素ガスを励起することで生成されたプラズマ中のH3 +イオンの割合を高く
することで、原子状水素(H)を効率よく、半導体基板111に添加することができる。
それは、H3 +イオンはH+イオンの3倍の質量を持つことから、同じ深さに水素原子を
添加する場合、H3 +イオンの加速電圧は、H+イオンの加速電圧の3倍にすることが可
能であるからである。イオンの加速電圧を高くすることができれば、イオンの照射工程の
タクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることがで
きる。
よって、イオンビーム121に含まれるH3 +の割合を高くすることにより、水素の平
均侵入深さのばらつきが小さくなるので、半導体基板111において、水素の深さ方向の
濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることがで
きる。
ることが好ましい。もちろん、H2 +を注入してもよい。
の総量に対してH3 +イオンが70%以上含まれるようにすることが好ましい。H3 +イ
オンの割合は80%以上がより好ましい。このようにH3 +の割合を高めておくことで、
イオンドーピング装置によって、イオン注入層113に1×1020atoms/cm3
以上の濃度で水素を含ませることが可能である。半導体基板111から半導体層の分離を
容易にするには、イオン注入層113には5×1020atoms/cm3以上の水素を
含ませることが好ましい。半導体基板111に局所的に高濃度の水素を注入すると、結晶
構造が失われ、ガスを含んだ微小な空孔が形成される。すなわち、イオン注入層113は
多孔質構造となっており、結晶構造が脆くなっている脆化層となっている。そのため、熱
処理することにより注入されたガスが膨張してイオン注入層113に形成された微小な空
孔の体積変化が起こり、イオン注入層113に沿って、半導体基板111を劈開すること
ができる。
た、このイオン注入工程のソースガスには、水素ガスの他、ヘリウム、アルゴンなどの希
ガス、フッ素ガス、塩素ガスに代表されるハロゲンガス、フッ素化合物ガス(例えば、B
F3)などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることが
できる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、He+イオ
ンの割合が高いイオンビーム121を作り出すことができる。このようなイオンビーム1
21を半導体基板111に照射することで、効率良く、微小な空孔をイオン注入層113
に形成することができる。
きる。この場合、イオン注入工程ごとにソースガスを異ならせてもよいし、同じでもよい
。例えば、まず、ソースガスに希ガスを用いてイオン注入を行う。次に、水素ガスをソー
スガスに用いてイオン注入を行う。また、初めにハロゲンガス又はハロゲン化合物ガスを
用いてイオン注入を行い、次に、水素ガスを用いてイオン注入を行うこともできる。
半導体基板111の上面に、図1(E)に示すように、接合層114を形成する。保護膜
112を除去せず、保護膜112上に接合層114を形成することもできる。図1(E)
は接合層の形成工程を説明する断面図である。
ある。このような接合層114には、化学的な反応により形成される絶縁膜が好ましく、
酸化シリコン膜が好ましい。接合層114の厚さは10nm以上200nm以下とするこ
とができる。好ましい厚さは10nm以上100nm以下であり、より好ましくは20n
m以上50nm以下である。
に注入した元素または分子が離脱しない温度とし、その加熱温度は350℃以下が好まし
い。言い換えると、この加熱温度はイオン注入層113からガスが抜けない温度である。
つまり、半導体基板111から半導体層115を剥離するための熱処理温度は接合層11
4の成膜温度よりも高い温度が適用される。
プラズマCVD法で形成する場合には、シリコンソースガスとして有機シランガスを用い
ることが好ましい。酸素ソースガスには酸素(O2)ガスを用いることができる。有機シ
ランガスには、珪酸エチル(テトラエトキシシラン、略称:TEOS、化学式Si(OC
2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)4)、テトラメチル
シクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMC
TS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H
5)3)、又はトリスジメチルアミノシラン(SiH(N(CH3)2)3)などを用い
ることができる。シリコンソースガスに、シラン(SiH4)またはジシラン(Si2H
6)などを用いることもできる。
℃以上で形成されるLTO(低温酸化物、low temperature oxide
)で形成することができる。この場合、シリコンソースガスにシラン(SiH4)または
ジシラン(Si2H6)などを用い、酸素ソースガスに酸素(O2)又は一酸化二窒素(
N2O)などを用いることができる。
とを貼り合わせた状態を示している。接合工程を行うには、まず、絶縁層102が形成さ
れたベース基板101、及び接合層114が形成された半導体基板111を超音波洗浄な
どの方法で洗浄する。そして、接合層114と絶縁層102を密着させると、絶縁層10
2と接合層114の界面に、ファン・デル・ワールス力が作用し、接合層114と絶縁層
102の界面に水素結合が形成される。やがて、その界面には、共有結合が形成され、接
合層114と絶縁層102が接合する。接合層114に、有機シランを用いてCVD法で
形成した酸化シリコン膜や、熱CVD法で形成した酸化シリコン膜などを用いることで、
加熱することなく、絶縁層102と接合層114を常温で接合することができる。従って
、ベース基板101に、ガラス基板など耐熱性の低い基板を用いることが可能である。
この場合は、接合層114とベース基板101とを接合することになる。ベース基板10
1がガラス基板の場合、接合層114に、有機シランを用いてCVD法で形成した酸化シ
リコン膜、熱CVD法で形成したLTO膜、シロキサンを原料に形成した酸化シリコン膜
で接合層114を形成することで、ガラス基板と接合層114を常温で接合させることが
できる。また。半導体基板111に接合層114を形成せずに、半導体基板111とガラ
ス基板を常温で接合することもできる。
、絶縁層102の表面を酸素プラズマ処理若しくはオゾン処理して、その表面を親水性に
する処理を行う方法がある。この処理によって絶縁層102の表面に水酸基が付加される
ため、接合工程において、絶縁層102表面の水酸基が作用して、接合層114との接合
界面に水素結合が形成される。なお、絶縁層102を形成しない場合は、ベース基板10
1の表面を親水性にする処理を行えばよい。
とが好ましい。加熱処理又は加圧処理を行うことで、絶縁層102と接合層114の結合
力を向上させることができるからである。加熱処理の温度は、ベース基板101の耐熱温
度以下であることが好ましく、加熱温度は400℃以上700℃未満とすることができる
。いうまでもないが、加熱温度の上限はベース基板101の歪み点を超えないようにする
。加圧処理は、接合界面に垂直な方向に力が加わるように行い、加える圧力はベース基板
101及び半導体基板111の強度を考慮して決定する。
である。111’は半導体層115が分離された半導体基板111を示している。半導体
層115を分離するには、ベース基板101と半導体基板111を貼り合わせた後、半導
体基板111を加熱する熱処理を行う。半導体基板111の加熱温度は400℃以上70
0℃未満とすることができる。半導体基板111の加熱温度は接合層114を形成すると
きの半導体基板111の温度以上とすることが好ましいが、加熱温度の上限はベース基板
101の歪み点を超えないようにする。
成された微小な空孔に体積変化が起こり、イオン注入層113に亀裂が生ずる。その結果
、イオン注入層113に沿って、半導体基板111が劈開される。すなわち、イオン注入
層113で、半導体基板111が分割される。接合層114はベース基板101と接合し
ているので、ベース基板101上には半導体基板111から分離された半導体層115が
固定されることとなる。また、この熱処理で、絶縁層102と接合層114の接合界面が
加熱されるので、この接合界面での結合力を向上させることができる。
基板131が作製される。SOI基板131は、ベース基板101上に絶縁層102、接
合層114、半導体層115の順に層が積層され多層構造の基板であり、絶縁層102と
接合層114が接合している基板である。絶縁層102を形成しない場合は、SOI基板
131は接合層114とベース基板101が接合されている基板となる。
00℃以下の温度で熱処理を行うこともできる。この加熱処理によって、SOI基板13
1の接合層114と絶縁層102との結合力を向上させることができる。加熱温度の上限
はベース基板101の歪み点を超えないようにすることはいうまでもない。
欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されている。このような凹
凸のある半導体層115の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは
困難である。そのため、本実施の形態では、半導体層115の平坦化処理を行う。また、
半導体層115に結晶欠陥があると、半導体層115Bとゲート絶縁層間の局在界面準位
密度が高くなるなど、トランジスタの性能および信頼性に影響を与えるので、平坦化と共
に、半導体層115の結晶欠陥を減少させる処理を行う。
層115にレーザ光を照射することで実現される。レーザ光122を半導体層115側か
ら照射することで、半導体層115上面から溶融させる。溶融した後、半導体層115が
冷却、固化することで、図2(B)に示すようにその上面の平坦性が向上される。平坦化
処理では、レーザ光122を用いているため、ベース基板101の温度上昇が抑えられる
ため、ガラス基板のような耐熱性の低い基板をベース基板101に用いることが可能にな
る。
溶融させると、液相となった半導体層115での無秩序な核発生を伴って、半導体層11
5が再結晶化することとなり、半導体層115Aの結晶性が低下するおそれが高いからで
ある。部分溶融させることで、半導体層115では、溶融されていない固相部分から結晶
成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体層1
15の結晶欠陥が減少され、結晶性が回復される。なお、半導体層115が完全溶融状態
であるとは、図2(A)の積層構造では、半導体層115が上側表面から接合層114と
の界面に至るまで溶融され、液体状態になっていることをいう。他方、半導体層115が
部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
ーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。図2(A
)の工程で使用されるレーザには、例えば、KrFレーザなどのエキシマレーザ、Arレ
ーザ、Krレーザなどの気体レーザがある。その他、固体レーザとして、YAGレーザ、
YVO4レーザ、YLFレーザ、YAlO3レーザ、GdVO4レーザ、KGWレーザ、
KYWレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、Y2O3レーザな
どがある。なお、エキシマレーザはパルス発振レーザであるが、YAGレーザなどの固体
レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなる
ものがある。
とする。その波長は、レーザ光の表皮深さ(skin depth)などを考慮して決定
することができる。例えば、波長は250nm以上700nm以下の範囲とすることがで
きる。また、レーザ光122のエネルギーは、レーザ光122の波長、レーザ光の表皮深
さ、半導体基板111の膜厚などを考慮して決定することができる。レーザ光122のエ
ネルギーは、例えば、300mJ/cm2以上800mJ/cm2以下の範囲とすること
ができる。
厚さを50nmよりも厚くすることで、レーザ光122のエネルギーの調節が容易になる
。従って、歩留まり良く、レーザ光122の照射で、半導体層115表面の平坦性の向上
、および結晶性の向上を実現できる。なお、半導体層115を厚くするとレーザ光122
のエネルギーを高くする必要があるため、半導体層115の厚さは200nm以下が好ま
しい。
ような不活性雰囲気で行うことができる。不活性雰囲気中でレーザ光122を照射するに
は、気密性のあるチャンバー内でレーザ光122を照射し、このチャンバー内の雰囲気を
制御すればよい。チャンバーを用いない場合は、レーザ光122の被照射面に窒素ガスな
ど不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。なお、不活性
雰囲気とは、レーザ光122の照射時に、半導体層115の表面を酸化させないようにす
るための雰囲気である。
体層115の平坦性を向上させる効果が高い。また、大気雰囲気よりも不活性雰囲気のほ
うがクラックやリッジの発生を抑える効果が高いので、レーザ光122の使用可能なエネ
ルギー範囲が広くなる。不活性雰囲気を形成するためのガスとしては、窒素ガスの他に、
アルゴンなどの希ガスを用いることができる。
31Aを形成した後、半導体層115Aの厚さを薄くする薄膜化工程を行う。図2(C)
は薄膜化工程を説明する断面図である。
、または双方を組み合わせたエッチング処理を行えばよい。例えば、半導体基板111が
シリコン基板の場合、SF6とO2をプロセスガスに用いたドライエッチング処理で、半
導体層115Aを薄くすることができる。
I基板131Bを作製することができる。予め半導体層115Aの表面がレーザ光122
の照射により平坦化されているため、この薄膜化工程はエッチバック処理ではなく、エッ
チング処理で行うことができる。この薄膜化工程で、半導体層115Bの厚さを100n
m以下5nm以上にすることが好ましく、50nm以下5nm以上がより好ましい。
導体層115Bを貼り付けたSOI基板131Bを作製することができる。例えば、図1
(B)〜図1(E)を用いて説明した工程を、複数回繰り返し、イオン注入層113およ
び接合層114が形成された半導体基板111を複数枚用意する。次いで、図1(F)の
接合工程を複数回繰り返して、1枚のベース基板101に複数の半導体基板111を固定
する。そして、図1(G)の加熱工程を行い、各半導体基板111を分割することで、ベ
ース基板101上に、複数の半導体層115が固定されたSOI基板131が作製される
。そして、図2(A)〜図2(C)に示す工程を行うことで、複数の半導体層115Bが
ベース基板101に貼り付けられたSOI基板131Bを作製することができる。
、その後の半導体層の薄膜化工程との組み合わせにより、厚さが100nm以下で、平坦
性が向上され、かつ、結晶欠陥が減少された半導体層115Bを形成することができる。
つまり、ベース基板101にガラス基板を採用し、イオン注入層113の形成にイオンド
ーピング装置を用いた場合でも、上記のような特長を有する半導体層115Bが貼り付け
られたSOI基板131Bを作製することができる。
の薄膜化、および半導体層115Bとゲート絶縁層間における局在界面準位密度の低減が
可能になる。また半導体層115Bを薄くすることで、ガラス基板上に、単結晶半導体層
で完全空乏型のトランジスタを作製することができる。これらのことにより、高速動作が
可能で、サブスレッショルド値が低い、電界効果移動度が高く、低消費電力で駆動可能な
ど高性能、高信頼性のトランジスタをベース基板上に作製することができる。
図3および図4はSOI基板の作製方法の一例を示す断面図である。以下、図3および
図4を用いて、SOI基板の作製方法の一例を説明する。
を用意する。図3(A)はベース基板101の断面図である。また、図1(B)を用いて
説明したように、半導体基板111を用意する。図3(B)は半導体基板111の断面図
である。
基板111上面に、絶縁層116を形成する。絶縁層116は単層構造、2層以上の多層
構造とすることができる。その厚さは10nm以上400nm以下とすることができる。
膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニ
ウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜
を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの
金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒
化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの
金属の窒化酸化物でなる絶縁膜を用いることもできる。
る又は窒化するなどの方法により形成することができる。
を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板10
1から、SOI基板の半導体層に拡散することを防止できるような膜を少なくとも1層設
けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化ア
ルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を絶縁層116に
含ませることで、絶縁層116をバリア層として機能させることができる。
00nm以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸
化アルミニウム膜で形成することができる。
造とすることができる。上層は、ブロッキング効果の高い層を形成する。他方、半導体基
板111に接して形成される下層の膜としては、上層のブロッキング効果の高い層の内部
応力が半導体層に作用しないように、応力を緩和するような膜を選択することが好ましい
。また、上層の厚さは10nm以上200nm以下、下層の厚さは10nm以上200n
m以下とすることができる。
ン膜と窒化シリコン膜の積層膜、酸化窒化シリコン膜と窒化シリコン膜の積層膜、酸化シ
リコン膜と窒化酸化シリコン膜の積層膜、酸化窒化シリコン膜と窒化酸化シリコン膜の積
層膜。なお、例示した2層構造は、先に記載した膜が半導体基板111側(下層)に形成
される膜である。
びN2Oを用いてプラズマCVD法で形成した酸化窒化シリコン膜117とし、上層をプ
ロセスガスにSiH4およびNH3を用いてプラズマCVD法で形成した窒化酸化シリコ
ン膜118とする。
、絶縁層116を介して半導体基板111に照射して、半導体基板111の表面から所定
の深さの領域に、イオン注入層113を形成する。この工程は、図1(D)を用いて説明
したイオン注入層113の形成と同様に行うことができる。絶縁層116が形成されてい
ることで、イオン注入層113を形成するためのイオン注入工程で、半導体基板111が
金属などの不純物で汚染されることを防止でき、また注入されるイオンの衝撃で半導体基
板111が損傷されることを防止できる。
合層114を形成する。
に形成することもできる。この場合、図3(C)の絶縁層116を形成した後、絶縁層1
16上に接合層114を形成する。図3(D)の工程では、接合層114および絶縁層1
16を介して、イオンビーム121が半導体基板111に注入される。
。この場合、図1(B)〜図1(C)に示す工程を行った後、保護膜112を除去し、絶
縁層116、接合層114を半導体基板111上に形成する。
を貼り合わせた状態が示されている。ベース基板101と半導体基板111を貼り合わせ
るには、まず、接合界面を形成するベース基板101の表面と接合層114の表面を超音
波洗浄などの方法で洗浄する。そして、図1(F)を用いて説明した接合工程と同様の工
程を行い、ベース基板101と接合層114を密着させて、ベース基板101と接合層1
14を接合させる。
ラズマ処理若しくはオゾン処理して親水性にする処理を行うこともできる。また、ベース
基板101と接合層114を接合させた後、この結合力を向上させるため、実施の形態1
で説明した加熱処理又は加圧処理を行うことができる。
である。本実施の形態の分離工程は、図1(G)を用いて説明した分離工程と同様に行う
ことができる。半導体層115を分離するには、ベース基板101と接合層114を接合
した後、半導体基板111を400℃以上700℃未満の温度で加熱する。この加熱温度
は接合層114を形成するときの半導体基板111の温度以上とすることが好ましいが、
加熱温度の上限はベース基板101の歪み点を超えないようにする。
基板132が作製される。このSOI基板132は、ベース基板101上に、接合層11
4、絶縁層116、半導体層115の順で層が積層されている多層構造の基板であり、ベ
ース基板101と接合層114が接合している基板である。
を照射する平坦化工程を行う。この平坦化工程は、図2(A)のレーザ光122の照射工
程と同様に行うことができる。図4(A)に示すように、レーザ光122を半導体層11
5側から照射し、半導体層115を部分溶融させることで、図4(B)に示すように平坦
性が向上され、かつ結晶欠陥が減少された半導体層115Aが形成される。
後、半導体層115Aを薄くする半導体層の薄膜化工程を行う。図4(C)は半導体層の
薄膜化工程を示す断面図である。この薄膜化工程は、図2(C)の薄膜化工程と同様に行
うことができ、半導体層115Aをエッチングし、その厚さを薄くし、薄膜化された半導
体層115Bを形成する。この薄膜化工程で、半導体層115Bの厚さを100nm以下
5nm以上にすることが好ましく、50nm以下5nm以上がより好ましい。
れたSOI基板132Bを形成することができる。
Bを作製することができる。例えば、図3(B)〜図3(E)を用いて説明した工程を、
複数回繰り返し、接合層114、絶縁層116およびイオン注入層113が形成された半
導体基板111を複数枚用意する。次いで、図3(F)の接合工程を複数回繰り返して、
1枚のベース基板101に複数の半導体基板111を固定する。そして、図3(G)の加
熱工程を行い、各半導体基板111を分離することで、ベース基板101上に、複数の半
導体層115が固定されたSOI基板132が作製される。そして、図4(A)〜図4(
C)に示す工程を行うことで、複数の半導体層115Bがベース基板101に貼り付けら
れたSOI基板132Bを作製することができる。
、その後の半導体層の薄膜化工程との組み合わせにより、厚さが100nm以下で、平坦
性が向上され、かつ、結晶欠陥が減少された半導体層115Bを形成することができる。
従って、ベース基板101がガラス基板であり、イオン注入層113の形成にイオンドー
ピング装置を用いても、上記のような特長を有する半導体層115Bが貼り付けられたS
OI基板132Bを作製することができる。
膜化、ゲート絶縁層の薄膜化および半導体層115Bとゲート絶縁層間における局在界面
準位密度の低減が可能になる。また半導体層115Bを薄くすることで、ガラス基板上に
、単結晶半導体層で完全空乏型のトランジスタを作製することができる。これらのことに
より、高速動作が可能で、サブスレッショルド値が低い、電界効果移動度が高く、低消費
電力で駆動可能など高性能、高信頼性のトランジスタをベース基板上に作製することがで
きる。
図5よび図6はSOI基板の作製方法の一例を示す断面図である。図5および図6を用
いて、SOIの基板の作製方法の一例を説明する。
を用意し、ベース基板上に絶縁層102を形成する。本実施の形態でも、絶縁層102は
、窒化酸化シリコン膜103と酸化窒化シリコン膜104でなる2層構造の膜とする。次
に、図5(A)に示すように、絶縁層102上に接合層105を形成する。この接合層1
05は、半導体基板111に形成される接合層114と同様に形成することができる。
ある。実施の形態1で説明したように、半導体基板111に保護膜112を形成し、半導
体基板111にイオン注入層113を形成する。イオン注入層113を形成した後、図5
(E)に示すように、保護膜112を除去する。なお、保護膜112を除去した後、図1
(E)と同様に接合層114を形成することもできる。また、保護膜112を残した状態
で、保護膜112上に接合層114を形成することもできる。
を貼り合わせた状態が示されている。この接合工程は、図1(F)を用いて説明した接合
工程と同様に行うことができ、半導体基板111と接合層105を密着させて半導体基板
111と接合層105を接合させる。
ラズマ処理若しくはオゾン処理して親水性にする処理を行うこともできる。また半導体基
板111と接合層105を接合させた後、この結合力を向上させるため、実施の形態1で
説明した加熱処理又は加圧処理を行うことができる。
である。本実施の形態の分離工程は、図1(G)を用いて説明した分離工程と同様に行う
ことができる。半導体基板111と接合層105を接合した後、半導体基板111を40
0℃以上700℃未満の温度で加熱する。いうまでもないが、加熱温度の上限はベース基
板101の歪み点を超えないようにする。
基板133が作製される。このSOI基板133は、絶縁層102、接合層105、半導
体層115の順に層が積層されている多層構造の基板であり、半導体層115と接合層1
05が接合している基板である。
を照射する平坦化工程を行う。この平坦化工程は、図2(A)のレーザ光122の照射工
程と同様に行うことができる。図6(A)に示すように、レーザ光122を半導体層11
5側から照射し、半導体層115を部分溶融させることで、図6(B)に示すように平坦
性が向上され、結晶欠陥が減少された半導体層115Aが形成される。
する半導体層の薄膜化工程を行う。図6(C)は半導体層の薄膜化工程を示す断面図であ
る。この薄膜化工程は、図2(C)の薄膜化工程と同様に行うことができ、半導体層11
5Aをエッチングし、その厚さを薄くし、薄膜化した半導体層115Bを形成する。この
薄膜化工程で、半導体層115Bの厚さは100nm以下5nm以上とすることが好まし
く、50nm以下5nm以上がより好ましい。
れたSOI基板133Bを形成することができる。
Bを作製することができる。例えば、図5(B)〜図5(E)を用いて説明した工程を、
複数回繰り返し、イオン注入層113が形成された半導体基板111を複数枚用意する。
次いで、図5(F)の接合工程を複数回繰り返して、1枚のベース基板101に複数の半
導体基板111を固定する。そして、図5(G)の加熱工程を行い、各半導体基板111
を分割することで、ベース基板101上に、複数の半導体層115が固定されたSOI基
板133を作製する。そして、図6(A)〜図6(C)に示す工程を行うことで、複数の
半導体層115Bが貼り付けられたSOI基板133Bを作製することができる。
、その後の半導体層の薄膜化工程との組み合わせにより、半導体層115Bは、厚さが1
00nm以下で、凹凸および結晶欠陥が減少された半導体層となっている。つまり、ベー
ス基板101にガラス基板を採用し、またイオン注入層113の形成にイオンドーピング
装置を用いた場合でも、上記のような特長を有する半導体層115Bが形成されたSOI
基板133Bを作製することができる。
膜化、ゲート絶縁層の薄膜化および半導体層115Bとゲート絶縁層間における局在界面
準位密度の低減が可能になる。また半導体層115Bを薄くすることで、ガラス基板上に
、単結晶半導体層で完全空乏型のトランジスタを作製することができる。これらのことに
より、高速動作が可能で、サブスレッショルド値が低い、電界効果移動度が高く、低消費
電力で駆動可能など高性能、高信頼性のトランジスタをベース基板上に作製することがで
きる。
実施の形態1乃至3において、半導体層115にレーザ光122を照射する前に、半導
体層115をエッチング処理によって薄くする薄膜化工程を行うことができる。イオン注
入層113の形成にイオンドーピング装置を用いた場合、半導体層115の厚さを100
nm以下にすることが困難である。その一方で、半導体層115が厚すぎると、レーザ光
122のエネルギーを高くする必要があるため、レーザ光122の使用できるエネルギー
範囲が狭くなり、レーザ光122の照射によって、歩留まり良く半導体層115の平坦化
および結晶性の回復を行うことが困難になる。
を200nm以下に薄くしてから、レーザ光122を照射することが好ましい。半導体層
115の厚さは150nm以下60nm以上にすることが好ましい。
の厚さにさらに薄くする。なお、レーザ光122の照射前に半導体層115を薄膜化する
ことで、所望の膜厚にできる場合は、レーザ光122の照射後の薄膜化工程を省略するこ
とができる。
図1〜図6を用いて説明したSOI基板の作製方法では、無アルカリガラス基板などの
各種のガラス基板をベース基板101に適用することが可能となる。従って、ベース基板
101にガラス基板を用いることで、一辺が1メートルを超える大面積なSOI基板を製
造することができる。このような大面積な半導体製造基板に複数の半導体素子を形成する
ことで、液晶表示装置、エレクトロルミネッセンス表示装置を作製することができる。ま
た、このような表示装置だけでなく、SOI基板を用いて、太陽電池、フォトIC、半導
体記憶装置など各種の半導体装置を製造することができる。
FT)を作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種
の半導体装置が形成される。
で作製したSOI基板132Bを用いることにする。もちろん、他の構成のSOI基板を
用いることもできる。
純物、若しくはリン、砒素などのn型不純物を添加することが好ましい。不純物を添加す
る領域、および添加する不純物の種類は、nチャネル型TFT、pチャネル型TFTが形
成されるかによって、選択される。例えば、nチャネル型TFTの形成領域にp型不純物
を添加し、pチャネル型TFTの形成領域にn型不純物を添加する。この不純物イオンを
添加するには、ドーズ量は1×1012/cm2以上1×1014/cm2以下程度で行
えばよい。
ように半導体層151、152を形成する。半導体層151はnチャネル型のTFTを構
成し、半導体層152はpチャネル型のTFTを構成する。
層153、ゲート電極154、サイドウォール絶縁層155、窒化シリコン層156を形
成する。窒化シリコン層156は、エッチングによりゲート電極154の形状を加工する
ときのハードマスクとして用いる。ここでは、ゲート電極154を第1導電層154−1
と第2導電層154−2でなる2層構造としている。
ゲート電極154をマスクとする不純物の添加を行う。この不純物の添加工程では、n型
の低濃度不純物領域158を形成するため、半導体層151にn型不純物を低濃度に添加
する。低濃度不純物領域158はLDD領域として機能するように、n型不純物を添加す
ることが好ましい。また、p型の高濃度不純物領域160を形成するため、半導体層15
2にp型不純物を高濃度に添加する。この工程で、半導体層152には、高濃度不純物領
域160共に、ゲート電極154と重なる領域にチャネル形成領域161が形成される。
高濃度不純物領域160はソース領域またはドレイン領域として機能する。
サイドウォール絶縁層155を形成した後に、ゲート電極154およびサイドウォール
絶縁層155をマスクにして、半導体層151のみにn型不純物の添加を行い、半導体層
151にn型の高濃度不純物領域157を形成する。この工程で、半導体層151には、
サイドウォール絶縁層155と重なる領域に低濃度不純物領域158が形成され、ゲート
電極154と重なる領域にはチャネル形成領域159が形成される。n型の高濃度不純物
領域157はソース領域またはドレイン領域として機能する。
不純物を添加した後、加熱処理を行い、半導体層151、152に添加された不純物を
活性化させる。
3を形成後、350℃以上450℃以下の温度による加熱処理を行い、絶縁層163中に
含まれる水素を半導体層151、152中に拡散させる。絶縁層163は、プロセス温度
を350以下で、プラズマCVD法で窒化シリコン又は窒化酸化シリコンを堆積すること
で、形成できる。半導体層151、152に水素を供給することで、半導体層151、1
52中および半導体層151、152とゲート絶縁層153との界面での捕獲中心となる
ような欠陥を効果的に補償することができる。
PSG(Boron Phosphorus Silicon Glass)膜を成膜す
るか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁層164にはコン
タクトホール165を形成する。
グ166を形成する。コンタクトプラグ166は、WF6ガスとSiH4ガスから化学気
相成長法でタングステンシリサイドを形成し、コンタクトホール165に埋め込むことで
形成される。また、WF6を水素還元してタングステンを形成しコンタクトホール165
に埋め込んでもよい。その後、コンタクトプラグ166上に配線167を形成する。配線
167を3層構造とする場合は、アルミニウム若しくはアルミニウム合金でなる導電膜と
、この導電膜の上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金
属膜を形成する。配線167の上層に層間絶縁膜168を形成する。層間絶縁膜168は
適宜設ければ良く、この上層にさらに他の配線層を形成して多層配線化してもよい。その
場合にはダマシンプロセスを適用することができる。
板の半導体層は、結晶欠陥が殆ど無く、半導体層151、152とゲート絶縁層153間
における界面準位密度が低減された単結晶半導体層であり、その表面が平坦化され、さら
にその厚さを50nm以下と薄膜化されている。このことにより、ベース基板101に、
低い駆動電圧、高い電界効果移動、小さいサブスレッショルド値など、優れた特性を備え
た薄膜トランジスタを形成することができる。さらに、同一基板上に特性のばらつきのな
い、高性能なトランジスタを多数基板上に形成することが可能である。すなわち、実施の
形態1〜3で示したSOI基板を用いることで、しきい値電圧や移動度などトランジスタ
特性として重要な特性値の不均一性が抑制され、また高電界移動度などの高性能化が可能
になる。
半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、
図面を用いて、半導体装置の具体的な態様を説明する。
ロプロセッサ200の構成例を示すブロック図である。
unit。ALUともいう。)、演算回路用制御部202(ALU Controlle
r)、命令解析部203(Instruction Decoder)、割り込み制御部
204(Interrupt Controller)、タイミング制御部205(Ti
ming Controller)、レジスタ206(Register)、レジスタ制
御部207(Register Controller)、バスインターフェース208
(Bus I/F)、読み出し専用メモリ209、及びROMインターフェース210(
ROM I/F)を有している。
命令解析部203に入力され、デコードされた後、演算回路用制御部202、割り込み制
御部204、レジスタ制御部207、タイミング制御部205に入力される。演算回路用
制御部202、割り込み制御部204、レジスタ制御部207、タイミング制御部205
は、デコードされた命令に基づき各種制御を行う。
成する。また、割り込み制御部204は、マイクロプロセッサ200のプログラム実行中
に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判
断して処理する。レジスタ制御部207は、レジスタ206のアドレスを生成し、マイク
ロプロセッサ200の状態に応じてレジスタ206の読み出しや書き込みを行う。タイミ
ング制御部205は、演算回路201、演算回路用制御部202、命令解析部203、割
り込み制御部204、レジスタ制御部207の動作のタイミングを制御する信号を生成す
る。
号CLK2を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各
種回路に供給する。なお、図9に示すマイクロプロセッサ200は、その構成を簡略化し
て示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる
。
接合された結晶方位が一定の単結晶半導体層(SOI層)によって集積回路が形成されて
いるので、処理速度の高速化のみならず低消費電力化を図ることができる。
説明する。図10は、このような半導体装置の構成例を示すブロック図である。図10に
示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュー
タ(以下、「RFCPU」という)と呼ぶことができる。
13を有している。RFCPU211は、アナログ回路部212として、共振容量を有す
る共振回路214、整流回路215、定電圧回路216、リセット回路217、発振回路
218、復調回路219、変調回路220および電源管理回路230を有している。デジ
タル回路部213は、RFインターフェース221、制御レジスタ222、クロックコン
トローラ223、CPUインターフェース224、中央処理ユニット225、ランダムア
クセスメモリ226、読み出し専用メモリ227を有している。
共振回路214により誘導起電力を生じる。誘導起電力は、整流回路215を経て容量部
229に充電される。この容量部229はセラミックコンデンサーや電気二重層コンデン
サーなどのキャパシタで形成されていることが好ましい。容量部229はRFCPU21
1と一体形成されている必要はなく、別部品としてRFCPU211を構成する絶縁表面
を有する基板に取り付けることもできる。
。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発
振回路218は、定電圧回路216により生成される制御信号に応じて、クロック信号の
周波数とデューティー比を変更する。復調回路219は、受信信号を復調する回路であり
、変調回路220は、送信するデータを変調する回路である。
信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調(ASK
)方式の送信信号の振幅を変動させて送信するため、変調回路220は、共振回路214
の共振点を変化させることで通信信号の振幅を変化させている。
流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成して
いる。電源電圧の監視は電源管理回路230が行っている。
後、RFインターフェース221で制御コマンドやデータなどに分解される。制御コマン
ドは制御レジスタ222に格納される。制御コマンドには、読み出し専用メモリ227に
記憶されているデータの読み出し、ランダムアクセスメモリ226へのデータの書き込み
、中央処理ユニット225への演算命令などが含まれている。
リ227、ランダムアクセスメモリ226、制御レジスタ222にアクセスする。CPU
インターフェース224は、中央処理ユニット225が要求するアドレスより、読み出し
専用メモリ227、ランダムアクセスメモリ226、制御レジスタ222のいずれかに対
するアクセス信号を生成する機能を有している。
ィングシステム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を
採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア
的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式
では、専用の演算回路で一部の処理を行い、プログラムを使って、残りの演算を中央処理
ユニット225が実行する方式を適用できる。
た結晶方位が一定の半導体層によって集積回路が形成されているので、処理速度の高速化
のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部229
を小型化しても長時間の動作が保証される。
基板を用いることができる。図11はベース基板101にマザーガラスを用いたSOI基
板の正面図である。
り合わせられている。マザーガラス301から複数の表示パネルを切り出すために、半導
体層302を表示パネルの形成領域310内に接合することが好ましい。表示パネルは、
走査線駆動回路、信号線駆動回路、画素部を有する。そのため表示パネルの形成領域31
0において、これらが形成される領域(走査線駆動回路形成領域311、信号線駆動回路
形成領域312、画素形成領域313)に、半導体層302を接合する。
図面である。図12(A)は液晶表示装置の画素の平面図であり、図12(B)は、J−
K切断線による図12(A)の断面図である。
02から形成された層であり、画素のTFTを構成する。ここでは、SOI基板には実施
の形態3の方法で作製されたSOI基板が用いられている。このSOI基板はベース基板
101上に、絶縁層102、接合層105、半導体層115Bが積層された基板である(
図6(C)参照)。ベース基板101は分割されたマザーガラス301である。半導体層
115Bは半導体層302に対応する。図12(A)に示すように、画素は、半導体層3
21、半導体層321と交差している走査線322、走査線322と交差している信号線
323、画素電極324、画素電極324と半導体層321を電気的に接続する電極32
8を有する。
TFT325のゲート電極は走査線322に含まれ、ソース電極又はドレイン電極は信号
線323に含まれている。層間絶縁膜327上には、信号線323、画素電極324およ
び、電極328が設けられている。さらに、層間絶縁膜327上には、柱状スペーサ32
9が形成されている。信号線323、画素電極324、電極328および柱状スペーサ3
29を覆って配向膜330が形成されている。対向基板332には、対向電極333、対
向電極333を覆う配向膜334が形成されている。柱状スペーサ329は、ベース基板
101と対向基板332の隙間を維持するために形成される。柱状スペーサ329によっ
て形成される空隙に液晶層335が形成されている。信号線323および電極328の半
導体層321との接続部は、コンタクトホールの形成によって層間絶縁膜327に段差が
生じるので、この段差で液晶層335の液晶の配向が乱れる。そのため、この段差部に柱
状スペーサ329を形成して、液晶の配向の乱れを防ぐ。
明する。図13は、図11に示すSOI基板を用いて作製されたEL表示装置を説明する
ための図面である。図13(A)はEL表示装置の画素の平面図であり、図13(B)は
、画素の断面図である。
び表示制御用トランジスタ402が形成されている。図13(B)は、表示制御用トラン
ジスタ402を含んだ要部を示す断面図である。
層404は、図11のSOI基板の半導体層302を加工して形成された層である。画素
は、走査線405、信号線406、および電流供給線407、画素電極408を含む。E
L表示装置は、エレクトロルミネセンス材料を含む層429(以下、EL層429という
。)が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方
の電極が画素電極408である。
またはドレイン電極の一方は信号線406に含まれ、他方は電極411として形成されて
いる。表示制御用トランジスタ402は、ゲート電極412が電極411と電気的に接続
され、ソース電極またはドレイン電極の一方は、画素電極408に電気的に接続される電
極413として形成され、他方は、電流供給線407に含まれている。
このSOI基板は、ベース基板101上に、絶縁層102、接合層105、半導体層11
5Bが積層されている基板である(図6(C)参照)。ベース基板101は分割されたマ
ザーガラス301である。
て、層間絶縁膜427が形成されている。層間絶縁膜427上に、信号線406、電流供
給線407、電極411、413などが形成されている。また、層間絶縁膜427上には
、電極413に電気的に接続されている画素電極408が形成されている。画素電極40
8は周辺部が絶縁性の隔壁層428で囲まれている。画素電極408上にはEL層429
が形成され、EL層429上には対向電極430が形成されている。画素電極408、E
L層429および対向電極430により、EL素子が構成される。補強板として対向基板
431が設けられており、対向基板431は樹脂層432によりベース基板101に固定
されている。EL表示装置の画素部には、図13に示す画素がマトリクス状に配列されて
いる。
でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジス
タの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつき
を補正する補正回路が必要になる。本発明のSOI基板を用いることで、選択用トランジ
スタ401および表示制御用トランジスタ402は画素ごとに特性のばらつきがないため
、電流駆動方式を採用することができる。
、このSOI基板から表示装置を作製することができる。さらに、このSOI基板には、
図9及び図10で説明したようなマイクロプロセッサも形成することができるので、表示
装置内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能
とした表示装置を作製することもできる。
。電気器具としては、ビデオカメラ、デジタルカメラ等のカメラ、ナビゲーションシステ
ム、音響再生装置(カーオーディオ、オーディオコンポなど)、コンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍など
)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versat
ile disc)などの記録媒体に記録されている画像データを再生し、その画像を表
示しうる表示装置を備えた装置)などが含まれる。
1の一例を示す外観図である。この携帯電話機901は、表示部902、操作スイッチ9
03などを含んで構成されている。表示部902に、図12(A)、(B)で説明した液
晶表示装置又は図13(A)、(B)で説明したEL表示装置を適用することで、表示む
らが少なく画質の優れた表示部902とすることができる。携帯電話機901に含まれる
マイクロプロセッサやメモリなどにも、本発明のSOI基板で形成された半導体装置を適
用することができる。
タルプレーヤー911は、表示部912、操作部913、イヤホン914などを含んでい
る。イヤホン914の代わりにヘッドホンや無線式イヤホンを用いることができる。表示
部912に、図12(A)、(B)で説明した液晶表示装置又は図13(A)、(B)で
説明したEL表示装置を適用することで、画面サイズが0.3インチから2インチ程度の
場合であっても、高精細な画像および多量の文字情報を表示することができる。また、デ
ジタルプレーヤー911に含まれる、音楽情報を記憶するメモリ部や、マイクロプロセッ
サも、本発明のSOI基板で形成された半導体装置を適用することができる。
表示部922、操作スイッチ923を含んでいる。電子ブック921に、モデムを内蔵す
ることにより、あるいは、図10のRFCPUを内蔵することにより、無線で情報を送受
信できる構成としてもよい。表示部922には、図12(A)、(B)で説明した液晶表
示装置、又は図13(A)、(B)で説明したEL表示装置を適用することで、高画質の
表示を行うことができる。電子ブック921は情報を記憶するメモリ部や、電子ブック9
21を機能させるマイクロプロセッサに、本発明のSOI基板で形成された半導体装置を
適用することができる。
例によって何ら限定されるものではなく、特許請求の範囲によって特定されるものである
ことはいうまでもないことである。本実施例では、レーザ光の照射前、および照射後のS
OI基板の半導体層の表面粗さおよび結晶学的な物性について説明する。
は、実施の形態2で説明した作製方法に対応する。
晶シリコン基板600は、5インチのp型シリコン基板であり、その面方位は(100)
であった。以下、単結晶シリコン基板600を「c−Si基板600」と表記する。
を用いて、c−Si基板600上に酸化窒化シリコン膜601を形成し、酸化窒化シリコ
ン膜601上に窒化酸化シリコン膜602を形成した(図15(B)参照)。
化窒化シリコン膜601、窒化酸化シリコン膜602を連続的に形成した。その際の成膜
条件は以下の通りであった。ここでは、酸化窒化シリコン膜601の成膜前に、60秒間
、フッ酸水溶液でc−Si基板600を洗浄し、c−Si基板600の酸化膜を除去する
工程を行った。
・厚さ 50nm
・ガスの種類(流量)
SiH4(4sccm)
N2O (800sccm)
・基板温度 400℃
・圧力 40Pa
・RF周波数 27MHz
・RFパワー 50W
・電極間距離 15mm
・電極面積 615.75cm2
・厚さ 50nm
・ガスの種類(流量)
SiH4(10sccm)
NH3(100sccm)
N2O (20sccm)
H2(400sccm)
・基板温度 300℃
・圧力 40Pa
・RF周波数 27MHz
・RFパワー 50W
・電極間距離 30mm
・電極面積 615.75cm2
c−Si基板600に照射して、イオン注入層603を形成した。ソースガスには100
%水素ガスを用い、イオン化された水素を質量分離せずに、電界で加速してc−Si基板
600に注入した。詳細な条件は次の通りであった。
・RFパワー 150W
・加速電圧 40kV
・ドーズ量 1.75×1016ions/cm2
オン種が生成され、この全てのイオン種をc−Si基板600にドーピングする。水素ガ
スから発生されたイオン種のうち、80%程度がH3 +である。
コン膜602上にプラズマCVD装置を用いて、厚さ50nmの酸化シリコン膜604を
形成した(図15(D)参照)。酸化シリコン膜604のソースガスには、TEOSと酸
素を用いた。酸化シリコン膜604の成膜条件は次の通りであった。
・厚さ 50nm
・ガスの種類(流量)
TEOS(15sccm)
O2 (750sccm)
・基板温度 300℃
・圧力 100Pa
・RF周波数 27MHz
・RFパワー 300W
・電極間距離 14mm
・電極面積 615.75cm2
ラス基板(製品名「AN100」)を用いた。ガラス基板605および酸化シリコン膜6
04を形成されたc−Si基板600を洗浄した。洗浄処理として、純水中で超音波洗浄
と、その後のオゾンを含む純水での処理を行った。
ることで、ガラス基板605と酸化シリコン膜604を接合させた。この工程により、ガ
ラス基板605とc−Si基板600が貼り合わされる。この工程は加熱処理を伴わない
、常温での処理で行った。
でc−Si基板600を分割した。まず、600℃で20分間の加熱を行った。次に、加
熱温度を650℃に上昇し、さらに6.5分間、加熱した。この一連の加熱処理によって
、c−Si基板600には、イオン注入層603で亀裂が生じ、c−Si基板600は分
割された状態となる。この工程で、600℃以上でc−Si基板600を加熱することで
、剥離後のシリコン層606の結晶性を単結晶により近づけることができる。
した。加熱処理によって、ガラス基板605とc−Si基板600は分離できる状態とな
っているので、図15(F)に示すように、c−Si基板600’を取り除くと、c−S
i基板600から分離されたシリコン層606がガラス基板605に固定されているSO
I基板608aが形成されている。なお、c−Si基板600’は、シリコン層606が
分離されたc−Si基板600に対応する。
コン膜602、酸化窒化シリコン膜601、シリコン層606が順に積層された構造を有
する。本実施例では、シリコン層606の厚さは120nm程度であった。
610を照射し、シリコン層611を有するSOI基板608bを形成した。図15(H
)のシリコン層611はレーザ光610の照射後のシリコン層606に対応する。そして
、シリコン層611をエッチングして、その厚さを100nm以下に薄くすることで、本
発明に係るSOI基板を作製した。以上の工程で、図15(I)に示すSOI基板608
cが形成される。SOI基板608cのシリコン層612は、薄膜化されたシリコン層6
11に対応する。なお、本実施例では、図15(A)〜図15(H)までの工程を行い、
レーザ光照射前のシリコン層606と照射後のシリコン層611の表面粗さと、結晶性を
測定した。
。
<レーザの仕様>
XeClエキシマレーザ
波長 308nm
パルス幅 25ナノ秒(nsec)
繰り返し周波数 30Hz
状が線状の線状ビームとした。レーザ光610に対してc−Si基板600を相対的に移
動しながら、レーザ光610を照射した。このときレーザ光610の走査速度は、1.0
mm/secとし、同じ領域に12ショット、レーザ光610が照射されるようにした。
窒素雰囲気は、大気中のレーザ光610を照射しながら、窒素ガスを被照射面に吹き付け
ることで形成した。
下の範囲で変化させて、シリコン層611の平坦化および結晶性の回復に対するレーザ光
610の照射の効果を調べた。エネルギー密度の具体的な値は、以下のとおりである。
・347mJ/cm2
・387mJ/cm2
・431mJ/cm2
・477mJ/cm2
・525mJ/cm2
・572mJ/cm2
・619mJ/cm2
・664mJ/cm2
・706mJ/cm2
・743mJ/cm2
力顕微鏡(AFM;Atomic Force Microscope)、走査電子顕微
鏡(SEM;Scanning Electron Microscope)による観察
、電子後方散乱回折像(EBSP;Electron Back Scatter Di
ffraction Pattern)の観察、及びラマン分光測定を用いた。
force mode)での観察像(以下、AFM像という。)、AFM像から得られ
る表面粗さを示す測定値、光学顕微鏡による暗視野像の明度変化、SEMの観察像(以下
、SEM像という。)、ラマン散乱強度(Raman Intensity)により評価
することができる。
の半値全幅(FWHM;full width at half maximum)、E
BSP像により評価することができる。
ついて説明する。
のラマン散乱強度を示すグラフであり、レーザ光610のエネルギー密度に対するラマン
強度の変化を示すグラフである。レーザ光を照射する前よりもラマン散乱強度(エネルギ
ー密度=0mJ/cm2)が低下していることが、平坦性が向上されていることを示す。
図16のグラフから、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気共
に、レーザ光の照射で、シリコン層の平坦性を向上させることが分かった。
像であり、図18は、窒素雰囲気でレーザ光が照射されたシリコン層611の光学顕微鏡
の暗視野像である。図17、図18共に、レーザ光を照射する前のシリコン層606の暗
視野像も図示されている。
暗視野観察は試料に対して斜め方向から光を照明して、試料による散乱光・回折光を観
察する方法である。よって、試料の表面が平坦な場合は、照明光の散乱、回折がないため
、その観察像は、明度が低く、黒い像(暗い像)となる。
図17、図18において、レーザ光照射前のシリコン層606の暗視野像が黒くないこ
とから、シリコン層606の表面の平坦性が小さいことが分かった。また、図17、図1
8に示す暗視野像から、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気
共に、レーザ光の照射でシリコン層606の平坦性が向上できることが分かった。
M像であり、図19(B)は大気雰囲気で処理したシリコン層611のSEM像であり、
図19(C)は、窒素雰囲気で処理したシリコン層611のSEM像である。
で結晶化して形成した多結晶シリコン膜の表面には、その膜厚程度のリッジ(凹凸)が生
ずることが知られている。しかしながら、図19(B)および図19(C)のSEM像か
ら、シリコン層611にはこのような大きなリッジが殆ど発生していないことが分かった
。つまり、エキシマレーザのようなパルスレーザのビームが、シリコン層606の平坦化
に有効であることが分かった。
ン層606のAFM像であり、図20(B)〜(E)は、レーザ光照射後のシリコン層6
11のAFM像であり、レーザ光の照射雰囲気とエネルギー密度が異なる。図21(A)
〜(E)は、図20(A)〜(E)の鳥瞰図に対応する。
1において、Raは平均面粗さであり、RMSは二乗平均面粗さであり、P−Vは山谷の
最大高低差値である。
であるが、この値は、60nm程度の厚さの非晶質シリコンをエキシマレーザで結晶化し
て形成された多結晶シリコン膜の値に近い。本発明者らの知見では、このような多結晶シ
リコン膜では、実用的なゲート絶縁層の厚さは多結晶シリコン膜よりも厚くなる。従って
、レーザ照射処理をしていないシリコン層606を薄膜化しても、10nm以下の厚さの
ゲート絶縁層をその表面に形成することは困難であり、薄膜化された単結晶シリコンの特
長を活かした高性能のトランジスタを作製することは非常に難しい。
Sは2.5nm〜3nm程度に減少している。従って、このような平坦性を有するシリコ
ン層611を薄膜化することで、薄膜化された単結晶シリコン層の特長を活かした高性能
のトランジスタを作製することが可能になる。
のラマンシフトを示すグラフであり、レーザ光のエネルギー密度に対するラマンシフトの
変化を示すグラフである。単結晶シリコンのラマンシフトの波数520.6cm−1に近
いほど、結晶性が良いことを示している。図22のグラフから、エネルギー密度を調節す
ることで、大気雰囲気および窒素雰囲気共に、レーザ光の照射でシリコン層611の結晶
性を向上できることが分かった。
ラマンスペクトルの半値全幅(FWHM)を示すグラフであり、レーザ光610のエネル
ギー密度に対するFWHMの変化を示すグラフである。単結晶シリコンのFWHMの波数
2.77cm−1に近いほど、結晶性が良いことを示している。図23のグラフから、エ
ネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザ光の照射でシ
リコン層611の結晶性を向上できることが分かった。
逆極点図(IPF、inverse pole figure)マップである。図24(
D)は、結晶の各面方位をカラーコード化し、IPFマップの配色と結晶方位の関係を示
すカラーコードマップである。図24(A)〜図24(C)のIPFマップは、それぞれ
、レーザ光を照射する前のシリコン層606、大気雰囲気でレーザ光を照射したシリコン
層611、窒素雰囲気でレーザ光を照射したシリコン層611のものである。
cm2以上620mJ/cm2以下の範囲ではレーザ光の照射前と照射後でシリコン層の
方位が乱れることなく、シリコン層611表面の面方位は使用した単結晶シリコン基板6
00と同じ(100)面方位を維持し、結晶粒界は存在していない。このことは、図24
(D)のカラーコードマップの(100)方位を示す色(カラー図面では赤色)で、IP
Fマップの殆どが表されていることから理解される。なお、エネルギー密度が743mJ
/cm2では、大気雰囲気および窒素雰囲気共に、シリコン層611の結晶配向が乱れて
いることから、シリコン層611が微結晶化していると考えられる。
図24(A)〜(C)で示したIPFマップについて、配向比率を濃淡で表したものが
図46(A)〜(C)である。この図からも分かるように、エネルギー密度が380mJ
/cm2以上620mJ/cm2以下の範囲では、いずれの方位においても配向方向はレ
ーザ光照射前後で同じであり、かつ配向比率がほとんど変化していない。このことはすな
わち、レーザ光の照射前と照射後でシリコン層の方位が乱れることなく、シリコン層61
1表面の面方位は使用した単結晶シリコン基板600と同じ{100}面方位を維持し、
結晶粒界は存在していないことを意味している。一方、エネルギー密度が743mJ/c
m2では、大気雰囲気および窒素雰囲気共に、レーザ光照射前後のIPFマップを比較す
るとIPFマップの濃淡(配向比率)に変化が見られ、シリコン層611の結晶配向を乱
していることが分かる。同時に測定時のCI(Confidence Index)値が
低いことから、エネルギー密度が高い条件下では、シリコン層611が微結晶化するもの
と考えられる。
いるが、シリコン層611のIPFマップでは、CI値の低い部分がシリコン層606よ
りも減少する。なお、CI値とは、結晶方位を決定するデータの信頼性、確度を示す指標
値である。結晶粒界、結晶欠陥などでCI値が低くなる。つまり、CI値が低い部分が少
ないほど、結晶性が良いということがいえる。
より、単結晶シリコン基板から剥離されたシリコン層の平坦性の向上、および結晶性の回
復を同時に実現できることが分かった。本実施例では、平坦性の向上および結晶性の回復
を同時に実現できるレーザ光のエネルギー密度は、大気雰囲気の場合、500mJ/cm
2以上600mJ/cm2以下であり、窒素雰囲気の場合、400mJ/cm2以上60
0mJ/cm2以下であり、窒素雰囲気のほうが使用可能なエネルギー密度の範囲が広い
ことが分かった。
よび結晶学的な物性について説明する。まず、図25を用いて、本実施例のSOI基板の
作製方法を説明する。図25に示す作製方法は、実施の形態4で説明した作製方法に対応
する。
晶シリコン基板630は、5インチのp型シリコン基板であり、その面方位は(100)
であった。以下、単結晶シリコン基板630を「c−Si基板630」と表記する。
を用いて、c−Si基板630上に酸化窒化シリコン膜631を形成し、酸化窒化シリコ
ン膜631上に窒化酸化シリコン膜632を形成した(図25(B)参照)。
D装置を用い、c−Si基板630を大気に曝すことなく連続的に形成した。その際の成
膜条件は以下の通りであった。ここでは、酸化窒化シリコン膜631の成膜前に、60秒
間、フッ酸水溶液で洗浄し、c−Si基板630の酸化膜を除去する工程を行った。
・厚さ 50nm
・ガスの種類(流量)
SiH4(4sccm)
N2O (800sccm)
・基板温度 400℃
・圧力 40Pa
・RF周波数 27MHz
・RFパワー 50W
・電極間距離 15mm
・電極面積 615.75cm2
・厚さ 50nm
・ガスの種類(流量)
SiH4(10sccm)
NH3(100sccm)
N2O(20sccm)
H2(400sccm)
・基板温度 300℃
・圧力 40Pa
・RF周波数 27MHz
・RFパワー 50W
・電極間距離 30mm
・電極面積 615.75cm2
c−Si基板630に照射して、イオン注入層633を形成した。ソースガスには100
%水素ガスを用いた。プラズマに含まれるイオン化された水素を質量分離せずに、電界で
加速してc−Si基板630に注入した。詳細な条件は次の通りであった。
・RFパワー 150W
・加速電圧 40kV
・ドーズ量 1.75×1016ions/cm2
オン種が生成され、この全てのイオン種をc−Si基板630にドーピングする。水素ガ
スから発生されたイオン種のうち、80%程度がH3 +がである。
コン膜632上に、プラズマCVD装置を用いて、厚さ50nmの酸化シリコン膜634
を形成した(図25(D)参照)。酸化シリコン膜634のソースガスには、TEOSと
酸素を用いた。酸化シリコン膜634の成膜条件は次の通りであった。
・厚さ 50nm
・ガスの種類(流量)
TEOS(15sccm)
O2 (750sccm)
・基板温度 300℃
・圧力 100Pa
・RF周波数 27MHz
・RFパワー 300W
・電極間距離 14mm
・電極面積 615.75cm2
ラス基板(製品名「AN100」)を用いた。ガラス基板635、および酸化シリコン膜
634が形成されたc−Si基板630を洗浄した。洗浄処理として、純水中で超音波洗
浄と、その後のオゾンを含む純水で洗浄を行った。
ることで、ガラス基板635と酸化シリコン膜634を接合させた。この工程により、ガ
ラス基板635とc−Si基板630が貼り合わされる。この工程は加熱処理を伴わない
、常温での処理として行った。
3で、c−Si基板630を分割した。まず、600℃で20分間の加熱処理を行い、次
いで、加熱温度を650℃に上昇し、さらに6.5分間加熱処理を行った。この一連の加
熱処理によって、c−Si基板630には、イオン注入層633で亀裂が生じ、c−Si
基板630は分割された状態となる。この工程で、600℃以上でc−Si基板630を
加熱することで、分離後のシリコン層636の結晶構造を単結晶に近づけることができる
。
。加熱処理によって、c−Si基板630はガラス基板635から分離できる状態となっ
ている。図25(F)に示すように、c−Si基板630’を取り除くと、c−Si基板
630から分離されたシリコン層636がガラス基板635に固定されているSOI基板
638aが形成される。なお、c−Si基板630’は、シリコン層636が分離された
c−Si基板630に対応する。
コン膜632、酸化窒化シリコン膜631、シリコン層636が、この順序で順積層され
た多層構造を有する。本実施例では、シリコン層636の厚さは120nm程度であった
。
コン層639を形成した。エッチングガスには、SF6とO2の混合ガスを用いた。この
エッチングにより、シリコン層636の厚さを120nmから100nmに薄くした。図
25(G)のSOI基板638bは、薄膜化されたシリコン層639を有する基板である
。
640を照射して、シリコン層641を有するSOI基板638cを形成した。図25(
H)のシリコン層641はレーザ光640の照射後のシリコン層639に対応する。次に
、シリコン層641をエッチングして、その厚さを薄くした。以上の工程で、図25(I
)に示すSOI基板638dを形成した。SOI基板638dのシリコン層642は、薄
膜化されたシリコン層641に対応する。なお、本実施例では、図25(A)〜図25(
H)までの工程を行い、レーザ光照射前のシリコン層639と照射後のシリコン層641
の表面粗さと、結晶性を測定した。
た。
<レーザの仕様>
XeClエキシマレーザ
波長308nm
パルス幅25nsec
繰り返し周波数30Hz
が線状の線状ビームとした。レーザ光640に対してc−Si基板630を相対的に移動
しながら、レーザ光640を照射した。このときレーザ光640の走査速度は、1.0m
m/secとし、同じ領域に12ショット、レーザ光640が照射されるようにした。
窒素雰囲気は、大気中のレーザ光640を照射しながら、窒素ガスを被照射面に吹き付け
ることで形成した。
範囲で変化させて、シリコン層641の平坦化および結晶性の向上に対するレーザ光64
0の照射の効果を調べた。エネルギー密度の具体的な値は、以下のとおりである。
・362mJ/cm2
・404mJ/cm2
・448mJ/cm2
・495mJ/cm2
・542mJ/cm2
・590mJ/cm2
・636mJ/cm2
・680mJ/cm2
・720mJ/cm2
・754mJ/cm2
ついて説明する。
のラマン散乱強度を示すグラフであり、レーザ光のエネルギー密度に対するラマン強度の
変化を示すグラフである。図26のグラフから、エネルギー密度を調節することで、大気
雰囲気および窒素雰囲気共に、レーザ光の照射で平坦性が向上できることが分かった。
像であり、図28は、窒素雰囲気でレーザ光が照射されたシリコン層641の光学顕微鏡
の暗視野像である。図27、図28共にレーザ光を照射する前のシリコン層639の暗視
野像である。図27、図28の暗視野像から、エネルギー密度を調節することで、大気雰
囲気および窒素雰囲気共に、レーザ光の照射で平坦性が向上できることが分かった。
639のSEM像であり、図29(B)は大気雰囲気で処理したシリコン層641のSE
M像であり、図29(C)は、窒素雰囲気で処理したシリコン層641のSEM像である
。
641の表面に大きなリッジが発生しているが、エネルギー密度を調節することで、大気
雰囲気、窒素雰囲気共にシリコン層641の表面に大きなリッジを発生させることが回避
できる。つまり、エキシマレーザのようなパルスレーザのビームが、シリコン層639の
平坦化に有効であることが分かった。
のシリコン層639のAFM像であり、図30(B)〜(E)は、レーザ光照射後のシリ
コン層641のAFM像であり、レーザ光の照射雰囲気とエネルギー密度が異なる。図3
1(A)〜(E)は、図30(A)〜(E)の鳥瞰図に対応する。
2において、Raは平均面粗さであり、RMSは二乗平均面根粗さであり、P−Vは山谷
の最大高低差値である。
であるが、レーザ光が照射されたシリコン層641では、Raが1nm〜2nm程度に減
少し、RMSは2nm〜3nm程度に減少している。従って、このような平坦性を有する
シリコン層641を薄膜化することで、薄膜化された単結晶シリコン層の特長を活かした
高性能のトランジスタを作製することが可能になる。
対応する。言い換えると、シリコン層606は、薄膜化される前のシリコン層639であ
る。表1、表2のシリコン層606、639の表面粗さは、薄膜化前と後で、平坦性に大
きな改善は見られないことを示している。このことから、表面の平坦性が高く、薄いシリ
コン層を形成するには、レーザ光を照射した後に、シリコン層の厚さを薄くすることが非
常に有効であることが理解できる。
のラマンシフトを示すグラフであり、レーザ光のエネルギー密度に対するラマンシフトの
変化を示すグラフである。単結晶シリコンのラマンシフトの波数520.6cm−1に近
いほど、結晶性が良いことを示している。図32のグラフから、エネルギー密度を調節す
ることで、大気雰囲気および窒素雰囲気共に、レーザ光の照射で、シリコン層641の結
晶性を向上できることが分かる。
ラマンスペクトルの半値全幅(FWHM)を示すグラフであり、レーザ光640のエネル
ギー密度に対するFWHMの変化を示すグラフである。単結晶シリコンのFWHMの波数
2.77cm−1に近いほど、結晶性が良いことを示している。図33のグラフから、エ
ネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザ光の照射で結
晶性を向上できることが分かる。
Fマップである。図34(D)は、図24(D)同じカラーコードマップ図である。図3
4(A)〜図34(C)のIPFマップは、それぞれ、レーザ光を照射する前のシリコン
層639、大気雰囲気でレーザ光を照射したシリコン層641、窒素雰囲気でレーザ光を
照射したシリコン層641のものである。
0mJ/cm2の範囲ではレーザ光の照射前と照射後でシリコン層の方位が乱れることな
く、シリコン層641表面の面方位は使用した単結晶シリコン基板600と同じ(100
)方位を維持し、粒界が現れていない。このことは、図34(D)のカラーコードマップ
の(100)方位を示す色(カラー図面では赤色)で、IPFマップの殆どの領域が表さ
れていることから理解される。また、シリコン層639のIPFマップには、CI値の低
い部分が点状に多く分布しているが、シリコン層641のIPFマップでは、このCI値
の低い部分は、シリコン層639よりも減少している。
シリコン層641の結晶配向が乱れていることから、シリコン層641が微結晶化してい
ると考えられる。
図34(A)〜(C)で示したIPFマップについて、配向比率を濃淡で表したものが
図47(A)〜(C)である。この図からも分かるように、エネルギー密度が380mJ
/cm2以上620mJ/cm2以下の範囲では、いずれの方位においても配向方向はレ
ーザ光照射前後で同じであり、かつ配向比率がほとんど変化していない。このことはすな
わち、レーザ光の照射前と照射後でシリコン層の方位が乱れることなく、シリコン層64
1表面の面方位は使用した単結晶シリコン基板600と同じ{100}面方位を維持し、
結晶粒界は存在していないことを意味している。一方、エネルギー密度が743mJ/c
m2では、大気雰囲気および窒素雰囲気共に、レーザ光照射前後のIPFマップを比較す
るとIPFマップの濃淡(配向比率)に変化が見られ、シリコン層641の結晶配向を乱
していることが分かる。同時に測定時のCI(Confidence Index)値が
低いことから、エネルギー密度が高い条件下では、シリコン層641が微結晶化するもの
と考えられる。
より、単結晶シリコン基板から剥離されたシリコン層の平坦性の向上、および結晶性の回
復を同時に実現できることが分かった。また、本実施例から、平坦性の向上および結晶性
の回復を同時に実現できるレーザ光のエネルギー密度は、大気雰囲気の場合、500mJ
/cm2以上600mJ/cm2以下であり、窒素雰囲気の場合、400mJ/cm2以
上600mJ/cm2以下であり、窒素雰囲気のほうが、使用可能なエネルギー密度の範
囲が広いことが分かった。また、本実施例により、表面の平坦性が高く、結晶性が高く、
かつ薄いシリコン層を形成するには、レーザ光を照射した後に、シリコン層の厚さを薄く
することが非常に有効であることが分かった。
。本実施例では、レーザ光照射処理の有無がトランジスタの電気的特性に影響を及ぼすこ
とを説明する。
として、実施例2の方法で作製したSOI基板を用いてた。ガラス基板701、酸化シリ
コン膜702、窒化酸化シリコン膜703、および酸化窒化シリコン膜704は、それぞ
れ、実施例2のSOI基板のガラス基板635、酸化シリコン膜634、窒化酸化シリコ
ン膜632、および酸化窒化シリコン膜631に対応する。また、図35(A)において
、705を付した層はシリコン層である。
、SOI基板638aに該当する基板であり、レーザ照射処理前の薄膜化工程、レーザ光
照射工程両方とも行っていないSOI基板である。この基板を「SOI基板700−1」
と呼ぶことにする。2つめは、薄膜化工程を行っているが、その後のレーザ光照射工程を
行っていないSOI基板である。この基板を「SOI基板700−2」と呼ぶことにする
。3つめは、SOI基板638bに該当する基板であり、薄膜化工程を行わずに、レーザ
光照射工程を行っているSOI基板である。この基板を「SOI基板700−3」と呼ぶ
ことにする。4つめは、薄膜化工程およびレーザ光照射工程を両方とも行っているSOI
基板である。この基板を「SOI基板700−4」と呼ぶことにする。ここでは、薄膜化
工程を行っていないSOI基板700−1および700−3のシリコン層の厚さは120
nm程度であり、薄膜化工程を行っているSOI基板700−2および700−4の厚さ
は100nm程度である。表3に、本実施例で作製した4種類のSOI基板の製造プロセ
スをまとめる。
気および窒素雰囲気で行った。レーザ光の照射エネルギー密度は、大気雰囲気の場合は5
00mJ/cm2であり、窒素雰囲気の場合は、400mJ/cm2、500mJ/cm
2、および600mJ/cm2であった。
1、およびシリコン層712を形成した(図35(B)参照)。シリコン層711はpチ
ャネル型トランジスタを構成し、シリコン層712はnチャネル型トランジスタを構成す
る。本実施例では、シリコン層711、712に対して、トランジスタのしきい値電圧を
調節するためのチャネルドーピングは行っていない。
5nm形成した。酸化窒化シリコン膜713は、ゲート絶縁層を構成した。酸化窒化シリ
コン膜713のソースガスには、SiH4およびN2Oを用いた。
上に、それぞれ、ゲート電極714、ゲート電極715を形成した。ゲート電極714、
715は、膜厚30nmの窒化タンタル膜と、膜厚370nmのタングステン膜の積層膜
でなる。窒化タンタル膜およびタングステン膜はスパッタ装置で成膜した。そして、ドラ
イエッチング装置により、これらの膜でなる積層膜を所望の形状にエッチングして、ゲー
ト電極714、715を形成した。
ング装置を用いて、シリコン層711にリンを添加した。リンの添加工程では、イオンの
ソースガスに、H2で希釈された5%PH3ガスを用い、ドーズ量を3.0×1015i
ons/cm2とし、加速電圧を80kVとした。この工程で、ゲート電極714がマス
クとなって、シリコン層711にソース領域716、ドレイン領域717およびチャネル
形成領域718が自己整合的に形成される(図35(C)参照)。
でマスクした。そして、ドーピング装置を用いて、シリコン層712にボロンを添加した
。ボロンの添加工程では、イオンのソースガスに、H2で希釈された15%B2H6ガス
を用い、ドーズ量を1.6×1016ions/cm2とし、加速電圧を80kVとした
。この工程で、ゲート電極715がマスクとなって、シリコン層712にソース領域71
9、ドレイン領域720およびチャネル形成領域721が自己整合的に形成される(図3
5(C)参照)。
N2Oを用いて、厚さ50nmの酸化窒化シリコン膜723を形成した(図35(D))
。次いで、シリコン層711に添加されたリン、およびシリコン層712に添加されたボ
ロンを活性化するため、550℃、4時間の加熱処理を行った。次に、プラズマCVD装
置において、厚さ100nmの窒化酸化シリコン膜724、および厚さ600nmの酸化
窒化シリコン膜725を連続して形成した。窒化酸化シリコン膜724のソースガスには
、SiH4、NH3、N2OおよびH2を用いた。酸化窒化シリコン膜725のソースガ
スには、SiH4およびN2Oを用いた。
た。まず、レジストのマスクを形成した。このマスクを用いて、酸化窒化シリコン膜72
5に対して、フッ酸を用いたウェットエッチング処理を行った。さらに、同じマスクを用
いて、酸化窒化シリコン膜713、酸化窒化シリコン膜723および窒化酸化シリコン膜
724でなる積層膜に対して、CHF3およびHeの混合ガスを用いたドライエッチング
処理を行った。以上により、ゲート電極714、715ならびに各領域716、717、
719、720に達するコンタクトホールを形成した。
膜、厚さ300nmの純アルミニウム膜、厚さ100nmのチタン膜の積層膜を形成した
。次にドライエッチング処理により、この積層構造をエッチングして、pチャネル型トラ
ンジスタのソース電極726およびドレイン電極727、ならびにnチャネル型トランジ
スタのソース電極728およびドレイン電極729を形成した。かつ、ゲート電極714
およびゲート電極715に接続される電極も形成さした。以上の工程で、SOI基板70
0から作製されたpチャネル型トランジスタおよびnチャネル型トランジスタが完成する
。
ドレイン電流ID−ゲート電圧VG特性(以下、ID−VG特性と呼ぶ。)を測定した。
測定したトランジスタは、pチャネル型およびnチャネル型共に、そのチャネル長は10
μmであり、チャネル幅は8μmである。
0−4からから作製したpチャネル型トランジスタおよびnチャネル型トランジスタは、
トランジスタとして動作することが分かった。これに対して、レーザ照射工程を行ってい
ないSOI基板700−1、700−2から作製したpチャネル型トランジスタおよびn
チャネル型トランジスタは、トランジスタとして動作しないことが分かった。図36(A
)〜(C)および図37(A)〜(C)に各トランジスタのID−VG特性の測定結果を
示す。各図において、左側にpチャネル型トランジスタのグラフを示し、右側にnチャネ
ル型トランジスタのグラフを示す。
は、SOI基板700−1のデータである。なお、図36(A)のSOI基板700−3
のレーザ照射工程は、大気雰囲気で行い、レーザ光の照射エネルギー密度は500mJ/
cm2であった。図36(B)では、レーザ照射工程は、窒素雰囲気で行い、レーザ光の
照射エネルギー密度は600mJ/cm2であった。なお、窒素雰囲気でレーザ照射処理
を行ったSOI基板700−3では、レーザ光の照射エネルギー密度が400mJ/cm
2、および500mJ/cm2の場合も、600mJ/cm2の場合と同様、トランジス
タが機能していることを確認している。
(C)は、SOI基板700−2のデータである。図37(A)のSOI基板700−4
のレーザ照射工程は、大気雰囲気で行い、レーザ光の照射エネルギー密度は500mJ/
cm2であった。図37(B)では、レーザ照射工程は、窒素雰囲気で行い、レーザ光の
照射エネルギー密度は500mJ/cm2であった。なお、窒素雰囲気でレーザ照射処理
を行ったSOI基板700−4では、レーザ光の照射エネルギー密度が400mJ/cm
2、および600mJ/cm2の場合も、500mJ/cm2の場合と同様、トランジス
タが動作することを確認している。
シリコン層に対するレーザ光の照射処理の有無が、トランジスタとして動作するか否かを
決定していることを示している。よって、レーザ照射処理は、ガラス基板(歪み点が70
0℃以下の基板)に貼り付けられたシリコン層から、動作可能なトランジスタを作製する
ための重要な処理である。そして、レーザ照射処理後に、シリコン層を薄膜化することで
、トランジスタの性能を向上させることが可能となる。
平均面粗さRMS、及び山谷の最大高低差P−Vについて説明する。
で定義されている中心線平均粗さRaを、測定面に対して適用できるよう三次元に拡張し
たものである。基準面から指定面までの偏差の絶対値を平均した値であり、式(1)で与
えられる。
2,Y1)(X2,Y2)で表される4点により囲まれる長方形の領域とし、指定面が理
想的にフラットであるとしたときの面積をS0とする。よって、S0は式(3)から求め
られる。
。基準面はXY平面と平行となる。Z0は式(4)で求められる。
るように、平均面粗さ(Ra)と同様に三次元に拡張したものである。基準面から指定面
までの偏差の自乗を平均した値の平方根であり、式(5)で与えられる。
も低い谷底の標高Zminの差であり、式(6)で与えられる。
ISO4287:1997)で定義されている「山頂」、「谷底」を、それぞれ、三次元
に拡張したものである。山頂とは指定面の山において最も標高の高いところである。谷底
とは指定面の谷において最も標高の低いところである。
を加速して、半導体基板に照射することにより行うことができる。より具体的には、水素
ガス又は水素を組成に含むガスをソースガス(原材料)として用い、ソースガスを励起し
て水素プラズマを発生させ、該水素プラズマ中の水素イオン種を半導体基板に対して照射
することで、半導体基板中にイオン注入層を形成している。
上記のような水素プラズマ中には、H+、H2 +、H3 +といった水素イオン種が存在
する。以下に、各水素イオン種の反応過程(生成過程、消滅過程)を示す反応式を列挙す
る。
e+H→e+H++e ・・・・・(a1)
e+H2→e+H2 ++e ・・・・・(a2)
e+H2→e+(H2)*→e+H+H ・・・・・(a3)
e+H2 +→e+(H2 +)*→e+H++H ・・・・・(a4)
H2 ++H2→H3 ++H ・・・・・(a5)
H2 ++H2→H++H+H2 ・・・・・(a6)
e+H3 +→e+H++H+H ・・・・・(a7)
e+H3 +→H2+H ・・・・・(a8)
e+H3 +→H+H+H ・・・・・(a9)
図38に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を
厳密に規定するものではない点に留意されたい。
上記のように、H3 +は、主として反応式(a5)により表される反応過程により生成
される。一方で、反応式(a5)と競合する反応として、反応式(a6)により表される
反応過程が存在する。H3 +が増加するためには、少なくとも、反応式(a5)の反応が
、反応式(a6)の反応より多く起こる必要がある(なお、H3 +が減少する反応として
は他にも(a7)、(a8)、(a9)が存在するため、(a5)の反応が(a6)の反
応より多いからといって、必ずしもH3 +が増加するとは限らない。)。反対に、反応式
(a5)の反応が、反応式(a6)の反応より少ない場合には、プラズマ中におけるH3
+の割合は減少する。
料の濃度や、その反応に係る速度係数などに依存する。ここで、H2 +の運動エネルギー
が約11eVより小さい場合には(a5)の反応が主要となり(すなわち、反応式(a5
)に係る速度係数が、反応式(a6)に係る速度係数と比較して十分に大きくなり)、H
2 +の運動エネルギーが約11eVより大きい場合には(a6)の反応が主要となること
が実験的に確認されている。
るポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と
衝突するまでの間に得る運動エネルギーは、荷電粒子が移動することによって失うポテン
シャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い
距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー(
の平均)は大きくなる傾向にある。このように、荷電粒子の運動エネルギーが増大する傾
向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
る状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小
さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると
言える。
を前提とすれば、該チャンバー内の圧力が低い状況ではH2 +の運動エネルギーは大きく
なり、該チャンバー内の圧力が高い状況ではH2 +の運動エネルギーは小さくなる。つま
り、チャンバー内の圧力が低い状況では(a6)の反応が主要となるため、H3 +は減少
する傾向となり、チャンバー内の圧力が高い状況では(a5)の反応が主要となるため、
H3 +は増加する傾向となる。また、プラズマ生成領域における電場(又は電界)が強い
状況、すなわち、ある二点間の電位差が大きい状況では、H2 +の運動エネルギーは大き
くなる。反対の状況では、H2 +の運動エネルギーは小さくなる。つまり、電場が強い状
況では(a6)の反応が主要となるためH3 +は減少する傾向となり、電場が弱い状況で
は(a5)の反応が主要となるため、H3 +は増加する傾向となる。
ここで、イオン種の割合(特にH3 +の割合)が異なる例を示す。図39は、100%
水素ガス(イオン源の圧力:4.7×10−2Pa)から生成されるイオンの質量分析結
果を示すグラフである。横軸はイオンの質量である。スペクトル中、質量1、2、3のピ
ークは、それぞれ、H+、H2 +、H3 +に対応する。縦軸は、スペクトルの強度であり
、イオンの数に対応する。図39では、質量が異なるイオンの数量を、質量3のイオンを
100とした場合の相対比で表している。図39から、上記イオン源により生成されるイ
オンの割合は、H+:H2 +:H3 +=1:1:8程度となることが分かる。なお、この
ような割合のイオンは、プラズマを生成するプラズマソース部(イオン源)と、当該プラ
ズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装
置によっても得ることができる。
そ3×10−3Paの時に、PH3から生成したイオンの質量分析結果を示すグラフであ
る。この質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオ
ン源から引き出されたイオンを測定することにより行った。図39と同様、図40のグラ
フの横軸はイオンの質量を示し、質量1、2、3のピークは、それぞれH+、H2 +、H
3 +に対応する。その縦軸はイオンの数量に対応するスペクトルの強度である。図40か
ら、プラズマ中のイオンの割合はH+:H2 +:H3 +=37:56:7程度であること
が分かる。なお、図40はソースガスがPH3の場合のデータであるが、ソースガスとし
て100%水素ガスを用いたときも、水素イオン種の割合は同程度になる。
が7%程度しか生成されていない。他方、図39のデータを得たイオン源の場合には、H
3 +の割合を50%以上(図39のデータでは80%程度)とすることが可能である。こ
れは、上記[H3 +の生成過程]の考察において明らかになったチャンバー内の圧力およ
び電場に起因するものと考えられる。
図39のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分
離しないで半導体基板に照射する場合、半導体基板の表面には、H+、H2 +、H3 +の
各イオンが照射される。イオンの照射からイオン注入層の形成までのメカニズムを考察す
るために、次の5種類のモデル(モデル1乃至5)を考える。
1.照射されるイオン種がH+で、照射後もH+(H)である場合
2.照射されるイオン種がH2 +で、照射後もH2 +(H2)のままである場合
3.照射されるイオン種がH2 +で、照射後に2個のH(H+)に分裂する場合
4.照射されるイオン種がH3 +で、照射後もH3 +(H3)のままである場合
5.照射されるイオン種がH3 +で、照射後に3個のH(H+)に分裂する場合
上記のモデル1乃至5を基にして、水素イオン種をSi基板に照射するシミュレーショ
ンを行った。シミュレーション用のソフトウェアとして、SRIM(the Stopp
ing and Range of Ions in Matter)を用いた。SRI
Mは、モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアであり、T
RIM(the Transport of Ions in Matter)の改良版
である。なお、SRIMは非晶質構造を対象とするソフトウェアではあるが、高エネルギ
ー、高ドーズの条件で水素イオン種を照射する場合には、SRIMを適用することが可能
である。それは、水素イオン種とSi原子の衝突により、Si基板の結晶構造が非単結晶
構造に変化するためである。
では、モデル2を用いた計算ではH2 +を質量2倍のH+に置き換えている。また、モデ
ル3ではH2 +を運動エネルギー1/2のH+に置き換え、モデル4ではH3 +を質量3
倍のH+に置き換え、モデル5ではH3 +を運動エネルギー1/3のH+に置き換えてい
る。
照射した場合(H換算で10万個照射時)について、それぞれ、Si基板中の水素元素(
H)の深さ方向の分布を計算した。図41に、その計算結果を示す。さらに、図41に、
Si基板中の水素元素(H)の深さ方向の分布の実測値も示す。この実測値は、SIMS
(Secondary Ion Mass Spectroscopy)により測定した
データ(以下、SIMSデータと呼ぶ。)ある。SIMSで測定した試料は、図39のデ
ータを測定した条件で生成した水素イオン種(H+、H2 +、H3 +)を、加速電圧80
kVで照射したSi基板である。
水素原子の数を示す右縦軸である。SIMSデータのグラフの縦軸は、水素原子の濃度を
示す左縦軸である。計算値およびSIMSデータ共に、そのグラフの横軸はSi基板表面
からの深さを表している。
かにSIMSデータのグラフから外れており、また、SIMSデータにはモデル3に対応
するピークは存在していない。このことから、モデル2乃至モデル4の寄与は、モデル1
およびモデル5の寄与よりも、相対的に小さいことが分かる。イオンの運動エネルギーの
単位がkeVであるのに対して、H−Hの結合エネルギーは数eV程度に過ぎないことを
考えれば、モデル2およびモデル4の寄与が小さいのは、Si元素との衝突により、大部
分のH2 +やH3 +が、H+やHに分離しているためと思われる。
モデル5を用い、加速電圧が80kV、60kV、および40kVで、水素イオン種をS
i基板に照射した場合(H換算で10万個照射時)をシミュレーションした結果を説明す
る。
。図42、図43および図44には、それぞれ、加速電圧が80kV、60kV、および
40kVの場合の計算結果が示されている。さらに、図42乃至図44には、実測値であ
るSIMSデータ、およびSIMSデータにフィッティングしたカーブ(以下、フィッテ
ィング関数と呼ぶ)も示されている。SIMSで測定した試料は、図39のデータを測定
した条件で生成した水素イオン種(H+、H2 +、H3 +)を、加速電圧80kV、60
kV、または40kVで加速して、照射したSi基板である。なお、モデル1およびモデ
ル5を用いた計算値のグラフの縦軸は右縦軸の水素原子の数であり、SIMSデータおよ
びフィッティング関数のグラフの縦軸は左縦軸の水素原子の濃度である。また、各グラフ
の横軸はSi基板表面からの深さを表している。
1)により求めている。計算式(f1)中、X、Yはフィッティングに係るパラメータで
あり、Vは体積である。
[フィッティング関数]
=X/V×[モデル1のデータ]+Y/V×[モデル5のデータ]・・・(f1)
3 +=1:1:8程度、図39参照。)を考えれば、H2 +の寄与(すなわち、モデル3
)についても考慮すべきであるが、以下に示す理由により、ここでは、H2 +の寄与を除
外している。
・モデル3に示される照射過程により導入される水素は、モデル5の照射過程と比較して
僅かであるため、除外しても大きな影響はない(SIMSデータにモデル3に対応するピ
ークが現れていない。図41参照。)。
・モデル3によるSi基板中の水素元素の深さ方向プロファイルは、モデル5の深さ方向
プロファイルとピーク位置が近いため(図41参照。)、モデル3の寄与は、モデル5の
照射過程において生じるチャネリング(結晶の格子構造に起因する原子の移動)により隠
れてしまう可能性が高い。すなわち、モデル3のフィッティングパラメータを見積もるの
は困難である。これは、本シミュレーションが非晶質Siを前提としており、結晶性に起
因する影響を考慮していないことによるものである。
いても、Si基板に導入されるHの数の比は、[モデル1]:[モデル5]=1:42〜
1:45程度(モデル1におけるHの数を1とした場合、モデル5におけるHの数は42
以上45以下程度)であり、照射されるイオン種の数の比は、[H+(モデル1)]:[
H3 +(モデル5)]=1:14〜1:15程度(モデル1におけるH+の数を1とした
場合、モデル5におけるH3 +の数は14以上15以下程度)である。モデル3を考慮し
ていないことや、非晶質Siと仮定して計算していることなどを考えれば、図45に示す
比は、実際の照射に係る水素イオン種の比(H+:H2 +:H3 +=1:1:8程度、図
39参照。)に近い値が得られていると言える。
図39に示すようなH3 +の割合を高めた水素イオン種を基板に照射することで、H3
+に起因する複数のメリットを享受することができる。例えば、H3 +はH+やHなどに
分離して基板内に導入されるため、主にH+やH2 +を照射する場合と比較して、イオン
の導入効率を向上させることができる。これにより、SOI基板の生産性向上を図ること
ができる。また、同様に、H3 +が分離した後のH+やHの運動エネルギーは小さくなる
傾向にあるから、薄い半導体層の製造に向いている。
ン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドー
ピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を
用いてH3 +を照射することで、半導体特性の向上、ならびに、SOI基板の大面積化、
低コスト化および生産性向上などの顕著な効果を得ることができる。一方で、H3 +の照
射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必
要はない。
102 絶縁層
103 窒化酸化シリコン膜
104 酸化窒化シリコン膜
105 接合層
111 半導体基板
111’ 半導体基板
112 保護膜
113 イオン注入層
114 接合層
115 半導体層
115A 半導体層
115B 半導体層
116 絶縁層
117 酸化窒化シリコン膜
118 窒化酸化シリコン膜
121 イオンビーム
122 レーザ光
131 SOI基板
131A SOI基板
131B SOI基板
132 SOI基板
132A SOI基板
132B SOI基板
133 SOI基板
133A SOI基板
133B SOI基板
151 半導体層
152 半導体層
153 ゲート絶縁層
154 ゲート電極
154−1 第1導電層
154−2 第2導電層
155 サイドウォール絶縁層
156 窒化シリコン層
157 高濃度不純物領域
158 低濃度不純物領域
159 チャネル形成領域
160 高濃度不純物領域
161 チャネル形成領域
163 絶縁層
164 層間絶縁層
165 コンタクトホール
166 コンタクトプラグ
167 配線
168 層間絶縁膜
200 マイクロプロセッサ
201 演算回路
202 演算回路用制御部
203 命令解析部
204 制御部
205 タイミング制御部
206 レジスタ
207 レジスタ制御部
208 バスインターフェース
209 読み出し専用メモリ(ROM)
210 ROMインターフェース
211 RFCPU
212 アナログ回路部
213 デジタル回路部
214 共振回路
215 整流回路
216 定電圧回路
217 リセット回路
218 発振回路
219 復調回路
220 変調回路
221 RFインターフェース
222 制御レジスタ
223 クロックコントローラ
224 CPUインターフェース
225 中央処理ユニット
226 ランダムアクセスメモリ(RAM)
227 読み出し専用メモリ(ROM)
228 アンテナ
229 容量部
230 電源管理回路
301 マザーガラス
302 半導体層
310 形成領域
311 走査線駆動回路形成領域
312 信号線駆動回路形成領域
313 画素形成領域
321 半導体層
322 走査線
323 信号線
324 画素電極
325 TFT
327 層間絶縁膜
328 電極
329 柱状スペーサ
330 配向膜
332 対向基板
333 対向電極
334 配向膜
335 液晶層
401 選択用トランジスタ
402 表示制御用トランジスタ
403 半導体層
404 半導体層
405 走査線
406 信号線
407 電流供給線
408 画素電極
411 電極
412 ゲート電極
413 電極
427 層間絶縁膜
428 隔壁層
429 EL層
430 対向電極
431 対向基板
432 樹脂層
600 単結晶シリコン基板
600’ 単結晶シリコン基板
601 酸化窒化シリコン膜
602 窒化酸化シリコン膜
603 イオン注入層
604 酸化シリコン膜
605 ガラス基板
606 シリコン層
608a SOI基板
608b SOI基板
608c SOI基板
610 レーザ光
611 シリコン層
612 シリコン層
615 水素イオン
630 単結晶シリコン基板
630’ 単結晶シリコン基板
631 酸化窒化シリコン膜
632 窒化酸化シリコン膜
633 イオン注入層
634 酸化シリコン膜
635 ガラス基板
636 シリコン層
638a SOI基板
638b SOI基板
638c SOI基板
638d SOI基板
639 シリコン層
640 レーザ光
641 シリコン層
642 シリコン層
645 水素イオン
700 SOI基板
701 ガラス基板
702 酸化シリコン膜
703 窒化酸化シリコン膜
704 酸化窒化シリコン膜
705 シリコン層
711 シリコン層
712 シリコン層
713 酸化窒化シリコン膜
714 ゲート電極
715 ゲート電極
716 ソース領域
717 ドレイン領域
718 チャネル形成領域
719 ソース領域
720 ドレイン領域
721 チャネル形成領域
723 酸化窒化シリコン膜
724 窒化酸化シリコン膜
725 酸化窒化シリコン膜
726 ソース電極
727 ドレイン電極
728 ソース電極
729 ドレイン電極
901 携帯電話機
902 表示部
903 操作スイッチ
911 デジタルプレーヤー
912 表示部
913 操作部
914 イヤホン
921 電子ブック
922 表示部
923 操作スイッチ
Claims (9)
- 半導体基板から分離された半導体層と、前記半導体層が固定されているベース基板を有するSOI基板の作製方法であり、
前記半導体基板と、
前記ベース基板と、
加速されたイオン種でなるイオンビームを前記半導体基板に注入して、前記半導体基板の表面から所定の深さの領域に形成されたイオン注入層と、
前記半導体基板に形成された接合層と、を用意し、
前記イオン種の生成は、水素ガスをソースガスとして用い、
前記水素ガスを励起してH + 、H 2 + 及びH 3 + を生成し、前記H + 、H 2 + 及びH 3 + を含むイオンビームを注入して、前記イオン注入層を形成し、
前記イオンビームは、H + 、H 2 + 、H 3 + の総量に対してH 3 + の割合が70%以上であり、
前記接合層と前記ベース基板を接合させることで、前記ベース基板と前記半導体基板を貼り合わせ、
前記半導体基板の加熱によって前記イオン注入層に亀裂を生じさせ、前記半導体基板を前記ベース基板から分離することにより、前記半導体基板から分離された半導体層が固定されたベース基板を形成し、
前記ベース基板に固定された前記半導体層に、不活性雰囲気でレーザ光を照射することにより、前記半導体層を部分的に溶融させ、
前記レーザ光が照射された半導体層の厚さを薄くすることを特徴とするSOI基板の作製方法。 - 半導体基板から分離された半導体層と、前記半導体層が固定されているベース基板を有するSOI基板の作製方法であり、
前記半導体基板と、
前記ベース基板と、
加速されたイオン種でなるイオンビームを前記半導体基板に注入して、前記半導体基板の表面から所定の深さの領域に形成されたイオン注入層と、
前記ベース基板に形成された接合層と、を用意し、
前記イオン種の生成は、水素ガスをソースガスとして用い、
前記水素ガスを励起してH + 、H 2 + 及びH 3 + を生成し、前記H + 、H 2 + 及びH 3 + を含むイオンビームを注入して、前記イオン注入層を形成し、
前記イオンビームは、H + 、H 2 + 、H 3 + の総量に対してH 3 + の割合が70%以上であり、
前記接合層と前記半導体基板を接合させることで、前記ベース基板と前記半導体基板を貼り合わせ、
前記半導体基板の加熱によって前記イオン注入層に亀裂を生じさせ、前記半導体基板を前記ベース基板から分離することにより、前記半導体基板から分離された半導体層が固定されたベース基板を形成し、
前記ベース基板に固定された前記半導体層に、不活性雰囲気でレーザ光を照射することにより、前記半導体層を部分的に溶融させ、
前記レーザ光が照射された半導体層の厚さを薄くすることを特徴とするSOI基板の作製方法。 - 半導体基板から分離された半導体層と、前記半導体層が固定されているベース基板を有するSOI基板の作製方法であり、
前記半導体基板と、
前記ベース基板と、
加速されたイオン種でなるイオンビームを前記半導体基板に注入して、前記半導体基板の表面から所定の深さの領域に形成されたイオン注入層と、
前記半導体基板に形成された第1の接合層と、
前記ベース基板に形成された第2の接合層と、を用意し、
前記イオン種の生成は、水素ガスをソースガスとして用い、
前記水素ガスを励起してH + 、H 2 + 及びH 3 + を生成し、前記H + 、H 2 + 及びH 3 + を含むイオンビームを注入して、前記イオン注入層を形成し、
前記イオンビームは、H + 、H 2 + 、H 3 + の総量に対してH 3 + の割合が70%以上であり、
前記第1接合層と前記第2接合層とを接合させることで、前記ベース基板と前記半導体基板を貼り合わせ、
前記半導体基板の加熱によって前記イオン注入層に亀裂を生じさせ、前記半導体基板を前記ベース基板から分離することにより、前記半導体基板から分離された半導体層が固定されたベース基板を形成し、
前記ベース基板に固定された前記半導体層に、不活性雰囲気でレーザ光を照射することにより、前記半導体層を部分的に溶融させ、
前記レーザ光が照射された半導体層の厚さを薄くすることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項3のいずれか一項において、
前記加熱温度は、400℃以上700℃未満であることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記接合層は、CVD法により形成されたものであることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項5のいずれか一項において、
前記不活性雰囲気は窒素雰囲気であることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項6のいずれか一項において、
前記レーザ光が照射された半導体層の厚さを、100nm以下に薄くすることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項7のいずれか一項において、
前記半導体層にレーザ光を照射する前に、前記半導体層の厚さを薄くする工程を有することを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項8のいずれか一項において、
前記ベース基板は、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板のいずれかであることを特徴とするSOI基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013201079A JP5849077B2 (ja) | 2007-05-18 | 2013-09-27 | Soi基板の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007132380 | 2007-05-18 | ||
JP2007132380 | 2007-05-18 | ||
JP2013201079A JP5849077B2 (ja) | 2007-05-18 | 2013-09-27 | Soi基板の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008084606A Division JP2009004739A (ja) | 2007-05-18 | 2008-03-27 | Soi基板の作製方法、および半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014017513A JP2014017513A (ja) | 2014-01-30 |
JP5849077B2 true JP5849077B2 (ja) | 2016-01-27 |
Family
ID=39689453
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008084606A Withdrawn JP2009004739A (ja) | 2007-05-18 | 2008-03-27 | Soi基板の作製方法、および半導体装置の作製方法 |
JP2013201079A Expired - Fee Related JP5849077B2 (ja) | 2007-05-18 | 2013-09-27 | Soi基板の作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008084606A Withdrawn JP2009004739A (ja) | 2007-05-18 | 2008-03-27 | Soi基板の作製方法、および半導体装置の作製方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7820524B2 (ja) |
EP (1) | EP1993127B1 (ja) |
JP (2) | JP2009004739A (ja) |
KR (1) | KR101434934B1 (ja) |
CN (1) | CN101308782B (ja) |
TW (1) | TWI478280B (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
US8314009B2 (en) * | 2007-09-14 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
WO2009035063A1 (en) * | 2007-09-14 | 2009-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5527956B2 (ja) * | 2007-10-10 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
CN101842910B (zh) * | 2007-11-01 | 2013-03-27 | 株式会社半导体能源研究所 | 用于制造光电转换器件的方法 |
JP5688203B2 (ja) * | 2007-11-01 | 2015-03-25 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
US7816234B2 (en) * | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5404064B2 (ja) | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
US7767583B2 (en) * | 2008-03-04 | 2010-08-03 | Varian Semiconductor Equipment Associates, Inc. | Method to improve uniformity of chemical mechanical polishing planarization |
JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP5654206B2 (ja) * | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
US7939389B2 (en) * | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8815657B2 (en) * | 2008-09-05 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
CN101752455B (zh) * | 2008-12-15 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 太阳能电池的制造方法 |
JP2010161259A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | プロセスシミュレーションプログラム、プロセスシミュレーション方法、プロセスシミュレータ |
JP2010239123A (ja) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
SG183670A1 (en) * | 2009-04-22 | 2012-09-27 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
JP5713603B2 (ja) * | 2009-09-02 | 2015-05-07 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
US8288249B2 (en) * | 2010-01-26 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
CN102237369B (zh) * | 2010-04-20 | 2013-01-16 | 北京大学 | 一种半导体锗基衬底材料及其制备方法 |
JP5618656B2 (ja) * | 2010-07-09 | 2014-11-05 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
US8610211B2 (en) | 2010-07-23 | 2013-12-17 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure |
CN103069717B (zh) | 2010-08-06 | 2018-01-30 | 株式会社半导体能源研究所 | 半导体集成电路 |
JP5902917B2 (ja) | 2010-11-12 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
KR20120052160A (ko) * | 2010-11-15 | 2012-05-23 | 엔지케이 인슐레이터 엘티디 | 복합 기판 및 복합 기판의 제조 방법 |
WO2012169060A1 (ja) * | 2011-06-10 | 2012-12-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
US8802534B2 (en) * | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
WO2013105614A1 (ja) * | 2012-01-10 | 2013-07-18 | シャープ株式会社 | 半導体基板、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、半導体基板の製造方法、及び半導体基板の製造装置 |
US9653614B2 (en) | 2012-01-23 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN103295878B (zh) * | 2012-02-27 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种多层纳米线结构的制造方法 |
US9024282B2 (en) | 2013-03-08 | 2015-05-05 | Varian Semiconductor Equipment Associates, Inc. | Techniques and apparatus for high rate hydrogen implantation and co-implantion |
US9165829B2 (en) | 2013-10-02 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double sided NMOS/PMOS structure and methods of forming the same |
US9425063B2 (en) * | 2014-06-19 | 2016-08-23 | Infineon Technologies Ag | Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device |
JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
CN104681619B (zh) * | 2015-01-21 | 2017-12-29 | 石以瑄 | 具有金属氮氧化物有源沟道的集成功率器件 |
CN106601663B (zh) * | 2015-10-20 | 2019-05-31 | 上海新昇半导体科技有限公司 | Soi衬底及其制备方法 |
JP6416140B2 (ja) * | 2016-02-12 | 2018-10-31 | 信越化学工業株式会社 | 多結晶シリコン棒および多結晶シリコン棒の選別方法 |
CN107154379B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
CN107154347B (zh) * | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
CN107154378B (zh) | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
US10580863B2 (en) * | 2017-10-10 | 2020-03-03 | Globalfoundries Inc. | Transistor element with reduced lateral electrical field |
CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
JP7091121B2 (ja) | 2018-04-18 | 2022-06-27 | 信越石英株式会社 | 石英ガラス板 |
CN110739285A (zh) * | 2019-10-30 | 2020-01-31 | 北京工业大学 | 硅基金属中间层化合物半导体晶圆的结构及制备方法 |
KR102566972B1 (ko) * | 2022-11-18 | 2023-08-16 | 에스케이엔펄스 주식회사 | 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법 |
Family Cites Families (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5383993A (en) * | 1989-09-01 | 1995-01-24 | Nippon Soken Inc. | Method of bonding semiconductor substrates |
JP3458216B2 (ja) | 1991-03-15 | 2003-10-20 | 株式会社日立製作所 | 多結晶半導体膜の製造方法 |
KR920010885A (ko) | 1990-11-30 | 1992-06-27 | 카나이 쯔또무 | 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치 |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH0620895A (ja) | 1992-07-06 | 1994-01-28 | Sony Corp | Soi基板の製造方法 |
TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
JPH08255762A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | 半導体デバイスの製造方法 |
KR970052022A (ko) * | 1995-12-30 | 1997-07-29 | 김주용 | 에스 오 아이 기판 제조방법 |
JP4103968B2 (ja) * | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JPH10284431A (ja) * | 1997-04-11 | 1998-10-23 | Sharp Corp | Soi基板の製造方法 |
JPH1197379A (ja) | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
JPH1140786A (ja) * | 1997-07-18 | 1999-02-12 | Denso Corp | 半導体基板及びその製造方法 |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
US6388652B1 (en) * | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
JPH11163363A (ja) | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
JP2000077287A (ja) | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
JP4379943B2 (ja) * | 1999-04-07 | 2009-12-09 | 株式会社デンソー | 半導体基板の製造方法および半導体基板製造装置 |
US20010053559A1 (en) * | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
US6583440B2 (en) * | 2000-11-30 | 2003-06-24 | Seiko Epson Corporation | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
JP2003109773A (ja) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
JP4602261B2 (ja) * | 2001-08-10 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 剥離方法および半導体装置の作製方法 |
TW554398B (en) | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
JP4772258B2 (ja) | 2002-08-23 | 2011-09-14 | シャープ株式会社 | Soi基板の製造方法 |
JP2004031715A (ja) * | 2002-06-27 | 2004-01-29 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
JP4289837B2 (ja) * | 2002-07-15 | 2009-07-01 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法及びsoiウエハの製造方法 |
JP4328067B2 (ja) * | 2002-07-31 | 2009-09-09 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法及びsoiウエハの製造方法、並びにイオン注入装置 |
JP2004179649A (ja) * | 2002-11-12 | 2004-06-24 | Sony Corp | 超薄型半導体装置の製造方法および製造装置 |
JP4509488B2 (ja) | 2003-04-02 | 2010-07-21 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
US7256779B2 (en) * | 2003-05-08 | 2007-08-14 | Nintendo Co., Ltd. | Video game play using panoramically-composited depth-mapped cube mapping |
JP4165305B2 (ja) | 2003-06-10 | 2008-10-15 | ソニー株式会社 | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
JP4759919B2 (ja) * | 2004-01-16 | 2011-08-31 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
JP5110772B2 (ja) * | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
US7410882B2 (en) * | 2004-09-28 | 2008-08-12 | Palo Alto Research Center Incorporated | Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates |
US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
US7193294B2 (en) * | 2004-12-03 | 2007-03-20 | Toshiba Ceramics Co., Ltd. | Semiconductor substrate comprising a support substrate which comprises a gettering site |
US7442631B2 (en) | 2005-02-10 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Doping method and method of manufacturing field effect transistor |
JP4860287B2 (ja) * | 2005-02-10 | 2012-01-25 | 株式会社半導体エネルギー研究所 | ドーピング方法及び電界効果型トランジスタの作製方法 |
JP4943663B2 (ja) * | 2005-04-06 | 2012-05-30 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
JPWO2006117900A1 (ja) | 2005-04-26 | 2008-12-18 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2009507363A (ja) | 2005-07-27 | 2009-02-19 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造 |
US7674687B2 (en) | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
JP4515377B2 (ja) | 2005-11-08 | 2010-07-28 | Ntn株式会社 | 固定型等速自在継手 |
JP2007281316A (ja) | 2006-04-11 | 2007-10-25 | Sumco Corp | Simoxウェーハの製造方法 |
US20070281440A1 (en) * | 2006-05-31 | 2007-12-06 | Jeffrey Scott Cites | Producing SOI structure using ion shower |
US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
US8153513B2 (en) | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
KR101440930B1 (ko) | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
-
2008
- 2008-03-26 EP EP08005687.2A patent/EP1993127B1/en not_active Not-in-force
- 2008-03-27 JP JP2008084606A patent/JP2009004739A/ja not_active Withdrawn
- 2008-03-28 US US12/078,212 patent/US7820524B2/en not_active Expired - Fee Related
- 2008-03-28 TW TW097111178A patent/TWI478280B/zh not_active IP Right Cessation
- 2008-03-28 KR KR1020080029033A patent/KR101434934B1/ko active IP Right Grant
- 2008-03-31 CN CN2008100884327A patent/CN101308782B/zh not_active Expired - Fee Related
-
2010
- 2010-09-27 US US12/891,271 patent/US8895407B2/en not_active Expired - Fee Related
-
2013
- 2013-09-27 JP JP2013201079A patent/JP5849077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101308782A (zh) | 2008-11-19 |
KR101434934B1 (ko) | 2014-08-27 |
US20080286952A1 (en) | 2008-11-20 |
US20110076837A1 (en) | 2011-03-31 |
JP2009004739A (ja) | 2009-01-08 |
EP1993127A3 (en) | 2010-06-23 |
US8895407B2 (en) | 2014-11-25 |
JP2014017513A (ja) | 2014-01-30 |
KR20080101658A (ko) | 2008-11-21 |
EP1993127B1 (en) | 2013-04-24 |
CN101308782B (zh) | 2012-10-17 |
TW200849465A (en) | 2008-12-16 |
TWI478280B (zh) | 2015-03-21 |
US7820524B2 (en) | 2010-10-26 |
EP1993127A2 (en) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5849077B2 (ja) | Soi基板の作製方法 | |
JP5394653B2 (ja) | Soi基板の製造方法 | |
US8093135B2 (en) | Method of manufacturing semiconductor device | |
JP5527956B2 (ja) | 半導体基板の製造方法 | |
US7795111B2 (en) | Manufacturing method of SOI substrate and manufacturing method of semiconductor device | |
JP5548351B2 (ja) | 半導体装置の作製方法 | |
JP2009088497A (ja) | 半導体装置及び電子機器 | |
KR20080101653A (ko) | 반도체 기판 및 반도체 장치 및 그 제조 방법 | |
JP2010034523A (ja) | Soi基板の作製方法 | |
JP2009158943A (ja) | Soi基板の作製方法 | |
JP2010114431A (ja) | Soi基板の作製方法 | |
US20100173472A1 (en) | Method for manufacturing soi substrate and method for manufacturing semiconductor device | |
US8815657B2 (en) | Method of manufacturing semiconductor device | |
JP2010147313A (ja) | Soi基板の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5849077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |