以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
(実施の形態1)
本実施の形態に係るSOI基板の製造方法及びそれに伴うボンド基板の再生処理方法では、ボンド基板である半導体基板から分離させた半導体膜をベース基板に接合してSOI基板を製造し、半導体膜が分離された分離ボンド基板に再生処理を施して、ボンド基板として再利用可能な再生ボンド基板を作製する。以下、図1〜図5と図8のSOI基板作製工程図を参照して、本形態に係るSOI基板の製造方法及びボンド基板の再生処理方法の一つについて説明する。
最初に、ボンド基板100に脆化層104を形成し、ベース基板120との貼り合わせの準備を行う工程について説明する。以下の工程は、図8において工程A(ボンド基板工程)に該当する。
まず図1(A)のような、ボンド基板100を準備する(図8の工程A−1に対応)。ボンド基板100としては、市販の半導体基板を用いることができ、例えば、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板100として用いることができる。市販のシリコン基板としては、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径16インチ(400mm)サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、ボンド基板100として、矩形状の単結晶シリコン基板を用いる場合について示す。
ここで、ボンド基板100の周辺部には、欠けやひび割れを防ぐための面取り部と、さらに基板の内側にエッジロールオフ(Edge Roll Off:E.R.O.)と呼ばれる中央部より基板の厚さが薄い領域が形成されている。エッジロールオフ領域は、ボンド基板100を作製する際のCMP法を用いた仕上げ研磨などによって形成される。CMP法では、スラリー(研磨剤)がボンド基板100と研磨布との間に入り込み、遠心力によってボンド基板100と研磨布との間から出てくることによって、ボンド基板100を研磨する。このときスラリーの入り込みが少ないと、ボンド基板100周辺の研磨が中央部より早く進み、ボンド基板100の周辺部の面取り部の内側に、基板の厚さが薄いエッジロールオフ(Edge Roll Off:E.R.O.)領域が形成される。
次に図1(B)に示すように、ボンド基板100の表面を洗浄した後、ボンド基板100上に絶縁膜102を形成する(図8の工程A−2に対応)。絶縁膜102は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化シリコンを絶縁膜102として用いる。絶縁膜102を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いることができる。なお、ボンド基板100の表面は、硫酸過水(SPM)、アンモニア過水(APM)、塩酸過水(HPM)、希フッ酸(DHF)などを用いて洗浄しておくのが好ましい。
なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、Siが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55原子%、Siが25〜35原子%、水素が10〜30原子%の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、Si及び水素の含有比率が上記の範囲内に含まれるものとする。
酸化シリコンを絶縁膜102として用いる場合、絶縁膜102はシランと酸素、TEOS(テトラエトキシシラン)と酸素等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の気相成長法によって形成することができる。この場合、絶縁膜102の表面を酸素プラズマ処理で緻密化しても良い。
また、有機シランガスを用いて化学気相成長法により作製される酸化シリコンを、絶縁膜102として用いても良い。有機シランガスとしては、テトラエトキシシラン(TEOS:化学式Si(OC2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)4)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H5)3)、トリスジメチルアミノシラン(SiH(N(CH3)2)3)等のシリコン含有化合物を用いることができる。
また、ボンド基板100を酸化することで得られる酸化膜で、絶縁膜102を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化を用いても良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、HCl、HF、NF3、HBr、Cl2、ClF、BCl3、F2、Br2などから選ばれた一種又は複数種ガスを用いることができる。なお、図1(B)では、ボンド基板100の一方の面にしか絶縁膜102が形成されていないが、本実施の形態はこれに限定されない。ボンド基板100を酸化することで得られる酸化膜によって絶縁膜102を形成する場合、ボンド基板100を覆うように絶縁膜102が形成されていても良い。
例えば、酸素に対しHClを0.5〜10体積%(好ましくは3体積%)の割合で含む雰囲気中で、700℃以上1100℃以下の温度で熱処理を行う。例えば950℃程度で熱処理を行うとよい。処理時間は0.1〜6時間、好ましくは2.5〜3.5時間とすればよい。形成される酸化膜の膜厚は、15nm〜1100nm(好ましくは50nm〜150nm)、例えば100nmとすることができる。
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を1×1017atoms/cm3〜1×1021atoms/cm3の濃度で酸化膜に含ませることにより、外因性不純物である重金属(例えば、Fe、Cr、Ni、Mo等)を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。また、酸化処理に含まれるハロゲン元素により、ボンド基板100の表面の欠陥が終端化されるため、酸化膜とボンド基板100との界面の局在準位密度を低減することができる。
また、絶縁膜102に、HCl酸化などによって膜中に塩素等のハロゲンを含ませることにより、ボンド基板100に悪影響を与える不純物(例えば、Na等の可動イオン)をゲッタリングすることができる。具体的には、絶縁膜102を形成した後に行われる熱処理により、ボンド基板100に含まれる不純物が絶縁膜102に析出し、ハロゲン原子(例えば塩素原子)と反応して捕獲されることとなる。それにより絶縁膜102中に捕集した当該不純物を固定してボンド基板100の汚染を防ぐことができる。また、絶縁膜102はガラス基板と貼り合わせた場合に、ガラスに含まれるNa等の不純物を固定する膜として機能しうる。
ベース基板としてガラス基板のような、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含む基板を用いる場合、上記不純物がベース基板からSOI基板の半導体膜に拡散することを防止できるような膜を、少なくとも1層以上、絶縁膜102が有することが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁膜102が有することで、絶縁膜102をバリア膜として機能させることができる。
窒化シリコンを絶縁膜102として用いる場合、シランとアンモニアの混合ガスを用い、プラズマCVD等の気相成長法によって形成することができる。また、窒化酸化シリコンを絶縁膜102として用いる場合、シランとアンモニアの混合ガス、またはシランと一酸化二窒素の混合ガスを用い、プラズマCVD等の気相成長法によって形成することができる。
例えば、絶縁膜102を単層構造のバリア膜として形成する場合、厚さ15nm以上300nm以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。
絶縁膜102を、バリア膜として機能する2層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ15nm〜300nmの窒化シリコン膜、窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、ボンド基板100と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜およびボンド基板100を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは5nm以上200nm以下とすることができる。
例えば、絶縁膜102をブロッキング膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁膜102を形成すると良い。
また、絶縁膜102をバリア膜として機能する2層構造の膜とする場合に、さらにもう一層上に膜を形成して、絶縁膜を3層構造としても良い。その場合、最上層の絶縁膜はベース基板との接合面となるので、平滑で親水性の高い表面を有するのが好ましい。よって、最上層の絶縁膜には、化学的気相反応により形成される絶縁膜が好ましく、酸化シリコン膜が好ましい。最上層の絶縁膜として、プラズマ励起CVD法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素(O2)ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が350℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱CVD法で、加熱温度が500℃以下200℃以上で形成されるLTO(低温酸化物、low temperature oxide)で形成することができる。LTOの形成には、シリコンソースガスにモノシラン(SiH4)またはジシラン(Si2H6)などを用い、酸素ソースガスに一酸化二窒素(N2O)などを用いることができる。また、最上層の絶縁膜の厚さは5nm以上500nm以下とすることができ、より好ましくは10nm以上200nm以下とする。
例えば、最上層の絶縁膜を、ソースガスにTEOSとO2を用いて、酸化シリコン膜で形成する場合、TEOSの流量15sccm、O2の流量750sccm、成膜圧力100Pa、成膜温度300℃、RF出力300W、電源周波数13.56MHzとすれば良い。
なお、有機シランを用いて形成された酸化シリコン膜、または低温で成膜した窒化酸化シリコン膜などの、比較的低温で成膜された絶縁膜は、表面にOH基を多く有する。OH基は水分子と水素結合することでシラノール基を形成して、ベース基板と絶縁膜とを低温で接合する。そして、最終的には共有結合であるシロキサン結合が、ベース基板と絶縁膜との間に形成される。よって、上記の有機シランを用いて形成された酸化シリコン膜、または比較的低温で成膜されたLTOなどの絶縁膜は、Smart Cutなどで用いられているOH基が存在しない或いは飛躍的に少ない熱酸化膜よりも、低温での接合に向いていると言える。
次に図1(C)に示すように、ボンド基板100に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁膜102を介してボンド基板100に照射し、ボンド基板100の表面から一定の深さの領域に、微小ボイドを有する脆化層104を形成する(図8の工程A−3に対応)。脆化層104が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層104が形成される。イオンを添加する深さで、後にボンド基板100から分離される第1の半導体膜124の厚さが決定される。脆化層104が形成される深さは、例えばボンド基板100の表面から50nm以上500nm以下とすることができ、好ましい深さの範囲は50nm以上200nm以下、例えば100nm程度とすると良い。なお、本実施の形態では、イオンの照射を絶縁膜102の形成後に行っているが、これに限られず、絶縁膜102の形成前にイオンの照射を行っても良い。ただし、絶縁膜102として、ボンド基板100の熱酸化膜を用いる場合には、700℃以上の高温で絶縁膜102を成膜するので、イオン照射の前に絶縁膜102の形成を行う必要がある。
イオンをボンド基板100に照射するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましい。
イオンドーピング装置の主要な構成は、被処理体を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオンを生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
ソースガスに水素(H2)を用いる場合、水素ガスを励起してH+、H2 +、H3 +を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン照射を行う場合、イオンビームに、H+、H2 +、H3 +の総量に対してH3 +が70%以上含まれるようにすることが好ましく、H3 +の割合は80%以上がより好ましい。H3 +の割合を70%以上とすることで、イオンビームに含まれるH2 +イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの添加効率が向上し、タクトタイムを短縮することができる。
また、H3 +はH+、H2 +に比べて質量が大きい。そのため、イオンビームにおいて、H3 +の割合が多い場合と、H+、H2 +の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板100の浅い領域に水素を添加することができる。また前者の場合、ボンド基板100に照射される水素の、厚さ方向における濃度分布が急峻となるため、脆化層104の厚さ自体も薄くすることができる。
水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧10kV以上200kV以下、ドーズ量1×1016ions/cm2以上6×1016ions/cm2以下とすることが好ましい。そのようにイオン照射を行うことによって、イオンビームに含まれるイオン種及びその割合、絶縁膜102の膜厚にもよるが、脆化層104をボンド基板100の深さ50nm以上500nm以下、好ましくは、50nm以上200nm以下、例えば100nm程度の領域に形成することができる。
次に、絶縁膜102が形成されたボンド基板100を洗浄する。この洗浄工程は、純水による超音波洗浄や純水と窒素による2流体ジェット洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄(メガソニック洗浄)が好ましい。超音波洗浄や2流体ジェット洗浄の後、ボンド基板100をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁膜102表面の親水性を向上させる表面の活性化処理を行うことができる。
絶縁膜102の表面の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる(図8の工程A−4に対応)。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。
次に、ベース基板120のボンド基板100との貼り合わせの準備を行う工程について説明する。以下の工程は、図8における工程B(ベース基板工程)に該当する。
まず、ベース基板120を準備する(図8の工程B−1に対応)。ベース基板120としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板等を用いることが出来る。また、ベース基板120として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。
また、ベース基板120として、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラスとしては、例えば、第3世代(550mm×650mm)、第3.5世代(600mm×720mm)、第4世代(680mm×880mmまたは、730mm×920mm)、第5世代(1100mm×1300mm)、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)などのサイズの基板が知られている。大面積のマザーガラス基板をベース基板120として用いてSOI基板を製造することで、SOI基板の大面積化が実現できる。SOI基板の大面積化が実現すれば、一度に多数のIC、LSI等のチップを製造することができ、1枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
ベース基板120の表面は、あらかじめ洗浄しておくことが好ましい。具体的には、塩酸過水(HPM)、硫酸過水(SPM)、アンモニア過水(APM)、希フッ酸(DHF)等を用いて、ベース基板120の超音波洗浄(メガヘルツ超音波洗浄)を行う。例えば、塩酸過水を用いて、ベース基板120表面を超音波洗浄することが好ましい。また、2流体ジェット洗浄や、オゾン水による洗浄を行ってもよい。このような洗浄処理を行うことによって、ベース基板120表面の平坦化や残存する研磨粒子の除去を行うことができる。
また、図1(D)に示すように、ベース基板120上に絶縁膜122を形成しておくのが好ましい(図8の工程B−2に対応)。ベース基板120は、その表面に絶縁膜122が必ずしも形成されていなくとも良い。しかし、ベース基板120の表面に絶縁膜122として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成しておくことで、ベース基板120からボンド基板100に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。膜厚は、10nm以上200nm以下、好ましくは50nm以上100nm以下の範囲で設けることが好ましい。なお、ベース基板120は、その表面に絶縁膜106が必ずしも形成されていなくとも良い。
貼り合わせを行う前に、絶縁膜106の表面を洗浄する。絶縁膜106の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄や、2流体ジェット洗浄や、オゾン水による洗浄で行うことができる。また、絶縁膜102と同様に、絶縁膜122の表面に活性化処理を行ってから貼り合わせを行うと良い(図8の工程B−3に対応)。
次に、ボンド基板100とベース基板120を貼り合わせ、ボンド基板100をSOI基板となる、ベース基板120に貼り合わせられた第1の半導体膜124と、再生処理工程において再生ボンド基板として再生される第1の分離ボンド基板121に分離する工程について説明する。以下の工程は、図8における工程C(貼り合わせ工程)に該当する。
次に図2(A)に示すように、絶縁膜102がベース基板120側を向くように、ボンド基板100とベース基板120を貼り合わせる(図8の工程C−1に対応)。
貼り合わせは、ボンド基板100表面の絶縁膜102とベース基板120表面の絶縁膜122とを密着させてから、ベース基板120の一箇所に1N/cm2〜500N/cm2、好ましくは1N/cm2〜20N/cm2程度の圧力を加える。ベース基板120の圧力をかけた部分から絶縁膜102とベース基板120とが接合し始め、自発的に接合が形成され全面におよび、ベース基板120とボンド基板100とが貼り合わされる。
ここで、ボンド基板100周辺部は、面取り部とエッジロールオフ領域が形成され、基板中央部と比較して厚さが薄くなっている。これにより、基板周辺部においては、ボンド基板100表面の絶縁膜102と、ベース基板120表面の絶縁膜122が接触しないため、ボンド基板100とベース基板120が貼り合わせられない。
ボンド基板100の周辺部における、ボンド基板100とベース基板120の接合境界部110の拡大図を図3(A)に示す。図3(A)の左側がボンド基板100の端部側、図3(A)の右側がボンド基板100の中央部側となっている。ボンド基板100、絶縁膜102及び脆化層104はベース基板面に対して傾斜して、ベース基板120上の絶縁膜122に貼り合わせられている。しかし、エッジロールオフ領域における、ベース基板面に対するボンド基板100の傾きは緩やかなので、ボンド基板100とベース基板120との接合境界は、エッジロールオフ領域中において形成される。
接合はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。ボンド基板100とベース基板120とに圧力を加えることで水素結合により強固な接合を形成することが可能である。なお、上記接合は低温で行うことが可能であるため、上述したようにベース基板120は様々なものを用いることが可能である。
ベース基板120にボンド基板100を貼り合わせた後、ベース基板120と絶縁膜102との接合界面での結合力を増加させるための加熱処理を行うことが好ましい(図8の工程C−2に対応)。この処理温度は、脆化層104に亀裂を発生させない温度とし、200℃以上450℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板120にボンド基板100を貼り合わせることで、ベース基板120と絶縁膜102と間における接合の結合力を強固にすることができる。接合界面での結合力を増加させるための加熱処理は、貼り合わせを行った装置或いは場所で、そのまま連続して行うことが好ましい。また、接合界面での結合力を増加させるための加熱処理からそのまま連続して、脆化層104を境としたボンド基板100を分離する熱処理を行ってもよい。
なお、ボンド基板100とベース基板120とを貼り合わせるときに、接合面にパーティクルなどが付着してしまうと、付着部分は接合されなくなる。接合面へのパーティクルの付着を防ぐために、ボンド基板100とベース基板120との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板100とベース基板120との貼り合わせるとき、処理室内を5.0×10−3Pa程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。
次いで図2(B)に示すように、加熱処理を行うことで、脆化層104において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層104においてボンド基板100が爆発的な反応を伴って分離し、ボンド基板100は、第1の半導体膜124と第1の分離ボンド基板121に分離する(図8の工程C−3に対応)。絶縁膜102はベース基板120に接合しているので、ベース基板120上にはボンド基板100から分離された第1の半導体膜124が固定される。第1の半導体膜124をボンド基板100から分離するための加熱処理の温度は、ベース基板120の歪み点を越えない温度とするのが好ましい。なお、第1の半導体膜124の表面は、結晶欠陥が多く形成され、平坦性も損なわれている。
この加熱処理には、RTA(Rapid Thermal Anneal)装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。RTA装置には、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置を用いることができる。
GRTA装置を用いる場合は、加熱温度550℃以上650℃以下、処理時間0.5分以上60分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度200℃以上650℃以下、処理時間2時間以上4時間以内とすることができる。
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数300MHz乃至3THzの高周波をボンド基板100に照射することで行うことができる。具体的には、例えば、2.45GHzのマイクロ波を900W、14分間照射することで、脆化層において隣接する微小ボイドどうしを結合させ、最終的にボンド基板100を分離させることができる。
ここで、薄膜の第1の半導体膜124が分離された第1の分離ボンド基板121の分離面129は、結晶欠陥が多く形成され、平坦性も大きく損なわれている。また、ボンド基板100の周辺部は、面取り部、エッジロールオフ領域などによって、ベース基板120と接合されていない。その状態でボンド基板100から第1の半導体膜124を分離させると、ベース基板120と接合されていないボンド基板100の周辺部がボンド基板100に残存し、第1の分離ボンド基板121の周辺部に第1の残存部126が形成される。第1の残存部126は、第1の分離ボンド基板121側から順に残存脆化層127、残存半導体層125、残存絶縁膜123によって構成されている。第1の残存部の幅は、2mm〜4mm程度になる。ここで、図2(B)における第1の分離ボンド基板121とベース基板120の分離境界部111の拡大図を図3(B)に示す。図3(B)に示すように、第1の分離ボンド基板121の第1の残存部126と、第1の半導体膜124及び絶縁膜122とは、図3(A)で示されたボンド基板100とベース基板120の接合境界に沿って分離される。これによって、ベース基板120には、第1の残存部126の分だけボンド基板100よりもサイズの小さい第1の半導体膜124が形成される。
次に、ベース基板120に貼り合わせられた第1の半導体膜124の表面を平坦化し、結晶性を回復する工程について説明する。以下の工程は、図8における工程D(SOI基板仕上げ工程)に該当する。
図2(C)に示すように、第1の半導体膜124の表面を研磨により平坦化しても良い(図8の工程D−1に対応)。平坦化は必ずしも必須ではないが、平坦化を行うことで、半導体膜と後に形成されるゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨(CMP:Chemical Mechanical Polishing)または液体ジェット研磨などにより、行うことができる。第1の半導体膜124の厚さは、上記平坦化により薄膜化される。
また研磨ではなく、第1の半導体膜124の表面をエッチングすることでも、第1の半導体膜124の表面を平坦化することができる。エッチングには、例えば反応性イオンエッチング(RIE:Reactive Ion Etching)法、ICP(Inductively Coupled Plasma)エッチング法、ECR(Electron Cyclotron Resonance)エッチング法、平行平板型(容量結合型)エッチング法、マグネトロンプラズマエッチング法、2周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで第1の半導体膜124を薄膜化できるのみならず、第1の半導体膜124の表面を平坦化することができる。
また、ベース基板120に密着された第1の半導体膜124は、脆化層104における分離、および脆化層104の形成によって、結晶欠陥が形成されている。また、その表面は平坦性が損なわれている。結晶欠陥を低減、および平坦性を向上するために、第1の半導体膜124にレーザ光を照射しても良い(図8の工程D−2に対応)。
なお、レーザ光を照射する前に、ドライエッチングにより第1の半導体膜124の表面を平坦化している場合、ドライエッチングにより第1の半導体膜124の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷も補修することが可能である。
このレーザ光の照射工程では、ベース基板120の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板をベース基板120に用いることが可能になる。レーザ光の照射によって第1の半導体膜124は部分溶融させることが好ましい。完全溶融させると、液相となった第1の半導体膜124での無秩序な核発生により、第1の半導体膜124が再結晶化することとなり、第1の半導体膜124の結晶性が低下するからである。部分溶融させることで、第1の半導体膜124では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、第1の半導体膜124の結晶欠陥が減少され、結晶性が回復される。なお、第1の半導体膜124が完全溶融状態であるとは、第1の半導体膜124が絶縁膜102との界面まで溶融され、液体状態になっていることをいう。他方、第1の半導体膜124が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
次にレーザ光を照射した後に、第1の半導体膜124の表面をエッチングしても良い。レーザ光の照射後に第1の半導体膜124の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に第1の半導体膜124の表面をエッチングする必要はない。また、レーザ光の照射を行う前に第1の半導体膜124の表面をエッチングした場合は、必ずしもレーザ光の照射後に第1の半導体膜124の表面をエッチングする必要はない。また本発明では、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで第1の半導体膜124を薄膜化できるのみならず、第1の半導体膜124の表面を平坦化することができる。
レーザ光を照射した後、第1の半導体膜124に500℃以上700℃以下の加熱処理を行うことが好ましい(図8の工程D−3に対応)。この加熱処理によって、レーザ光の照射で回復されなかった、第1の半導体膜124の欠陥の消滅、第1の半導体膜124の歪みの緩和をすることができる。この加熱処理には、RTA(Rapid Thermal Anneal)装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。RTA装置には、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、600℃で4時間程度加熱するとよい。
このようにして作製されたSOI基板は、実施の形態3で説明する工程G(デバイス工程)で半導体装置へと加工される。
次に、第1の分離ボンド基板121に研磨レートが低い研磨処理を施し、第1の残存部126の形状を残したままで再生ボンド基板を作製する工程について説明する。以下の工程は、図8における工程E(第1の再生処理工程)に該当する。
まず、第1の分離ボンド基板121を取り出す。図4(A)の第1の分離ボンド基板121の周辺部の拡大図で示されるように、第1の分離ボンド基板121の周辺部には第1の残存部126が形成されている。第1の残存部126は、半導体基板側から順に残存脆化層127、残存半導体層125、残存絶縁膜123が形成されている。第1の分離ボンド基板121の分離面129には結晶欠陥が形成され、平坦性が損なわれている。研磨レートが低い研磨処理によって、第1の分離ボンド基板121の分離面129の結晶欠陥を除去し、平坦性を向上させ、再びボンド基板として使用可能にする。
次に、図4(B)に示すように、第1の残存部126の残存絶縁膜123を除去するのが好ましい。(図8の工程E−1に対応)。残存絶縁膜123は、フッ酸を含むエッチャントでウェットエッチング処理を行うことで除去することができる。フッ酸を含むエッチャントとしては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液(例えば、ステラケミファ社製、商品名:LAL500)を用いるのが望ましい。このウェットエッチングは、120秒〜1200秒行うのが好ましく、例えば600秒程度行うのが望ましい。また、ウェットエッチングは第1の分離ボンド基板121を処理槽内の溶液に浸漬することによって行われるので、複数の第1の分離ボンド基板121を一括処理することが可能である。残存絶縁膜123をウェットエッチングで除去することにより、次の研磨工程で研磨する対象を半導体膜だけに限定することができるので、研磨工程の所用時間を短くすることができる。
次に、図4(C)に示すように、第1の分離ボンド基板121に研磨を行い、周辺部に凸部130を有する第1の再生ボンド基板132を形成する(図8の工程E−5に対応)。研磨方法としては、化学機械研磨法(Chemical Mechanical Polishing:CMP法)を用いる。ここで、CMP法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー(研磨剤)を供給しながら研磨ステージと被加工物とを各々回転または揺動させて被研磨物の表面を、スラリーと被研磨物表面との間での化学反応と、研磨布と被研磨物との機械的研磨の作用により被加工物の表面を研磨する方法である。
ここで、第1の残存部126を完全に除去し、基板表面を完全に平坦化するには、研磨レートが高いCMP法による研磨を行う必要があり、研磨代が10μm以上となり、再生処理1回あたりのコストが大きくなる。そこで本実施の形態では、研磨レートが低いCMP法による研磨を行い、周辺部に凸部130を有する第1の再生ボンド基板132を作製する。このとき、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は75nm〜45nmとするのが好ましく、例えば、60nm程度とするのが望ましい。このように第1の分離ボンド基板121に研磨レートが低い研磨を行うことによって、基板表面の結晶欠陥を除去し、研磨代500nm〜1000nm程度で、平均面粗さ0.2nm〜0.5nm程度に平坦化された第1の再生ボンド基板132を作製することができる。なお、平均面粗さ(Ra)とは、JISB0601:2001(ISO4287:1997)で定義されている中心線平均粗さRaを、測定面に対して適用できるよう三次元に拡張したものである。
このとき、研磨によって、残存半導体層125及び残存脆化層127からなる第1の残存部126は除去されるが、本研磨工程における研磨レートは低いので、第1の残存部126も分離面129も同程度の研磨代で研磨される。よって、第1の残存部126の形状は、凸部130として第1の再生ボンド基板132上に残存する。
ここで、図4(C)に示すように、第1の再生ボンド基板132の中央部に平行、且つ凸部130より下に位置する基準面135を設定し、基準面135から凸部130の先端までの距離をD1とし、基準面135から中央部までの距離をD2とする。ボンド基板の周辺部のエッジロールオフ領域と研磨レートが低いCMP法による研磨によって、D1≦D2の関係を満たすことにより、第1の再生ボンド基板132を再びボンド基板として用いても、凸部130は第1の再生ボンド基板132とベース基板の接合を阻害しないので、第1の再生ボンド基板132とベース基板の貼り合わせを行うことができる。
以上の再生処理工程によって、第1の分離ボンド基板121の分離面129の結晶欠陥を除去し、平坦性を向上することができる。研磨レートが高い研磨を省いて研磨レートが低い研磨だけで、十分にボンド基板として使用できる第1の再生ボンド基板132を作製することができる。CMP法による研磨工程において、研磨レートの高い研磨工程を省き、研磨レートの低い研磨工程とすることによって、第1の分離ボンド基板121を平坦化するために必要な研磨代を低減することができる。故に1回の再生処理工程におけるボンド基板の取り代を削減することができるため、1枚のボンド基板を繰り返し使用する回数を増やすことができ、SOI基板作製のコストダウンに大きく貢献できる。
また、CMP法では基板を1枚ずつ処理する枚葉式の処理しか行うことができない。よって、再生処理工程におけるCMP法による研磨工程の割合が低減されることで、第1の分離ボンド基板121再生処理の高効率化を図ることができる。同時に、CMP法で用いられるスラリーや研磨布などの消耗品の消費を低減し、コストダウンを図ることができる。
以上の工程により、図8に示す工程A乃至工程Eを経て、ボンド基板100からSOI基板を作製し、SOI基板作製時に副成される第1の分離ボンド基板121を第1の再生ボンド基板132として再生し、再びボンド基板として用いることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
(実施の形態2)
本実施の形態に係るSOI基板の製造方法及びそれに伴うボンド基板の再生処理方法では、実施の形態1において示したボンド基板の再生方法を用いて、SOI基板作製工程、第1の再生処理工程及び第2の再生処理工程からなるサイクルを繰り返してSOI基板を作製する。以下、図5〜図7と図9のSOI基板作製工程図を参照して、本形態に係るSOI基板の製造方法及びボンド基板の再生処理方法の一つについて説明する。
まず、実施の形態1と同様に図9の工程A乃至工程Eを行い、第1の再生ボンド基板132を作製する。第1の再生ボンド基板132をボンド基板として用いて再びSOI基板を作製する工程について説明する。
実施の形態1で上述した工程A(ボンド基板工程)に従って、第1の再生ボンド基板132上に絶縁膜134を成膜し(図9の工程A−2に対応)、第1の再生ボンド基板132の表面から一定の深さの領域に脆化層136を形成し(図9の工程A−3に対応)、第1の再生ボンド基板132の表面の絶縁膜134の洗浄及び活性化を行う(図9の工程A−4に対応)。それぞれの工程の詳細については、実施の形態1と同様に行えばよい。
ただし、第1の再生ボンド基板132は、ボンド基板100と異なり、基板周辺部に凸部130が形成されている。よって、絶縁膜134形成においては、図5(A)の第1の再生ボンド基板132周辺部の拡大図で示すように、絶縁膜134は凸部130の段差に沿って成膜される。また、その後のイオン照射においては、図5(B)に示すように、段差のある絶縁膜134上からイオンビームを照射するので、形成された脆化層136は、凸部130で分断されるような形状となる。
次に、実施の形態1で上述した工程B(ベース基板工程)に従って、ベース基板138を準備し(図9の工程B−1に対応)、ベース基板138上に絶縁膜140を形成し(図9の工程B−2に対応)、ベース基板138の表面の絶縁膜140の洗浄及び活性化を行う(図9の工程B−3に対応)。それぞれの工程の詳細については、実施の形態1と同様に行えばよい。
次に、実施の形態1で上述した工程C(貼り合わせ工程)に従って、第1の再生ボンド基板132表面の絶縁膜134とベース基板138表面の絶縁膜140とを密着させ(図9の工程C−1に対応)、接合界面の結合力増加のための加熱処理を行い(図9の工程C−2に対応)、さらに加熱処理を行うことによって、第1の再生ボンド基板132を第2の半導体膜152と第2の分離ボンド基板142に分離する(図9の工程C−3に対応)。それぞれの工程の詳細については、実施の形態1と同様に行えばよい。
ここで、工程C−1における第1の再生ボンド基板132の周辺部の拡大図は図6(A)のようになる。図6(A)に示すように、第1の再生ボンド基板132、絶縁膜134及び脆化層136はベース基板面に対して傾斜して、ベース基板138上の絶縁膜140に貼り合わせられている。凸部130より内側のエッジロールオフ領域における、ベース基板面に対する第1の再生ボンド基板132の傾きは緩やかなので、第1の再生ボンド基板132とベース基板138との接合境界は、エッジロールオフ領域中において形成される。なお、第1の再生ボンド基板132は、ボンド基板100と異なり、基板周辺部に凸部130が形成されている。よって、凸部130の先端137においても、絶縁膜134と絶縁膜140の貼り合わせが行われ、貼り合わせられた絶縁膜134上の脆化層136で第1の再生ボンド基板132が分離し、ベース基板138の先端137に対応する位置上に、絶縁膜と半導体膜が形成されることもある。
さらに、工程(C−3)における第2の分離ボンド基板142の周辺部の拡大図は図6(B)のようになる。図6(B)の示すように、第2の分離ボンド基板142の周辺部には、残存絶縁膜144、残存半導体層146、残存脆化層148からなる第2の残存部150が形成される。第2の分離ボンド基板142の第2の残存部150は、第1の分離ボンド基板121の第1の残存部126と比較すると、新残存部151が増えて、ボンド基板中央部平坦側に拡がっている。新残存部151の幅は200μm〜500μm程度になる。また、第2の分離ボンド基板142の第2の残存部150と、第2の半導体膜152及び絶縁膜140とは、図3(A)で示された第1の再生ボンド基板132とベース基板138の接合境界において分離される。これによって、ベース基板138上には、第2の残存部150の分だけ第1の再生ボンド基板132よりもサイズの小さい第2の半導体膜152が形成される。また第2の半導体膜152は、第1の半導体膜124と比較して新残存部151の分だけ小さくなっている。
次に、上述の工程D(SOI基板仕上げ工程)に従って、ベース基板138上に絶縁膜140、絶縁膜134及び第2の半導体膜152が形成されたSOI基板の第2の半導体膜152表面の平坦化及び結晶性回復を行う。工程の詳細については、実施の形態1と同様に行えばよい。
このようにして作製されたSOI基板は、実施の形態1と同様に、実施の形態3で説明する工程G(デバイス工程)で半導体装置へと加工される。
次に、上述の工程E(第1の再生処理工程)に従って、第2の分離ボンド基板142に研磨レートが低い再生処理を施し、第2の残存部150の形状を残したままで第2の再生ボンド基板154として、第2の分離ボンド基板142を再生する。再生した第2の再生ボンド基板154は再びボンド基板として工程A(ボンド基板工程)に用いられる。
以上のように、工程A乃至工程DのSOI基板作製工程と工程Eの第1の再生処理工程とからなるサイクルを繰り返すことによって、SOI基板を効率よく作製することができる。しかし、このサイクルを繰り返すと、分離ボンド基板周辺部の残存部及び再生ボンド基板周辺部の凸部が大きくなり、それに伴ってSOI基板上に形成される半導体膜の面積が小さくなり、SOI基板上に半導体装置を作製できるエリアが狭くなる。このため、工程A乃至工程DのSOI基板作製工程と工程Eの第1の再生処理工程とからなるサイクルを複数回繰り返すごとに、第1の再生処理工程の代わりに、残存部を除去するための第2の再生処理工程を行うことが好ましい。なお、第2の再生処理工程を行うまでに、SOI基板作製工程と第1の再生処理工程のサイクルを繰り返す回数は、作製する半導体装置に必要な半導体膜の面積に応じて適宜設定すればよい。例えば、ボンド基板として対角5インチの正方形状の単結晶シリコン基板を用いる場合、周辺残存部の幅を1cm以下とするのが好ましく、10回〜30回のサイクルに1回周辺残存部を除去する第2の再生処理工程を行うのが好ましい。
そこで、SOI基板作製工程と第1の処理工程のサイクルを複数回繰り返して第3の残存部168が十分大きくなった第3の分離ボンド基板160に第2の再生処理を施し、第3の残存部168を除去して再生ボンド基板として再生する工程について説明する。以下の工程は、図9における工程F(第2の再生処理工程)に該当する。
まず、第3の分離ボンド基板160を取り出す。図7(A)の第3の分離ボンド基板160の第3の残存部168周辺の拡大図で示されるように、第3の分離ボンド基板160の周辺部には第3の残存部168が形成されている。第3の残存部168は、半導体基板側から順に残存脆化層166、残存半導体層164、残存絶縁膜162が形成されている。第3の分離ボンド基板160の分離面170には結晶欠陥が形成され、平坦性が損なわれている。
次に、図7(B)に示すように、第3の残存部168の残存絶縁膜162を除去する。(図9の工程F−1に対応)。残存絶縁膜162は、フッ酸を含むエッチャントでウェットエッチング処理を行うことで除去することができる。フッ酸を含むエッチャントとしては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液(例えば、ステラケミファ社製、商品名:LAL500)を用いるのが望ましい。このウェットエッチングは、120秒〜1200秒行うのが好ましく、例えば600秒程度行うのが望ましい。また、ウェットエッチングは第3の分離ボンド基板160を処理槽内の溶液に浸漬することによって行われるので、複数の第3の分離ボンド基板160を一括処理することが可能である。残存絶縁膜162をウェットエッチングで除去することにより、後の工程で行うCMP法による研磨時間を短くすることができる。
次に、第3の残存部168の残存半導体層164の段差をウェットエッチングで低減するのが好ましい(図9の工程F−2に対応)。残存半導体層164は、有機アルカリ水溶液をエッチャントとしてウェットエッチング処理を行うことで、段差を低減することができる。有機アルカリ水溶液としては、TMAH(Tetra Methyl Ammonium Hydroxide、テトラメチルアンモニウムヒドロキシド)を0.2〜5.0%含む水溶液(例えば、東京応化工業株式会社製、商品名:NMD3)を用いるのが好ましい。また、有機アルカリ水溶液の液温は、40℃〜70℃とするのが好ましく、例えば、液温を50℃程度にするのが望ましい。このウェットエッチングは、30秒〜600秒行うのが好ましく、例えば、60秒程度行うのが望ましい。ただし、ウェットエッチングの時間が長すぎると、第3の分離ボンド基板160及び残存半導体層164の表面の凹凸が激しくなる。また、ウェットエッチングは第3の分離ボンド基板160を処理槽内の溶液に浸漬することによって行われるので、複数の第3の分離ボンド基板160を一括処理することが可能である。
このウェットエッチングにより、分離面170に形成されている結晶欠陥を有する半導体層も除去することができる。また、残存半導体層164による段差を10nm〜70nm程度に低減することができる。分離面170に形成されている結晶欠陥を除去し、残存半導体層164の段差を低減することにより、次の工程で行うCMP法による研磨工程を短くすることができる。
次に、図7(C)に示すように、第3の分離ボンド基板160に研磨を行い、第3の再生ボンド基板172を形成する(図9の工程F−3に対応)。研磨方法としては、CMP法を用いる。CMP法は、高い研磨レートの一次研磨から始めて、低い研磨レートの仕上げ研磨へ段階的に行うのが好ましい。一次研磨と仕上げ研磨の間に研磨レートが中間になる2次研磨を加えるとさらに好ましい。一次研磨としては、研磨布はポリウレタン研磨布を用いるのが好ましく、スラリーの粒径は180nm〜120nmとするのが好ましく、例えば、150nm程度とするのが望ましい。このとき、研磨代は5μm〜20μm程度にするのが好ましい。二次研磨としては、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は120nm〜75nmとするのが好ましく、例えば、90nm程度とするのが望ましい。このとき、研磨代は2μm〜10μm程度にするのが好ましい。仕上げ研磨としては、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は75nm〜45nmとするのが好ましく、例えば、60nm程度とするのが望ましい。このとき、研磨代は500nm〜1000nm程度にするのが好ましい。一次研磨から仕上げ研磨までの研磨代の合計は5μm〜20μm程度にするのが好ましい。
このように、第3の分離ボンド基板160に研磨を行うことによって、研磨代5μm〜20μm程度で、平均面粗さ(Ra)が0.2nm〜0.5nm程度に平坦化された第3の再生ボンド基板172を形成することができる。このとき研磨によって、残存半導体層164及び残存脆化層166からなる第3の残存部168は除去される。研磨レートが高い研磨を用いることによって、第3の再生ボンド基板172の周辺部に残存部の形跡を残すことなく、研磨を行うことができる。また、第3の再生ボンド基板172についても、周辺部にCMP法によるエッジロールオフ領域が形成され、中央部より周辺部の厚さが薄くなるため、再びボンド基板として工程Aに用いることができる。
以上の工程により、第3の分離ボンド基板160は、第3の再生ボンド基板172へと再生される。得られた第3の再生ボンド基板172は工程Aにおいてボンド基板として再度利用することができ、SOI基板作製工程と第1の再生処理工程とからなるサイクルを廻すことができる。
本実施の形態で示したように、SOI基板作製工程と基板周辺部に分離ボンド基板の残存部に由来する凸部の形成される第1の再生処理工程からなるサイクルを複数回繰り返し、分離ボンド基板の残存部が大きくなると第1の再生処理工程の代わりに、残存部を除去する第2の再生処理工程を行うことで、ボンド基板の研磨工程を削減させながら、SOI基板上の半導体膜の面積を維持することができる。よって、再生処理工程を行うたびに基板周辺の残存部を除去する場合と比較すると、1回の再生処理工程におけるボンド基板の取り代を削減することができるため、1枚のボンド基板を繰り返し使用する回数を増やすことができ、SOI基板作製のコストダウンに大きく貢献できる。また、CMP法では基板を1枚ずつ処理する枚葉式の処理しか行うことができない。よって、再生処理工程におけるCMP法による研磨工程を削減することで、再生処理工程の高効率化を図ることができる。同時に、CMP法で用いられるスラリーや研磨布などの消耗品の浪費を抑え、コストダウンを図ることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
(実施の形態3)
本実施の形態では、上記実施の形態で作製したSOI基板を用いて、半導体装置を作製する方法を説明する。なお、本実施の形態で示す工程は、図8及び図9における工程F(デバイス工程)に該当する。
まず、図10および図11を参照して、nチャネル型薄膜トランジスタ、およびpチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ(TFT)を組み合わせることで、各種の半導体装置を形成することができる。
SOI基板として、上記実施の形態1の方法で作製したSOI基板を用いる場合について説明する。図10(A)は、図2(C)のSOI基板の断面図である。
エッチングにより、第1の半導体膜124を素子分離して、図10(B)に示すように半導体膜251、252を形成する。半導体膜251はnチャネル型のTFTを構成し、半導体膜252はpチャネル型のTFTを構成する。
図10(C)に示すように、半導体膜251、252上に絶縁膜254を形成する。次に、絶縁膜254を介して半導体膜251上にゲート電極255を形成し、半導体膜252上にゲート電極256を形成する。
なお、第1の半導体膜124のエッチングを行う前に、TFTのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を第1の半導体膜124に添加することが好ましい。例えば、nチャネル型TFTが形成される領域にアクセプタとなる不純物元素を添加し、pチャネル型TFTが形成される領域にドナーとなる不純物元素を添加する。
次に、図10(D)に示すように半導体膜251にn型の低濃度不純物領域257を形成し、半導体膜252にp型の高濃度不純物領域259を形成する。具体的には、まず、半導体膜251にn型の低濃度不純物領域257を形成する。このため、pチャネル型TFTとなる半導体膜252をレジストでマスクし、不純物元素を半導体膜251に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極255がマスクとなり、半導体膜251に自己整合的にn型の低濃度不純物領域257が形成される。半導体膜251のゲート電極255と重なる領域はチャネル形成領域258となる。
次に、半導体膜252を覆うマスクを除去した後、nチャネル型TFTとなる半導体膜251をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体膜252に添加する。不純物元素として、ホウ素、アルミニウム、ガリウム等を添加することができる。不純物元素の添加工程では、ゲート電極256がマスクとして機能して、半導体膜252にp型の高濃度不純物領域259が自己整合的に形成される。高濃度不純物領域259はソース領域またはドレイン領域として機能する。半導体膜252のゲート電極256と重なる領域はチャネル形成領域260となる。ここでは、n型の低濃度不純物領域257を形成した後、p型の高濃度不純物領域259を形成する方法を説明したが、先にp型の高濃度不純物領域259を形成することもできる。
次に、半導体膜251を覆うレジストを除去した後、プラズマCVD法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図11(A)に示すように、ゲート電極255、256の側面に接するサイドウォール絶縁膜261、262を形成する。この異方性エッチングにより、絶縁膜254もエッチングされる。
次に、図11(B)に示すように、半導体膜252をレジスト265で覆う。半導体膜251にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体膜251に高ドーズ量で不純物元素を添加する。ゲート電極255およびサイドウォール絶縁膜261がマスクとなり、n型の高濃度不純物領域267が形成される。次に、不純物元素の活性化のための加熱処理を行う。
活性化の加熱処理の後、図11(C)に示すように、水素を含んだ絶縁膜268を形成する。絶縁膜268を形成後、350℃以上450℃以下の温度による加熱処理を行い、絶縁膜268中に含まれる水素を半導体膜251、252中に拡散させる。絶縁膜268は、プロセス温度が350℃以下のプラズマCVD法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体膜251、252に水素を供給することで、半導体膜251、252中および絶縁膜254との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁膜269を形成する。層間絶縁膜269は、酸化シリコン膜、BPSG(Boron Phosphorus Silicon Glass)膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜269にコンタクトホールを形成した後、図11(C)に示すように配線270を形成する。配線270の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ3層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、nチャネル型TFTとpチャネル型TFTを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるSOI基板の作製過程で、分離ボンド基板の再生処理工程を行い、1枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
図10及び図11を参照してTFTの作製方法を説明したが、TFTの他、容量、抵抗などTFTと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
(実施の形態4)
本実施の形態では、本発明を適用して作製した半導体装置の具体的な態様について、図12及び図13を参照しながら、説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図12はマイクロプロセッサ500の構成例を示すブロック図である。
マイクロプロセッサ500は、演算回路501(Arithmetic logic unit。ALUともいう。)、演算回路制御部502(ALU Controller)、命令解析部503(Instruction Decoder)、割り込み制御部504(Interrupt Controller)、タイミング制御部505(Timing Controller)、レジスタ506(Register)、レジスタ制御部507(Register Controller)、バスインターフェース508(Bus I/F)、読み出し専用メモリ509、およびメモリインターフェース510を有している。
バスインターフェース508を介してマイクロプロセッサ500に入力された命令は、命令解析部503に入力され、デコードされた後、演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505に入力される。演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505は、デコードされた命令に基づき様々な制御を行う。
演算回路制御部502は、演算回路501の動作を制御するための信号を生成する。また、割り込み制御部504は、マイクロプロセッサ500のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部504は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部507は、レジスタ506のアドレスを生成し、マイクロプロセッサ500の状態に応じてレジスタ506の読み出しや書き込みを行う。タイミング制御部505は、演算回路501、演算回路制御部502、命令解析部503、割り込み制御部504、およびレジスタ制御部507の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部505は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図12に示すように、内部クロック信号CLK2は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図13は、このような半導体装置の構成例を示すブロック図である。図13に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ(以下、「RFCPU」という)と呼ぶことができる。
図13に示すように、RFCPU511は、アナログ回路部512とデジタル回路部513を有している。アナログ回路部512として、共振容量を有する共振回路514、整流回路515、定電圧回路516、リセット回路517、発振回路518、復調回路519と、変調回路520を有している。デジタル回路部513は、RFインターフェース521、制御レジスタ522、クロックコントローラ523、インターフェース524、中央処理ユニット525、ランダムアクセスメモリ526、読み出し専用メモリ527を有している。
RFCPU511の動作の概要は以下の通りである。アンテナ528が受信した信号は共振回路514により誘導起電力を生じる。誘導起電力は、整流回路515を経て容量部529に充電される。この容量部529はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部529は、RFCPU511を構成する基板に集積されている必要はなく、他の部品としてRFCPU511に組み込むこともできる。
リセット回路517は、デジタル回路部513をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路518は、定電圧回路516により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路519は、受信信号を復調する回路であり、変調回路520は、送信するデータを変調する回路である。
例えば、復調回路519はローパスフィルタで形成され、振幅変調(ASK)方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調(ASK)方式の送信信号の振幅を変動させて送信するため、変調回路520は、共振回路514の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ523は、電源電圧または中央処理ユニット525における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路530が行っている。
アンテナ528からRFCPU511に入力された信号は復調回路519で復調された後、RFインターフェース521で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ522に格納される。制御コマンドには、読み出し専用メモリ527に記憶されているデータの読み出し、ランダムアクセスメモリ526へのデータの書き込み、中央処理ユニット525への演算命令などが含まれている。
中央処理ユニット525は、インターフェース524を介して読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522にアクセスする。インターフェース524は、中央処理ユニット525が要求するアドレスより、読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット525の演算方式は、読み出し専用メモリ527にOS(オペレーティングシステム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット525が処理する方式を適用できる。
本実施の形態の半導体装置である、マイクロプロセッサ及びRFCPUに用いるSOI基板の作製過程で、分離ボンド基板の再生処理工程を行い、1枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
(実施の形態5)
本実施の形態では、本発明を適用して作製した表示装置について、図14及び図15を参照しながら、説明する。
まず、液晶表示装置について、図14を参照して説明する。図14(A)は液晶表示装置の画素の平面図であり、図14(B)は、J−K切断線による図14(A)の断面図である。
図14(A)に示すように、画素は、単結晶半導体膜320、単結晶半導体膜320と交差している走査線322、走査線322と交差している信号線323、画素電極324、画素電極324と単結晶半導体膜320を電気的に接続する電極328を有する。単結晶半導体膜320は、ベース基板120上に設けられた単結晶半導体膜から形成された層であり、画素のTFT325を構成する。
SOI基板には上記実施の形態で示したSOI基板が用いられている。図14(B)に示すように、ベース基板120上に、第2の絶縁膜122及び第1の絶縁膜102を介して単結晶半導体膜320が積層されている。TFT325の単結晶半導体膜320は、SOI基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜320には、チャネル形成領域341、不純物元素が添加されたn型の高濃度不純物領域342が形成されている。TFT325のゲート電極は走査線322に含まれ、ソース電極およびドレイン電極の一方は信号線323に含まれている。
層間絶縁膜327上には、信号線323、画素電極324および電極328が設けられている。層間絶縁膜327上には、柱状スペーサ329が形成されている。信号線323、画素電極324、電極328および柱状スペーサ329を覆って配向膜330が形成されている。対向基板332には、対向電極333、対向電極を覆う配向膜334が形成されている。柱状スペーサ329は、ベース基板120と対向基板332の隙間を維持するために形成される。柱状スペーサ329によって形成される隙間に液晶層335が形成されている。信号線323および電極328と高濃度不純物領域342との接続部は、コンタクトホールの形成によって層間絶縁膜327に段差が生じるので、この接続部では液晶層335の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ329を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置(以下、EL表示装置という。)について図15を参照して説明する。図15(A)はEL表示装置の画素の平面図であり、図15(B)は、J−K切断線による図15(A)の断面図である。
図15(A)に示すように、画素は、TFTでなる選択用トランジスタ401、表示制御用トランジスタ402、走査線405、信号線406、および電流供給線407、画素電極408を含む。エレクトロルミネセンス材料を含んで形成される層(EL層)が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極408である。また、半導体膜403は、選択用トランジスタ401のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜404は、表示制御用トランジスタ402のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜403、404は、ベース基板上に設けられた単結晶半導体膜302から形成された層である。
選択用トランジスタ401において、ゲート電極は走査線405に含まれ、ソース電極またはドレイン電極の一方は信号線406に含まれ、他方は電極410として形成されている。表示制御用トランジスタ402は、ゲート電極412が電極411と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極408に電気的に接続される電極413として形成され、他方は、電流供給線407に含まれている。
表示制御用トランジスタ402はpチャネル型のTFTである。図15(B)に示すように、半導体膜404には、チャネル形成領域451、およびp型の高濃度不純物領域452が形成されている。なお、SOI基板は、実施の形態で作製したSOI基板が用いられている。
表示制御用トランジスタ402のゲート電極412を覆って、層間絶縁膜427が形成されている。層間絶縁膜427上に、信号線406、電流供給線407、電極411、413などが形成されている。また、層間絶縁膜427上には、電極413に電気的に接続されている画素電極408が形成されている。画素電極408は周辺部が絶縁性の隔壁層428で囲まれている。画素電極408上にはEL層429が形成され、EL層429上には対向電極430が形成されている。補強板として対向基板431が設けられており、対向基板431は樹脂層432によりベース基板120に固定されている。
EL表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。SOI基板の作製工程、およびゲッタリング工程を含む製造方法でEL表示を作製することで、選択用トランジスタ401および表示制御用トランジスタ402は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
また、本実施の形態の半導体装置である、液晶表示装置及びEL表示装置に用いるSOI基板の作製過程で、分離ボンド基板の再生処理工程を行い、1枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
(実施の形態6)
本実施の形態では、本発明を適用して作製した電子機器について、図16及び図17を参照しながら、説明する。
SOI基板を用いることで、様々な電気機器を作製することができる。電気機器としては、テレビジョン、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポなど)、コンピュータ、ノート型コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図16、図17に示す。
図16は、本発明を適用した携帯電話の一例であり、図16(A)が正面図、図16(B)が背面図、図16(C)が2つの筐体をスライドさせたときの正面図である。携帯電話700は、筐体701及び筐体702二つの筐体で構成されている。携帯電話700は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話700は、筐体701及び筐体702で構成されている。筐体701においては、表示部703、スピーカ704、マイクロフォン705、操作キー706、ポインティングデバイス707、表面カメラ用レンズ708、外部接続端子ジャック709及びイヤホン端子710等を備え、筐体702においては、キーボード711、外部メモリスロット712、裏面カメラ713、ライト714等により構成されている。また、アンテナは筐体701に内蔵されている。
また、携帯電話700には、上記の構成に加えて、非接触型ICチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体701と筐体702(図16(A)に示す。)は、スライドさせることが可能であり、スライドさせることで図16(C)のように展開する。表示部703には、本実施の形態で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部703と表面カメラ用レンズ708を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部703をファインダーとして用いることで、裏面カメラ713及びライト714で静止画及び動画の撮影が可能である。
スピーカ704及びマイクロフォン705を用いることで、携帯電話700は、音声記録装置(録音装置)又は音声再生装置として使用することができる。また、操作キー706により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード711を用いると便利である。更に、重なり合った筐体701と筐体702(図16(A))をスライドさせることで、図16(C)のように展開させることができる。携帯情報端末として使用する場合には、キーボード711及びポインティングデバイス707を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック709はACアダプタ及びUSBケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット712に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体702の裏面(図16(B))には、裏面カメラ713及びライト714を備え、表示部703をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、USBポート、テレビワンセグ受信機能、非接触ICチップ又はイヤホンジャック等を備えたものであってもよい。
図17(A)は表示装置であり、筐体801、支持台802、表示部803、スピーカー部804、ビデオ入力端子805等を含む。なお、表示装置は、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
図17(B)はコンピュータであり、筐体812、表示部813、キーボード814、外部接続ポート815、マウス816等を含む。
図17(C)はビデオカメラであり、表示部822、外部接続ポート824、リモコン受信部825、受像部826、操作キー829等を含む。
本実施の形態にて説明した各種電子機器は、SOI基板の作製過程で、分離ボンド基板の再生処理工程を行い、1枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。