JP5568260B2 - Ｓｏｉ基板の作製方法 - Google Patents

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。

近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁表面上に形成された薄い単結晶シリコン膜の特長を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができる。またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路を実現することができる。

ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）が挙げられる。スマートカットを用いることにより、シリコン基板上だけでなく、ガラス基板等の絶縁基板上に単結晶シリコン膜を有するＳＯＩ基板も作製できる。（例えば、特許文献１参照）。スマートカットを用いた、ガラス基板上に単結晶シリコン薄膜を有するＳＯＩ基板の作製方法の概要は以下のようになる。まず、単結晶シリコン片表面に二酸化珪素膜を形成する。次に、単結晶シリコン片に水素イオンを注入することによって単結晶シリコン片中の所定の深さに水素イオン打ち込み面を形成する。それから、二酸化珪素膜を介して、水素イオンを注入した単結晶シリコン片をガラス基板に接合させる。しかる後熱処理を施すことで、該水素イオン打ち込み面が劈開面となり、水素イオンを注入した単結晶シリコン片が薄膜状に分離し、接合させたガラス基板上に単結晶シリコン薄膜を形成することができる。このスマートカットは水素イオン注入剥離法と呼ぶこともある。

特開２００４−８７６０６号公報

スマートカットを用いてＳＯＩ基板を作製すると、ボンド基板（単結晶半導体基板）をガラス基板に貼り合わせた後、ボンド基板を分離することによってガラス基板上に薄膜の半導体膜が形成される。貼り合わせたボンド基板の大部分はガラス基板から分離されてしまう。しかし、ガラス基板と分離したボンド基板（分離ボンド基板）は、再生処理を施すことによって、再びＳＯＩ基板作製用のボンド基板に使用することができる。以上の工程を繰り返すことによって、１枚のボンド基板から複数枚のＳＯＩ基板用の半導体膜を形成することができるので、ＳＯＩ基板作製のコスト削減と高効率化を図ることができる。

しかし、スマートカットによって薄膜の半導体膜が分離された分離ボンド基板表面は、結晶欠陥が多く形成され、平坦性も大きく損なわれている。特に、ベース基板としてガラス基板、ボンド基板として単結晶シリコン基板というように、互いに熱膨張係数の異なる基板を用いる場合は、ガラス基板に貼り合わせられた半導体膜及び分離ボンド基板の分離面に膜厚ムラが現れるという問題がある。この膜厚ムラは１０ｎｍ〜１００ｎｍ程度の厚さであり、例えば、矩形状のボンド基板の場合、膜厚ムラはＬ字状又はコの字状に現れる。表面に膜厚ムラのあるボンド基板をＳＯＩ基板作製に再利用した場合、ガラス基板とボンド基板がうまく貼り合わせられない等の問題が発生する恐れがある。

ここで、ボンド基板表面の膜厚ムラを除去し、平坦化するための方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）が挙げられる。しかし、ＣＭＰ法は基板表面を機械的に研磨する方法のため、ボンド基板の研磨代（研磨量）が大きくなるという問題がある。つまり、再生処理工程におけるボンド基板の取り代が大きくなり、１枚のボンド基板を再生使用できる回数が減るためにコスト増大につながる。

特に、市販の単結晶シリコンウエハ等のボンド基板は、角を面取りした面取り部が周辺部に存在するので、ボンド基板の周辺部をガラス基板にうまく貼り合わせることができない。よって、ボンド基板を分離したときに、本来ガラス基板と貼り合わせられる半導体膜の周辺部が分離ボンド基板の周辺部に残存してしまう。この半導体層などからなる凸部がボンド基板周辺部に存在することにより、ＣＭＰ法を用いるときの研磨代がさらに増大する。

上記の問題を鑑み、本発明の一態様は、半導体膜が分離された後の分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板に再生する方法を提供することを課題とする。

本発明の一態様は、ボンド基板上に絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、絶縁膜を介してガラス基板と貼り合わせ、脆化層においてボンド基板を、ガラス基板上に絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、分離ボンド基板にウェットエッチングを行い、分離ボンド基板を酸化雰囲気下でハロゲンを含むガスを添加して熱酸化処理を行って、分離ボンド基板表面に酸化膜を形成し、酸化膜にウェットエッチングを行い、分離ボンド基板に研磨を行って再生ボンド基板を形成し、再生ボンド基板を再びボンド基板として用いることを特徴とするＳＯＩ基板の作製方法である。

本発明の他の一態様は、ボンド基板上に絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、絶縁膜を介してガラス基板と貼り合わせ、脆化層においてボンド基板を、ガラス基板上に絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、分離ボンド基板にフッ酸を含む溶液をエッチャントとする第１のウェットエッチングを行い、分離ボンド基板に有機アルカリ水溶液をエッチャントとする第２のウェットエッチングを行い、分離ボンド基板を酸化雰囲気下でハロゲンを含むガスを添加して熱酸化処理を行って、分離ボンド基板表面に酸化膜を形成し、酸化膜にフッ酸を含む溶液をエッチャントとする第３のウェットエッチングを行い、分離ボンド基板に研磨を行って再生ボンド基板を形成し、再生ボンド基板を再びボンド基板として用いることを特徴とするＳＯＩ基板の作製方法である。

なお、分離ボンド基板にフッ酸を含む溶液をエッチャントとする第１のウェットエッチングを行い、分離ボンド基板に有機アルカリ水溶液をエッチャントとする第２のウェットエッチングを行い、分離ボンド基板を酸化雰囲気下でハロゲンを含むガスを添加して熱酸化処理を行って分離ボンド基板表面に酸化膜を形成し、酸化膜にフッ酸を含む溶液をエッチャントとする第３のウェットエッチングを行い、ボンド基板分離の際に、分離ボンド基板の分離面に生じる膜厚ムラを除去することが好ましい。

また、分離ボンド基板にフッ酸を含む溶液をエッチャントとする第１のウェットエッチングを行い、分離ボンド基板に有機アルカリ水溶液をエッチャントとする第２のウェットエッチングを行い、分離ボンド基板を酸化雰囲気下でハロゲンを含むガスを添加して熱酸化処理を行って分離ボンド基板表面に酸化膜を形成し、酸化膜にフッ酸を含む溶液をエッチャントとする第３のウェットエッチングを行い、分離ボンド基板に研磨を行って、ボンド基板分離の際に、分離ボンド基板の周辺部に残存した半導体膜及び絶縁膜を除去することが好ましい。

また、絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜若しくは窒化酸化シリコン膜から選ばれた単数の膜又は複数の膜の積層であることが好ましい。また、酸化シリコン膜は、有機シランガスを用いた化学気相成長法により形成されたものであることが好ましい。また、酸化シリコン膜は、ボンド基板を熱酸化して形成されたものであることが好ましい。

また、ガラス基板上に接して第２の絶縁膜を形成することが好ましい。また、第２の絶縁膜は、窒化シリコン膜又は窒化酸化シリコン膜であることが好ましい。

また、ボンド基板は、単結晶シリコン基板であることが好ましい。また、ガラス基板は、アルミノシリケートガラス、バリウムホウケイ酸ガラス、又はアルミノホウケイ酸ガラスであることが好ましい。

また、フッ酸を含む溶液は、フッ酸とフッ化アンモニウムと界面活性剤とを含む混合溶液であることが好ましい。また、有機アルカリ水溶液は、テトラメチルアンモニウムヒドロキシドを含む水溶液であることが好ましい。また、ハロゲンを含むガスとして、ＨＣｌを用いることが好ましい。また、酸化膜は、ハロゲンを含むことが好ましい。

また、研磨として、化学的機械的研磨法（ＣＭＰ法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いることが好ましい。

本発明の一態様は、半導体膜が分離された後の分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板に再生する方法を提供することができる。

本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の分離ボンド基板の分離面を示す図。 本発明の一態様に係るＳＯＩ基板の作製工程を示す図。 本発明の一態様に係るＳＯＩ基板を用いた半導体装置の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板を用いた半導体装置の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板を用いた半導体装置を示す図。 本発明の一態様に係るＳＯＩ基板を用いた半導体装置を示す図。 本発明の一態様に係るＳＯＩ基板を用いた表示装置を示す図。 本発明の一態様に係るＳＯＩ基板を用いた表示装置を示す図。 本発明の一態様に係るＳＯＩ基板を用いた電子機器を示す図。 本発明の一態様に係るＳＯＩ基板を用いた電子機器を示す図。 本発明の一態様に係るＳＯＩ基板の分離ボンド基板の分離面の写真 本発明の一態様に係るＳＯＩ基板の分離ボンド基板の分離面の写真 本発明の一態様に係るＳＯＩ基板の分離ボンド基板の分離面の写真

以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。

（実施の形態１）
本実施の形態に係るＳＯＩ基板の製造方法は、ボンド基板である半導体基板から分離させた半導体膜をベース基板に接合してＳＯＩ基板を製造する。そして、半導体膜が分離された分離ボンド基板に再生処理を施して、ボンド基板として再利用する。以下、図１〜図５と図６のＳＯＩ基板作製工程図を参照して、本形態に係るＳＯＩ基板の製造方法の一つについて説明する。

最初に、ボンド基板１００に脆化層１０４を形成し、ベース基板となるガラス基板１２０との貼り合わせの準備を行う工程について説明する。以下の工程は、図６において工程Ａ（ボンド基板工程）に該当する。

まず図１（Ａ）のような、ボンド基板１００を準備する（図６の工程Ａ−１に対応）。ボンド基板１００としては、市販の半導体基板を用いることができ、例えば、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板１００として用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。また、市販のシリコン基板の周辺部には、図１（Ａ）に示すような、欠けやひび割れを防ぐための面取り部が存在する。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、ボンド基板１００として、矩形状の単結晶シリコン基板を用いる場合について示す。

次に図１（Ｂ）に示すように、ボンド基板１００の表面を洗浄した後、ボンド基板１００上に絶縁膜１０２を形成する（図６の工程Ａ−２に対応）。絶縁膜１０２は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化シリコンを絶縁膜１０２として用いる。絶縁膜１０２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いることができる。なお、ボンド基板１００の表面は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて洗浄しておくのが好ましい。

なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

酸化シリコンを絶縁膜１０２として用いる場合、絶縁膜１０２はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１０２の表面を酸素プラズマ処理で緻密化しても良い。

また、有機シランガスを用いて化学気相成長法により作製される酸化シリコンを、絶縁膜１０２として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

また、ボンド基板１００を酸化することで得られる酸化膜で、絶縁膜１０２を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化を用いても良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ、ＢＣｌ_３、Ｆ_２、Ｂｒ_２などから選ばれた一種又は複数種ガスを用いることができる。なお、図１（Ｂ）では、ボンド基板１００の一方の面にしか絶縁膜１０２が形成されていないが、本実施の形態はこれに限定されない。ボンド基板１００を酸化することで得られる酸化膜によって絶縁膜１０２を形成する場合、ボンド基板１００を覆うように絶縁膜１０２が形成されていても良い。

例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下の温度で熱処理を行う。例えば９５０℃程度で熱処理を行うとよい。処理時間は０．１〜６時間、好ましくは２．５〜３．５時間とすればよい。形成される酸化膜の膜厚は、１５ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）、例えば１００ｎｍとすることができる。

このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０^１７ａｔｏｍｓ／ｃｍ^３〜１×１０^２１ａｔｏｍｓ／ｃｍ^３の濃度で酸化膜に含ませることにより、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。

また、絶縁膜１０２に、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることにより、ボンド基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁膜１０２を形成した後に行われる熱処理により、ボンド基板１００に含まれる不純物が絶縁膜１０２に析出し、ハロゲン原子（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁膜１０２中に捕集した当該不純物を固定してボンド基板１００の汚染を防ぐことができる。また、絶縁膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。

また、酸化処理に含まれるハロゲン元素により、ボンド基板１００の表面の欠陥が終端化されるため、酸化膜とボンド基板１００との界面の局在準位密度を低減することができる。

ベース基板として、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むようなガラス基板を用いる場合、上記不純物がベース基板からＳＯＩ基板の半導体膜に拡散することを防止できるような膜を、少なくとも１層以上、絶縁膜１０２が有することが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁膜１０２が有することで、絶縁膜１０２をバリア膜として機能させることができる。

窒化シリコンを絶縁膜１０２として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化シリコンを絶縁膜１０２として用いる場合、シランとアンモニアの混合ガス、またはシランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。

例えば、絶縁膜１０２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。

絶縁膜１０２を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ〜３００ｎｍの窒化シリコン膜、窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、ボンド基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜およびボンド基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。

例えば、絶縁膜１０２をブロッキング膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁膜１０２を形成すると良い。

次に図１（Ｃ）に示すように、ボンド基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁膜１０２を介してボンド基板１００に照射し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０４を形成する（図６の工程Ａ−３に対応）。脆化層１０４が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０４が形成される。イオンを添加する深さで、後にボンド基板１００から分離される半導体膜１２４の厚さが決定される。脆化層１０４が形成される深さは、例えばボンド基板１００の表面から５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度とすると良い。なお、本実施の形態では、イオンの照射を絶縁膜１０２の形成後に行っているが、これに限られず、絶縁膜１０２の形成前にイオンの照射を行っても良い。

イオンをボンド基板１００に添加するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましい。ただし、イオンドーピング法でイオンを添加する場合、質量分離を伴うイオン注入法と比較すると、イオンの添加される深さに多少バラツキが出るため、ボンド基板１００の表面から３００ｎｍ乃至７００ｎｍ程度、例えば５００ｎｍ程度の深さまで、水素イオンにより損傷することがある。

ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン照射を行う場合、イオンビームに、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋が７０％以上含まれるようにすることが好ましく、Ｈ_３ ^＋の割合は８０％以上がより好ましい。Ｈ_３ ^＋の割合を７０％以上とすることで、イオンビームに含まれるＨ_２ ^＋イオンの割合が相対的に小さくなり、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの添加効率が向上し、タクトタイムを短縮することができる。

また、Ｈ_３ ^＋はＨ^＋、Ｈ_２ ^＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ_３ ^＋の割合が多い場合と、Ｈ^＋、Ｈ_２ ^＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を添加することができる。また前者の場合、ボンド基板１００に添加される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０４の厚さ自体も薄くすることができる。

水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることが好ましい。そのようにイオン照射を行うことによって、イオンビームに含まれるイオン種及びその割合や絶縁膜１０２の膜厚にもよるが、脆化層１０４をボンド基板１００の表面から深さ５０ｎｍ以上５００ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度の領域に形成することができる。

次に、絶縁膜１０２が形成されたボンド基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や純水と窒素による２流体ジェット洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄や２流体ジェット洗浄の後、ボンド基板１００をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁膜１０２表面の親水性を向上させる表面の活性化処理を行うことができる。

絶縁膜１０２の表面の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理若しくはラジカル処理で行うことができる（図６の工程Ａ−４に対応）。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。

ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。

酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ_２＋ｈν（λ_１ｎｍ）→Ｏ（^３Ｐ）＋Ｏ（^３Ｐ） （１）
Ｏ（^３Ｐ）＋Ｏ_２→Ｏ_３ （２）
Ｏ_３＋ｈν（λ_２ｎｍ）→Ｏ（^１Ｄ）＋Ｏ_２ （３）

上記反応式（１）において、酸素（Ｏ_２）を含む雰囲気下で２００ｎｍ未満の波長（λ_１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（^３Ｐ））が生成される。次に、反応式（２）において、基底状態の酸素原子（Ｏ（^３Ｐ））と酸素（Ｏ_２）とが反応してオゾン（Ｏ_３）が生成される。そして、反応式（３）において、生成されたオゾン（Ｏ_３）を含む雰囲気下で２００ｎｍ以上の波長（λ_２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（^１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ_１＝１８５ｎｍ、λ_２＝２５４ｎｍ）により行うことができる。

また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ_２＋ｈν（λ_３ｎｍ）→Ｏ（^１Ｄ）＋Ｏ（^３Ｐ） （４）
Ｏ（^３Ｐ）＋Ｏ_２→Ｏ_３ （５）
Ｏ_３＋ｈν（λ_３ｎｍ）→Ｏ（^１Ｄ）＋Ｏ_２ （６）

上記反応式（４）において、酸素（Ｏ_２）を含む雰囲気下で１８０ｎｍ未満の波長（λ_３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（^１Ｄ）と基底状態の酸素原子（Ｏ（^３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（^３Ｐ））と酸素（Ｏ_２）とが反応してオゾン（Ｏ_３）が生成する。反応式（６）において、生成されたオゾン（Ｏ_３）を含む雰囲気下で１８０ｎｍ未満の波長（λ_３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ_３＝１７２ｎｍ）により行うことができる。

２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。

酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。

次に、ベース基板となるガラス基板１２０のボンド基板１００との貼り合わせの準備を行う工程について説明する。以下の工程は、図６における工程Ｂ（ガラス基板工程）に該当する。

まず、ガラス基板１２０を準備する（図６の工程Ｂ−１に対応）。ガラス基板１２０としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板を用いることが出来る。なお、ガラス基板１２０としては、熱膨張係数が２５×１０^−７／℃以上５０×１０^−７／℃以下（好ましくは、３０×１０^−７／℃以上４０×１０^−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、ガラス基板１２０として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。

また、ガラス基板１２０として、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８５０ｍｍ×３０５０ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をガラス基板１２０として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。

また、ガラス基板１２０上に絶縁膜１２２を形成しておくのが好ましい（図６の工程Ｂ−２に対応）。ただし、ガラス基板１２０は、その表面に絶縁膜１２２が必ずしも形成されていなくとも良い。しかし、ガラス基板１２０の表面に絶縁膜１２２として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成しておくことで、ガラス基板１２０からボンド基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。

貼り合わせを行う前に、ガラス基板１２０の表面を洗浄する。ガラス基板１２０の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄や、２流体ジェット洗浄や、オゾン水による洗浄で行うことができる。また、絶縁膜１０２と同様に、絶縁膜１２２の表面に、原子ビーム若しくはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理若しくはラジカル処理などの表面活性化処理を行ってから貼り合わせを行うと良い（図６の工程Ｂ−３に対応）。

次に、ボンド基板１００とガラス基板１２０を貼り合わせ、ボンド基板１００を、ＳＯＩ基板となるガラス基板１２０に貼り合わせられた半導体膜１２４と、再生処理工程に廻されて再生ボンド基板として再生される分離ボンド基板１２１と、に分離する工程について説明する。以下の工程は、図６における工程Ｃ（貼り合わせ工程）に該当する。

次に図２（Ａ）に示すように、絶縁膜１０２がガラス基板１２０側を向くように、絶縁膜１０２及び絶縁膜１２２を介してボンド基板１００とガラス基板１２０を貼り合わせる（図６の工程Ｃ−１に対応）。

貼り合わせは、ガラス基板１２０の端の一箇所に１Ｎ／ｃｍ^２〜５００Ｎ／ｃｍ^２、好ましくは１Ｎ／ｃｍ^２〜２０Ｎ／ｃｍ^２程度の圧力を加える。ガラス基板１２０の圧力をかけた部分から絶縁膜１０２とガラス基板１２０とが接合し始め、自発的に接合が全面におよび、１枚のガラス基板１２０とボンド基板１００とが貼り合わされる。

しかし、本実施の形態のようにボンド基板１００の周辺部が面取りされている場合、面取り部ではガラス基板１２０とボンド基板１００が接触しない。

また、ボンド基板１００を作製する際には、仕上げ研磨としてＣＭＰ法などが用いられる。ＣＭＰ法では、スラリー（研磨剤）がボンド基板１００と研磨布との間に入り込み、遠心力によってボンド基板１００と研磨布との間から出てくることによって、ボンド基板１００を研磨する。しかし、このときスラリーの入り込みが少ないと、ボンド基板１００周辺の研磨が中央部より早く進み、ボンド基板１００周辺にエッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる中央部より基板の厚さが薄く、平坦性の低い領域が形成される。ボンド基板１００の端部が面取りされていない場合でも、ボンド基板１００周辺部のＥ．Ｒ．Ｏ．領域によって、ボンド基板１００周辺部においてガラス基板１２０とボンド基板１００が貼り合わせられないことがある。

また、ボンド基板１００を移送する際に、キャリアなどでボンド基板１００周辺部に傷が入ってしまった場合も、ボンド基板１００の周辺部において、ガラス基板１２０とボンド基板１００が貼り合わせられないことがある。

接合はファン・デル・ワールス力を用いて行われているため、室温でも強固に接合が行われる。ボンド基板１００とガラス基板１２０に圧力を加えることで水素結合により強固に接合することが可能である。なお、上記接合は低温で行うことが可能であるため、上述したようにガラス基板１２０は様々なものを用いることが可能である。

なお、ベース基板と、複数のボンド基板１００とを貼り合わせる場合、ボンド基板１００の厚さの違いにより、絶縁膜１０２の表面がガラス基板１２０と接触しないボンド基板１００が生じる場合がある。そのため、圧力をかける場所は一箇所ではなく、各ボンド基板１００に圧力をかけるようにすることが好ましい。また、絶縁膜１０２表面の高さが多少違っていても、ガラス基板１２０のたわみにより絶縁膜１０２の一部分がガラス基板１２０と密着すれば、絶縁膜１０２表面全体に接合を進行させることが可能である。

ガラス基板１２０にボンド基板１００を貼り合わせた後、ガラス基板１２０と絶縁膜１０２との接合界面での結合力を増加させるための加熱処理を行うことが好ましい（図６の工程Ｃ−２に対応）。この処理温度は、脆化層１０４に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ガラス基板１２０にボンド基板１００を貼り合わせることで、ガラス基板１２０と絶縁膜１０２と間における接合の結合力を強固にすることができる。接合界面での結合力を増加させるための加熱処理は、貼り合わせを行った装置或いは場所で、そのまま連続して行うことが好ましい。また、接合界面での結合力を増加させるための加熱処理からそのまま連続して、脆化層１０４を境としたボンド基板１００を分離する熱処理を行ってもよい。

なお、ボンド基板１００とガラス基板１２０とを貼り合わせるときに、接合面にパーティクルなどが付着してしまうと、付着部分は接合されなくなる。接合面へのパーティクルの付着を防ぐために、ボンド基板１００とガラス基板１２０との貼り合わせは、気密な処理室内で行うことが好ましい。さらに、ボンド基板１００とガラス基板１２０との貼り合わせるとき、処理室内を５．０×１０^−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。

次いで図２（Ｂ）に示すように、加熱処理を行うことで、脆化層１０４において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層１０４において、爆発的な反応を伴って、ボンド基板１００から半導体膜１２４が分離する（図６の工程Ｃ−３に対応）。絶縁膜１０２はガラス基板１２０に接合しているので、ガラス基板１２０上にはボンド基板１００から分離された半導体膜１２４が固定される。半導体膜１２４をボンド基板１００から分離するための加熱処理の温度は、ガラス基板１２０の歪み点を越えない温度とする。

この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。

ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。

また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波をボンド基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層において微小ボイドを膨張させて、隣接する微小ボイドどうしを結合させ、最終的にボンド基板１００を分離させることができる。

しかし、加熱処理によって薄膜の半導体膜１２４が分離された分離ボンド基板１２１の表面は、結晶欠陥が多く形成され、平坦性も大きく損なわれている。特に、半導体からなるボンド基板１００と、ボンド基板１００と熱膨張係数が異なるガラス基板１２０とを貼り合わせ、ボンド基板１００から半導体膜１２４を分離させると、半導体膜１２４の分離面１３３に膜厚ムラ１３４が、ボンド基板１００から半導体膜１２４が分離した分離ボンド基板１２１の分離面１２９には膜厚ムラ１３０が現れる。膜厚ムラ１３０及び膜厚ムラ１３４は、ボンド基板１００が分離する際に、分離面１２９及び分離面１３３が露呈するにつれて、段階的に形成される。膜厚ムラ１３０及び膜厚ムラ１３４は１０ｎｍ〜１００ｎｍ程度の厚さであり、例えば、矩形状の分離ボンド基板１２１の場合、図（５）のようにＬ字状又はコの字状に膜厚ムラ１３０が現れる。図（５）は、図２（Ｂ）の分離ボンド基板１２１の分離面１２９の平面図であり、図５の破線Ａ−Ｂは、図２（Ｂ）の破線Ａ−Ｂに対応している。

また、ボンド基板１００の周辺部は、面取り部、Ｅ．Ｒ．Ｏ．領域及びボンド基板１００移送時の傷などによって、ガラス基板１２０と接合されていないことが多い。その状態でボンド基板１００から半導体膜１２４を分離させると、ガラス基板１２０と接合されていないボンド基板１００の周辺部がボンド基板１００に残存し、分離ボンド基板１２１の周辺部に凸部１２６が形成される。凸部１２６は、残存した脆化層１２７、残存した半導体層１２５、残存した絶縁膜１２３によって構成されている。ガラス基板１２０には、ボンド基板１００よりもサイズの小さい半導体膜１２４が貼り付けられる。

次に、ガラス基板１２０に貼り合わせられた半導体膜１２４の表面を平坦化し、結晶性を回復する工程について説明する。以下の工程は、図６における工程Ｄ（ＳＯＩ基板仕上げ工程）に該当する。

次に図２（Ｃ）に示すように、半導体膜１２４の表面を研磨により平坦化しても良い（図６の工程Ｄ−１に対応）。平坦化は必ずしも必須ではないが、平坦化を行うことで、半導体膜と後に形成されるゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。半導体膜１２４の厚さは、上記平坦化により薄膜化される。

また、半導体膜１２４の表面をエッチングすることでも、半導体膜１２４の表面を平坦化することができる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。なお、上記研磨と上記エッチングの両方を用いて、半導体膜１２４の表面を平坦化してもよい。

上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１２４を薄膜化できるのみならず、半導体膜１２４の表面を平坦化することができる。また、分離面１３３に形成された膜厚ムラ１３４を除去することもできる。

なお、ガラス基板１２０に密着された半導体膜１２４は、脆化層１０４の形成及び脆化層１０４における分離によって、結晶欠陥が形成され、半導体膜１２４の表面は平坦性が損なわれている。結晶欠陥の低減及び平坦性向上のために、半導体膜１２４にレーザ光を照射しても良い（図６の工程Ｄ−２に対応）。

なお、レーザ光を照射する前にドライエッチングにより半導体膜１２４の表面を平坦化している場合、ドライエッチングにより半導体膜１２４の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷も補修することが可能である。

このレーザ光の照射工程では、ガラス基板１２０の温度上昇が抑えられるため、耐熱性の低い基板をガラス基板１２０として用いることが可能になる。レーザ光の照射によって半導体膜１２４は部分溶融させることが好ましい。完全溶融させると、液相となった半導体膜１２４での無秩序な核発生によって半導体膜１２４が再結晶化することとなり、半導体膜１２４の結晶性が低下するからである。部分溶融させることで、半導体膜１２４では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体膜１２４の結晶欠陥が減少され、結晶性が回復される。なお、半導体膜１２４が完全溶融状態であるとは、半導体膜１２４が絶縁膜１０２との界面まで溶融され、液体状態になっていることをいう。他方、半導体膜１２４が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。

次に、レーザ光を照射した後に、半導体膜１２４の表面をエッチングしても良い。レーザ光の照射後に半導体膜１２４の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に半導体膜１２４の表面をエッチングする必要はない。また、レーザ光の照射を行う前に半導体膜１２４の表面をエッチングした場合は、必ずしもレーザ光の照射後に半導体膜１２４の表面をエッチングする必要はない。また、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。

上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１２４を薄膜化できるのみならず、半導体膜１２４の表面を平坦化することができる。

レーザ光を照射した後、半導体膜１２４に５００℃以上６５０℃以下の加熱処理を行うことが好ましい（図６の工程Ｄ−３に対応）。この加熱処理によって、レーザ光の照射で回復されなかった、半導体膜１２４の欠陥を消滅させ、半導体膜１２４の歪みを緩和させることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、６００℃で４時間程度加熱するとよい。

このようにして作製されたＳＯＩ基板は、実施の形態２で説明する工程Ｆ（デバイス工程）で半導体装置へと加工される。

なお本実施の形態で示されたＳＯＩ基板は、マイクロプロセッサ、画像処理回路などの集積回路や、質問器とデータの送受信が非接触でできるＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。

次に、分離ボンド基板１２１に再生処理を施し、再生ボンド基板として繰り返し利用する工程について説明する。以下の工程は、図６における工程Ｅ（ボンド基板再生処理工程）に該当する。

まず、図３（Ａ）で示される分離ボンド基板１２１を取り出す。分離ボンド基板１２１の周辺部には凸部１２６が形成されている。凸部１２６は、半導体基板側から順に残存した脆化層１２７、残存した半導体層１２５、残存した絶縁膜１２３によって構成されている。分離ボンド基板１２１の分離面１２９には結晶欠陥が形成され、平坦性が損なわれており、膜厚ムラ１３０が形成されている。また、分離ボンド基板１２１は、脆化層を形成するための水素イオン照射によって、残存した半導体層１２５の上面から３００ｎｍ〜７００ｎｍ、例えば５００ｎｍ程度の深さまで損傷している。

次に、図３（Ｂ）に示すように、凸部１２６の残存した絶縁膜１２３を除去する（図６の工程Ｅ−１に対応）。残存した絶縁膜１２３は、フッ酸を含む溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。このウェットエッチングは、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。また、ウェットエッチングは分離ボンド基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離ボンド基板１２１を一括処理することが可能である。残存した絶縁膜１２３をウェットエッチングで除去することにより、後の工程で行うＣＭＰ法による研磨レートの高い研磨工程を省き、研磨レートを低くし、研磨時間を短くすることができる。

次に、図３（Ｃ）に示すように、分離面１２９の膜厚ムラ１３０と凸部１２６の残存した半導体層１２５の段差を低減する（図６の工程Ｅ−２に対応）。膜厚ムラ１３０と残存した半導体層１２５は、有機アルカリ水溶液をエッチャントとしてウェットエッチング処理を行うことで、段差を低減することができる。有機アルカリ水溶液としては、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を０．２％〜５．０％含む水溶液（例えば、東京応化工業株式会社製、商品名：ＮＭＤ３）を用いるのが好ましい。また、有機アルカリ水溶液の液温は、４０℃〜７０℃とするのが好ましく、例えば、液温を５０℃程度にするのが望ましい。このウェットエッチングは、３０秒〜６００秒行うのが好ましく、例えば、６０秒程度行うのが望ましい。ただし、ウェットエッチングの時間が長すぎると、残存した半導体層１２５を含む分離ボンド基板１２１の表面の凹凸が激しくなる。また、ウェットエッチングは分離ボンド基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離ボンド基板１２１を一括処理することが可能である。

このウェットエッチングにより、膜厚ムラ１３０を大幅に低減することができる。同時に分離面１２９に形成されている結晶欠陥を有する半導体層も除去することができる。また、残存した半導体層１２５による段差を１０ｎｍ〜７０ｎｍ程度に低減することができる。膜厚ムラ１３０を低減し、分離面１２９に形成されている結晶欠陥を除去し、残存した半導体層１２５の段差を低減することにより、後の工程で行うＣＭＰ法による研磨レートの高い研磨工程を省き、研磨レートを低くし、研磨時間を短くすることができる。

また、分離ボンド基板１２１の側面もウェットエッチングすることによって、移送する際などに側面に付いた傷も除去することができる。分離ボンド基板１２１の側面部の傷を残したまま再生処理を行い、再びボンド基板として熱処理を行うと、側面部の傷を中心にスリップ転位、又はひび割れが発生しやすくなる。

次に図４（Ａ）に示すように、分離ボンド基板１２１を、酸化雰囲気下でハロゲンを含むガスを添加して熱酸化することによって、酸化膜１２８を形成する（図６の工程Ｅ−３に対応）。ハロゲンを含むガスとしては、ＨＣｌを用いるのが好ましい。ハロゲンを含む酸化雰囲気下での熱酸化処理により、酸化膜１２８にハロゲンを含ませることができる。ハロゲン元素を酸化膜１２８に含ませることにより、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）や可動イオン（Ｎａ等）を酸化膜１２８が捕獲するので、後の工程で酸化膜１２８を除去することにより、分離ボンド基板１２１から重金属や可動イオンを除去することができる。なお、酸化雰囲気下では、酸素の体積を１００体積％程度とするのが好ましく、ハロゲンを含む酸化雰囲気下では、酸素とハロゲンの体積の和を１００体積％程度とするのが好ましい。

本実施の形態では、ＨＣｌを用いて酸化膜１２８を形成する。このとき、ＨＣｌが酸素に対して０．５体積％〜１０体積％の割合で含まれる雰囲気が好ましく、例えば、３体積％程度の割合で含まれるのが望ましい。また、熱処理は、７００℃〜１１００℃の温度で、処理時間は、０．１時間〜６時間の処理時間で行うのが好ましく、例えば、９５０℃で２．５時間〜３時間で熱処理を行うのが望ましい。このとき形成される熱酸化膜は１５ｎｍ〜１１００ｎｍとすることができ、好ましくは５０ｎｍ〜１５０ｎｍとし、例えば、９０ｎｍとするのが望ましい。また、熱酸化では、複数の分離ボンド基板１２１を一括処理することが容易である。

分離ボンド基板１２１にＨＣｌを含む酸化雰囲気下で酸化膜１２８を形成することで、分離面１２９上の膜厚ムラ１３０は、酸化膜１２８の上には現れなくなる。同時に、水素イオンによって残存した半導体層１２５の上面から５００ｎｍ程度の深さまで汚染されている、分離ボンド基板１２１を脱水素化することができる。このとき、特に水素イオンが多く含まれる残存した脆化層１２７も脱水素化される。分離ボンド基板１２１を脱水素化することによって、後の工程で行うＣＭＰ法における研磨レートの高い研磨工程を省き、研磨レートを低くし、研磨時間を短くすることができる。また、ＨＣｌを含む酸化雰囲気下で酸化膜１２８を形成することにより、Ｃｌ原子によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物などを除去する効果がある。すなわち、Ｃｌ原子の作用により金属などの不純物を捕獲し、酸化膜１２８に固定することができるので、後に酸化膜１２８を除去することによって、分離ボンド基板１２１から金属不純物を除去することができる。また、金属などの不純物を捕獲したＣｌ原子が揮発性の塩化物となって気相中へ離脱して、分離ボンド基板１２１から除去される場合もある。

次に図４（Ｂ）に示すように、酸化膜１２８を除去する（図６の工程Ｅ−４に対応）。酸化膜１２８の除去は、残存した絶縁膜１２３の除去と同様に行い、エッチャントにはフッ酸を含む溶液を用い、好ましくは、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いる。このウェットエッチングも、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。また、ウェットエッチングは分離ボンド基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離ボンド基板１２１を一括処理することが可能である。このとき、分離面１２９に形成されていた膜厚ムラ１３０は、完全に除去される。なお、本実施の形態では、酸化膜１２８を形成する前に有機アルカリ水溶液によるウェットエッチングを行っているが、本実施の形態はこれに限られるものではない。酸化膜１２８を形成し、ウェットエッチングした後で、有機アルカリ水溶液によるウェットエッチングを行っても良い。

次に、図４（Ｃ）に示すように、分離ボンド基板１２１に研磨を行い、再生ボンド基板１３２を形成する（図６の工程Ｅ−５に対応）。研磨方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いるのが好ましい。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて被研磨物の表面を、スラリーと被研磨物表面との間での化学反応と、研磨布と被研磨物との機械的研磨の作用により、被加工物の表面を研磨する方法である。本実施の形態では、低い研磨レートでＣＭＰ法を行うのが好ましい。このとき、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は３０ｎｍ〜９０ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このように分離ボンド基板１２１に研磨を行うことによって、研磨代２００ｎｍ〜１０００ｎｍ程度で、平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化及び鏡面化された再生ボンド基板１３２を形成することができる。

上述の工程で、ウェットエッチングにより、膜厚ムラ１３０と残存した絶縁膜１２３を除去し、残存した半導体層１２５の段差を低減し、熱酸化により、残存した脆化層１２７を含むボンド基板中の水素イオンを除去しているので、研磨レートの高い研磨を省いて研磨レートの低い研磨だけで、十分に分離ボンド基板１２１の表面を平坦化及び鏡面化することができる。ＣＭＰ法による研磨工程において、研磨レートの高い研磨工程を省き、研磨レートの低い研磨工程とすることによって、分離ボンド基板１２１を平坦化及び鏡面化するのに必要な研磨代を低減することができる。故に１回の再生処理工程におけるボンド基板の取り代を削減することができるため、１枚のボンド基板を繰り返し使用する回数を増やすことができ、ＳＯＩ基板作製のコストダウンに大きく貢献できる。

また、ＣＭＰ法では、スラリーが被研磨物と研磨布との間に入り込み、遠心力によって被研磨物と研磨布との間から出てくることによって、被研磨物を研磨する。しかし、このときスラリーの入り込みが少ないと、被研磨物周辺の研磨が中央部より早く進み、被研磨物周辺にエッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる中央部より基板の厚さが薄く、平坦性の低い領域が形成される。Ｅ．Ｒ．Ｏ．領域は、研磨レートが高く、研磨時間が長いほどＥ．Ｒ．Ｏ．領域の面積が広くなるので、研磨レートの高い研磨工程を省き、研磨レートの低い研磨工程とすることによって、Ｅ．Ｒ．Ｏ．領域を狭めることができる。

また、上述のウェットエッチング処理及びＨＣｌを含む酸化雰囲気下での熱酸化処理は、複数の分離ボンド基板１２１を一括処理するバッチ式の処理で容易に行うことができるが、ＣＭＰ法による研磨工程は、分離ボンド基板１２１を１枚ずつ処理する枚葉式の処理でしか行うことができない。そのため、ウェットエッチング処理及びＨＣｌ熱酸化処理を行ってからＣＭＰ法を用いることで、再生処理工程におけるＣＭＰ法による研磨工程の割合が低減されるので、分離ボンド基板１２１再生処理のスループット改善が見込まれる。同時に、ＣＭＰ法で用いられるスラリーや研磨布などの消耗品の浪費を抑え、コストダウンを図ることができる。

以上の工程により、分離ボンド基板１２１は、再生ボンド基板１３２へと再生される。得られた再生ボンド基板１３２は工程Ａにおいてボンド基板１００として再度利用する。

本実施の形態で示したように、ボンド基板の再生処理工程によりボンド基板を繰り返し利用することによって、コストダウンを図ることができる。ガラス基板をベース基板として用いる場合に生じる、分離ボンド基板表面の膜厚ムラを、２種類のウェットエッチングとハロゲンを含む雰囲気下での熱酸化膜形成とその除去によって、除去することができる。これによって分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板として再生することができる。特に、本実施の形態で示したボンド基板の再生処理工程を用いることにより、ＣＭＰ法による研磨における研磨レートの高い研磨工程を省き、研磨レートの低い研磨工程だけにし、研磨時間を低減することができるので、分離ボンド基板表面の膜厚ムラを取り除くのと同時にボンド基板の取り代を低減することができる。よって、ＳＯＩ基板作製に用いることが可能な再生ボンド基板を低コストで再生することができる。

（実施の形態２）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。なお、本実施の形態で示す工程は、図６における工程Ｆ（デバイス工程）に該当する。

まず、図７および図８を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。

ＳＯＩ基板として、上記実施の形態１の方法で作製したＳＯＩ基板を用いる場合について説明する。図７（Ａ）は、図２（Ｃ）のＳＯＩ基板の断面図である。

エッチングにより、半導体膜１２４を素子分離して、図７（Ｂ）に示すように半導体膜２５１、２５２を形成する。半導体膜２５１はｎチャネル型のＴＦＴを構成し、半導体膜２５２はｐチャネル型のＴＦＴを構成する。

図７（Ｃ）に示すように、半導体膜２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体膜２５１上にゲート電極２５５を形成し、半導体膜２５２上にゲート電極２５６を形成する。

なお、半導体膜１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を半導体膜１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタとなる不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にドナーとなる不純物元素を添加する。

次に、図７（Ｄ）に示すように半導体膜２５１にｎ型の低濃度不純物領域２５７を形成し、半導体膜２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体膜２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体膜２５２をレジストでマスクし、不純物元素を半導体膜２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体膜２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体膜２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。

次に、半導体膜２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体膜２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体膜２５２に添加する。不純物元素として、ホウ素、アルミニウム、ガリウム等を添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体膜２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体膜２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。

次に、半導体膜２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図８（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。

次に、図８（Ｂ）に示すように、半導体膜２５２をレジスト２６５で覆う。半導体膜２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体膜２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。

活性化の加熱処理の後、図８（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体膜２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体膜２５１、２５２に水素を供給することで、半導体膜２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。

その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図８（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。

以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。

図７及び図８を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。

なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。

（実施の形態３）
本実施の形態では、上記実施の形態で示されたＳＯＩ基板を適用して作製した半導体装置の具体的な態様について、図９及び図１０を参照しながら、説明する。

まず、半導体装置の一例として、マイクロプロセッサについて説明する。図９はマイクロプロセッサ５００の構成例を示すブロック図である。

マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ（ＲＯＭ）５０９、およびＲＯＭインターフェース５１０を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。

演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図９に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。

次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１０は、このような半導体装置の構成例を示すブロック図である。図１０に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。

図１０に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０及び電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット（ＣＰＵ）５２５、ランダムアクセスメモリ（ＲＡＭ）５２６、読み出し専用メモリ（ＲＯＭ）５２７を有している。

ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。

例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。

クロックコントローラ５２３は、電源電圧または中央処理ユニット（ＣＰＵ）５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ（ＲＯＭ）５２７に記憶されているデータの読み出し、ランダムアクセスメモリ（ＲＡＭ）５２６へのデータの書き込み、中央処理ユニット（ＣＰＵ）５２５への演算命令などが含まれている。

中央処理ユニット（ＣＰＵ）５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ（ＲＯＭ）５２７、ランダムアクセスメモリ（ＲＡＭ）５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット（ＣＰＵ）５２５が要求するアドレスより、読み出し専用メモリ（ＲＯＭ）５２７、ランダムアクセスメモリ（ＲＡＭ）５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット（ＣＰＵ）５２５の演算方式は、読み出し専用メモリ（ＲＯＭ）５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット（ＣＰＵ）５２５が処理する方式を適用できる。

本実施の形態の半導体装置である、マイクロプロセッサ及びＲＦＣＰＵに用いるＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。

なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。

（実施の形態４）
本実施の形態では、上記実施の形態で示したＳＯＩ基板を適用して作製した表示装置について、図１１及び図１２を参照しながら、説明する。

まず、液晶表示装置について、図１１を参照して説明する。図１１（Ａ）は液晶表示装置の画素の平面図であり、図１１（Ｂ）は、Ｊ−Ｋ切断線による図１１（Ａ）の断面図である。

図１１（Ａ）に示すように、画素は、単結晶半導体膜３２０、単結晶半導体膜３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体膜３２０を電気的に接続する電極３２８を有する。単結晶半導体膜３２０は、ガラス基板１２０上に設けられた単結晶半導体膜から形成された層であり、画素のＴＦＴ３２５を構成する。

ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図１１（Ｂ）に示すように、ガラス基板１２０上に、第２の絶縁膜１２２及び第１の絶縁膜１０２を介して単結晶半導体膜３２０が積層されている。ＴＦＴ３２５の単結晶半導体膜３２０は、ＳＯＩ基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。

層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ガラス基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。

次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１２を参照して説明する。図１２（Ａ）はＥＬ表示装置の画素の平面図であり、図１２（Ｂ）は、Ｊ−Ｋ切断線による図１２（Ａ）の断面図である。

図１２（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、ベース基板上に設けられた単結晶半導体膜から形成された層である。

選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。

表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１２（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態１で示す方法で作製したＳＯＩ基板が用いられている。

表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりガラス基板１２０に固定されている。

ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。

また、本実施の形態の半導体装置である、液晶表示装置及びＥＬ表示装置に用いるＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。

なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。

（実施の形態５）
本実施の形態では、上記実施の形態で示したＳＯＩ基板を適用して作製した電子機器について、図１３及び図１４を参照しながら、説明する。

ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、テレビジョン、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ノート型コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１３、図１４に示す。

図１３は、携帯電話の一例であり、図１３（Ａ）が正面図、図１３（Ｂ）が背面図、図１３（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。

携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。

また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。

重なり合った筐体７０１と筐体７０２（図１３（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図１３（Ｃ）のように展開する。表示部７０３には、本実施の形態で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。

スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。

また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１３（Ａ））をスライドさせることで、図１３（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。

また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。

図１４（Ａ）は表示装置であり、筐体８０１、支持台８０２、表示部８０３、スピーカー部８０４、ビデオ入力端子８０５等を含む。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。

図１４（Ｂ）はコンピュータであり、筐体８１２、表示部８１３、キーボード８１４、外部接続ポート８１５、マウス８１６等を含む。

図１４（Ｃ）はビデオカメラであり、表示部８２２、外部接続ポート８２４、リモコン受信部８２５、受像部８２６、操作キー８２９等を含む。

本実施の形態にて説明した各種電子機器は、ＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。

なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。

本実施例では、分離ボンド基板について、分離面に形成される膜厚ムラが再生処理工程において除去されていく過程を示す。

本実施例では、ボンド基板として角５インチの矩形状単結晶シリコン基板を用いた。まず、単結晶シリコン基板を、ＨＣｌを含む酸化雰囲気下で熱酸化し、１００ｎｍの厚さで熱酸化膜を成膜した。

次に、熱酸化膜の表面からイオンドーピング装置を用いて単結晶シリコン基板に水素を照射した。本実施例では、水素をイオン化して照射することによって、単結晶シリコン基板に脆化層を形成した。イオンドーピングは加速電圧を４０ｋＶ、ドーズを２．０×１０^１６ｉｏｎｓ／ｃｍ^２として行った。

次に、単結晶シリコン基板を、熱酸化膜を介してガラス基板に貼り合わせた。その後２００℃で１２０分の熱処理を行い、さらに、６００℃で１２０分の熱処理を行って、脆化層において単結晶シリコン基板を薄膜の単結晶シリコン層と残り部分である分離した単結晶シリコン基板に分離した。それによって、ガラス基板上に熱酸化膜を介して単結晶シリコン膜が形成されたＳＯＩ基板と、周辺部に残存した絶縁膜と残存した単結晶シリコン層からなる凸部を有する分離した単結晶シリコン基板が作製された。

単結晶シリコン層と分離した単結晶シリコン基板の分離面に膜厚ムラが現れた。このときの分離した単結晶シリコン基板の分離面の写真が図１５（Ａ）である。膜厚ムラが、図１５（Ａ）に示すように、紙面における基板の下辺に向かって口を開くようなコの字状に形成されているのが見受けられる。

次に、分離した単結晶シリコン基板にフッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとしてウェットエッチング処理を施した。このとき、液温は２０℃、エッチング時間は６００秒とした。ＬＡＬ５００によるウェットエッチング後の分離面の写真が図１５（Ｂ）である。図１５（Ａ）と比較して、わずかに膜厚ムラが目立たなくなっている。

次に、分離した単結晶シリコン基板にＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を２．３８％含む水溶液（東京応化工業株式会社製、商品名：ＮＭＤ３）をエッチャントとしてウェットエッチング処理を施した。このとき、液温は５０℃、エッチング時間は６０秒とした。ＴＭＡＨによるウェットエッチング後の分離面の写真が図１６（Ａ）である。図１５（Ｂ）と比較すると、ほとんどの膜厚ムラは除去されているが、まだ若干膜厚ムラが見て取れる。

次に、分離した単結晶シリコン基板を、ＨＣｌを含む酸化雰囲気下で熱酸化した。このとき、ＨＣｌが酸素に対して３体積％の割合で含まれる雰囲気とし、９５０℃の温度で３時間熱酸化を行った。
ＨＣｌ熱酸化後の分離面の写真が図１６（Ｂ）である。ＨＣｌ熱酸化を行ったため、見えているのは酸化膜だが、図１６（Ａ）と比較して、熱酸化膜上には膜厚ムラが現れていないのが分かる。

次に、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとしてウェットエッチング処理を行い、熱酸化膜を除去した。このとき、液温は２０℃、エッチング時間は６００秒とした。熱酸化膜除去後の分離面の写真が図１７である。分離した単結晶シリコン基板の分離面から膜厚ムラが目視では確認できなくなっている。

以上より、２種類のウェットエッチングとＨＣｌを含む酸化雰囲気下での熱酸化膜形成とその除去によって、ベース基板をガラス基板として用いる場合に生じる、分離ボンド基板表面の膜厚ムラを目視では確認できない水準まで低減できることが示された。

１００ ボンド基板
１０２ 絶縁膜
１０４ 脆化層
１２０ ガラス基板
１２１ 分離ボンド基板
１２２ 絶縁膜
１２３ 残存した絶縁膜
１２４ 半導体膜
１２５ 残存した半導体層
１２６ 凸部
１２７ 残存した脆化層
１２８ 酸化膜
１２９ 分離面
１３０ 膜厚ムラ
１３２ 再生ボンド基板
１３３ 分離面
１３４ 膜厚ムラ
２５１ 半導体膜
２５２ 半導体膜
２５４ 絶縁膜
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁膜
２６５ レジスト
２６７ 高濃度不純物領域
２６８ 絶縁膜
２６９ 層間絶縁膜
２７０ 配線

Claims (2)

1. ボンド基板上に絶縁膜を形成し、
   前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
   前記ボンド基板を、前記絶縁膜を介してガラス基板と貼り合わせ、
   前記脆化層において前記ボンド基板を、前記ガラス基板上に前記絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、
   前記分離ボンド基板にウェットエッチングを行い、
   前記分離ボンド基板を酸化雰囲気下でハロゲンを含むガスを添加して熱酸化処理を行って、前記分離ボンド基板表面に酸化膜を形成するとともに、前記分離ボンド基板中の水素イオンを除去し、
   前記酸化膜にウェットエッチングを行い、前記分離ボンド基板の膜厚ムラを除去し、
   前記分離ボンド基板に研磨を行って再生ボンド基板を形成し、
   前記再生ボンド基板を再び前記ボンド基板として用いることを特徴とするＳＯＩ基板の作製方法。
2. 請求項１において、
   前記膜厚ムラは、Ｌ字状又はコの字状の形状を有することを特徴とするＳＯＩ基板の作製方法。