JP2010087428A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010087428A5 JP2010087428A5 JP2008257744A JP2008257744A JP2010087428A5 JP 2010087428 A5 JP2010087428 A5 JP 2010087428A5 JP 2008257744 A JP2008257744 A JP 2008257744A JP 2008257744 A JP2008257744 A JP 2008257744A JP 2010087428 A5 JP2010087428 A5 JP 2010087428A5
- Authority
- JP
- Japan
- Prior art keywords
- bond substrate
- insulating film
- remaining
- substrate
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (4)
- 凸部が周辺部に形成されたボンド基板の作製方法であって、
中央部より周辺部の厚さが薄いボンド基板上に絶縁膜を形成し、
前記絶縁膜を介して前記ボンド基板の表面からイオンを照射することによって脆化層を形成し、
前記絶縁膜を介して前記ボンド基板とベース基板とを貼り合わせ、
加熱処理により、前記脆化層において前記絶縁膜を介して半導体膜が形成された前記ベース基板と、残存脆化層、残存半導体層、及び残存絶縁膜からなる残存部が周辺部に形成された分離ボンド基板とに分離し、
前記分離ボンド基板に対してフッ酸を含むエッチャントでウェットエッチングを行うことにより、前記残存絶縁膜を除去し、
前記分離ボンド基板に第1の研磨を行い、前記残存脆化層、及び前記残存半導体層を除去することにより、凸部が周辺部に形成されたボンド基板を作製し、
前記凸部が周辺部に形成されたボンド基板の形状は、中央部に平行且つ前記凸部より下に位置する基準面から前記凸部先端までの距離D1と、前記基準面から前記中央部までの距離D2が、D1≦D2の関係を満たすことを特徴とするボンド基板の作製方法。 - 第1の工程と第2の工程とを複数回繰り返し行うごとに、前記第2の工程に代えて第3の工程を行うことにより形成される、凸部が周辺部に形成されたボンド基板の作製方法であって、
前記第1の工程として、
中央部より周辺部の厚さが薄いボンド基板上に絶縁膜を形成し、
前記絶縁膜を介して前記ボンド基板の表面からイオンを照射することによって脆化層を形成し、
前記絶縁膜を介して前記ボンド基板とベース基板とを貼り合わせ、
加熱処理により、前記脆化層において前記絶縁膜を介して半導体膜が形成された前記ベース基板と、残存脆化層、残存半導体層、及び残存絶縁膜からなる残存部が周辺部に形成された分離ボンド基板とに分離し、
前記第2の工程として、
前記分離ボンド基板に対してフッ酸を含むエッチャントでウェットエッチングを行うことにより、前記残存絶縁膜を除去し、
前記分離ボンド基板に第1の研磨を行い、前記残存脆化層、及び前記残存半導体層を除去することにより、凸部が周辺部に形成されたボンド基板を作製し、
前記凸部が周辺部に形成されたボンド基板の形状は、中央部に平行且つ前記凸部より下に位置する基準面から前記凸部先端までの距離D1と、前記基準面から前記中央部までの距離D2が、D1≦D2の関係を満たし、
前記第3の工程として、
前記分離ボンド基板に対してフッ酸を含むエッチャントでウェットエッチングを行うことにより、前記残存絶縁膜を除去し、
前記分離ボンド基板に、前記第1の研磨よりも研磨レートが高い第2の研磨を行い、前記残存脆化層、及び前記残存半導体層を除去することにより、凸部が周辺部に形成されたボンド基板を作製することを特徴とするボンド基板の作製方法。 - 請求項2において、前記第2の研磨の研磨代を5μm乃至20μmとすることを特徴とするボンド基板の作製方法。
- 請求項1乃至3のいずれか一において、前記第1の研磨の研磨代を500nm乃至1000nmとすることを特徴とするボンド基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257744A JP5438945B2 (ja) | 2008-10-02 | 2008-10-02 | ボンド基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257744A JP5438945B2 (ja) | 2008-10-02 | 2008-10-02 | ボンド基板の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010087428A JP2010087428A (ja) | 2010-04-15 |
JP2010087428A5 true JP2010087428A5 (ja) | 2011-09-29 |
JP5438945B2 JP5438945B2 (ja) | 2014-03-12 |
Family
ID=42251061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257744A Expired - Fee Related JP5438945B2 (ja) | 2008-10-02 | 2008-10-02 | ボンド基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5438945B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7325167B2 (ja) * | 2017-03-16 | 2023-08-14 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-10-02 JP JP2008257744A patent/JP5438945B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009260295A5 (ja) | 半導体基板の作製方法 | |
JP2012146793A5 (ja) | ||
JP2009111375A5 (ja) | ||
JP2014110333A5 (ja) | Led装置の製造方法 | |
JP2009111363A5 (ja) | ||
JP2008270775A5 (ja) | ||
JP2008505507A5 (ja) | ||
JP2016033967A5 (ja) | ||
JP2005340423A5 (ja) | ||
JP2008270774A5 (ja) | ||
JP2011060807A5 (ja) | 半導体チップの製造方法 | |
JP2010251724A5 (ja) | ||
JP2012054540A5 (ja) | Soi基板の作製方法 | |
JP2016046530A5 (ja) | 半導体装置の作製方法 | |
JP2011228680A5 (ja) | Soi基板の作製方法、および半導体基板の作製方法 | |
JP2013070112A5 (ja) | ||
JP2011029609A5 (ja) | 半導体装置の作製方法 | |
JP2012513681A5 (ja) | ||
JP2011060901A5 (ja) | ||
JP2013030764A5 (ja) | 半導体基板の再生方法、及びsoi基板の作製方法 | |
JP2010103515A5 (ja) | ||
JP2009044136A5 (ja) | ||
JP2010087428A5 (ja) | ||
JP2011135054A5 (ja) | Soi基板の作製方法 | |
JP2010109356A5 (ja) |