JP2008270775A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008270775A5 JP2008270775A5 JP2008072661A JP2008072661A JP2008270775A5 JP 2008270775 A5 JP2008270775 A5 JP 2008270775A5 JP 2008072661 A JP2008072661 A JP 2008072661A JP 2008072661 A JP2008072661 A JP 2008072661A JP 2008270775 A5 JP2008270775 A5 JP 2008270775A5
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- substrate
- insulating
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims 73
- 239000013078 crystal Substances 0.000 claims 67
- 239000000758 substrate Substances 0.000 claims 35
- 238000000926 separation method Methods 0.000 claims 13
- 238000005530 etching Methods 0.000 claims 9
- 238000004519 manufacturing process Methods 0.000 claims 7
- 238000000034 method Methods 0.000 claims 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 7
- 238000010438 heat treatment Methods 0.000 claims 5
- 230000001678 irradiating effect Effects 0.000 claims 4
- 238000002955 isolation Methods 0.000 claims 1
Claims (7)
- 単結晶半導体基板上に分離層及び前記分離層上に複数の第１の単結晶半導体層を有する単結晶半導体基板を用意し、
前記単結晶半導体基板の複数の前記第１の単結晶半導体層が形成された面と、絶縁表面を有する基板の絶縁表面とを内向きに対向させて、前記絶縁表面に複数の前記第１の単結晶半導体層を接合させ、
加熱処理により、前記分離層において前記単結晶半導体基板と複数の前記第１の単結晶半導体層とを分離させ、
前記絶縁表面を有する基板の前記絶縁表面に複数の前記第１の単結晶半導体層を設け、
複数の前記第１の単結晶半導体層のうちすくなくとも一つを選択的にエッチングし、第２の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。 - 単結晶半導体基板に水素又は希ガス元素を照射することにより、前記単結晶半導体基板の表面から一定の深さに形成された水素又は希ガス元素を含む分離層と前記分離層上の第１の単結晶半導体層とを形成し、
前記第１の単結晶半導体層を選択的にエッチングして、複数の第２の単結晶半導体層に分割し、
前記単結晶半導体基板の複数の前記第２の単結晶半導体層が形成された面と、絶縁表面を有する基板の絶縁表面とを内向きに対向させて、前記絶縁表面に複数の前記第２の単結晶半導体層を接合させ、
加熱処理により、前記分離層において前記単結晶半導体基板と複数の前記第２の単結晶半導体層とを分離させ、
前記絶縁表面を有する基板の前記絶縁表面に複数の前記第２の単結晶半導体層を設け、
複数の前記第２の単結晶半導体層のうちすくなくとも一つを選択的にエッチングし、第３の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。 - 単結晶半導体基板に表面から所定の深さまでの溝を形成することにより、前記単結晶半導体基板の上部に複数の凸部を形成し、
前記単結晶半導体基板の複数の前記凸部に水素又は希ガス元素を照射することにより、前記凸部の前記溝の深さよりも浅い領域に、水素又は希ガス元素を含む複数の分離層を形成するとともに、複数の前記分離層上に複数の第１の単結晶半導体層を形成し、
前記単結晶半導体基板の複数の前記第１の単結晶半導体層が形成された面と、絶縁表面を有する基板の絶縁表面とを内向きに対向させて、前記絶縁表面に複数の前記第１の単結晶半導体層を接合させ、
加熱処理により、複数の前記分離層において前記単結晶半導体基板と複数の前記第１の単結晶半導体層とを分離させ、
前記絶縁表面を有する基板の前記絶縁表面に複数の前記第１の単結晶半導体層を設け、
複数の前記第１の単結晶半導体層のうちすくなくとも一つを選択的にエッチングし、第２の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。 - 単結晶半導体基板上に第１の絶縁膜を形成し、
前記単結晶半導体基板に前記第１の絶縁膜を介して水素又は希ガス元素を照射することにより、前記単結晶半導体基板の表面から一定の深さに形成された水素又は希ガス元素を含む分離層と前記分離層上の第１の単結晶半導体膜とを形成し、
前記第１の絶縁膜を選択的にエッチングし、複数の第２の絶縁膜に分割し、
複数前記第２の絶縁膜をマスクとして前記第１の単結晶半導体層をエッチングして、複数の第２の単結晶半導体層に分割し、
前記単結晶半導体基板の複数の前記第２の絶縁膜が形成された面と、絶縁表面を有する基板の絶縁表面とを内向きに対向させて、複数の前記第２の絶縁膜を介して前記絶縁表面に複数の前記第２の単結晶半導体層を接合させ、
加熱処理により、前記分離層において前記単結晶半導体基板と複数の前記第２の単結晶半導体層及び複数の前記第２の絶縁膜とを分離させ、
複数の前記第２の絶縁膜を介して前記絶縁表面を有する基板の前記絶縁表面に複数の前記第２の単結晶半導体層を設け、
複数の前記第２の単結晶半導体層のうちすくなくとも一つを選択的にエッチングし、第３の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。 - 単結晶半導体基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜を選択的にエッチングして、複数の第２の絶縁膜に分割し、
複数の前記第２の絶縁膜をマスクとして前記単結晶半導体基板をエッチングして、前記単結晶半導体基板に表面から所定の深さまでの溝を形成することにより、前記単結晶半導体基板の上部に複数の凸部を形成し、
前記単結晶半導体基板の複数の前記凸部に複数の前記第２の絶縁膜を介して水素又は希ガス元素を照射することにより、前記凸部の前記溝の深さよりも浅い領域に、水素又は希ガス元素を含む複数の分離層を形成するとともに、複数の前記分離層上に複数の第１の単結晶半導体層を形成し、
前記単結晶半導体基板の複数の前記第２の絶縁膜が形成された面と、絶縁表面を有する基板の絶縁表面とを内向きに対向させて、複数の前記第２の絶縁膜を介して前記絶縁表面に複数の前記第１の単結晶半導体層を接合させ、
加熱処理により、複数の前記分離層において前記単結晶半導体基板と複数の前記第１の単結晶半導体層及び複数の前記第２の絶縁膜とを分離させ、
複数の前記第２の絶縁膜を介して前記絶縁表面を有する基板の前記絶縁表面に複数の前記第１の単結晶半導体層を設け、
前記第１の単結晶半導体層のうちすくなくとも一つを選択的にエッチングし、第２の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。 - 請求項１、３又は５において、前記第２の単結晶半導体層を用いて半導体素子、トランジスタ、又は記憶素子を形成することを特徴とする半導体装置の作製方法。
- 請求項２又は４において、前記第３の単結晶半導体層を用いて半導体素子、トランジスタ、又は記憶素子を形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008072661A JP2008270775A (ja) | 2007-03-26 | 2008-03-20 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007079787 | 2007-03-26 | ||
| JP2008072661A JP2008270775A (ja) | 2007-03-26 | 2008-03-20 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270775A JP2008270775A (ja) | 2008-11-06 |
| JP2008270775A5 true JP2008270775A5 (ja) | 2011-04-14 |
Family
ID=39560776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008072661A Withdrawn JP2008270775A (ja) | 2007-03-26 | 2008-03-20 | 半導体装置の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7682931B2 (ja) |
| EP (1) | EP1975998A3 (ja) |
| JP (1) | JP2008270775A (ja) |
| KR (1) | KR20080087722A (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1975998A3 (en) * | 2007-03-26 | 2013-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a plurality of island-shaped SOI structures |
| SG178762A1 (en) * | 2007-04-13 | 2012-03-29 | Semiconductor Energy Lab | Display device, method for manufacturing display device, and soi substrate |
| KR101443580B1 (ko) * | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi구조를 갖는 기판 |
| JP5264237B2 (ja) * | 2007-05-15 | 2013-08-14 | キヤノン株式会社 | ナノ構造体およびナノ構造体の製造方法 |
| JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
| TWI437696B (zh) | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US8455331B2 (en) * | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| SG160295A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| US8048773B2 (en) * | 2009-03-24 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8043938B2 (en) | 2009-05-14 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and SOI substrate |
| JP5268792B2 (ja) * | 2009-06-12 | 2013-08-21 | パナソニック株式会社 | 半導体装置 |
| JP2011029609A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法およびｓｏｉ基板 |
| JP5866088B2 (ja) * | 2009-11-24 | 2016-02-17 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US20110127953A1 (en) * | 2009-11-30 | 2011-06-02 | Broadcom Corporation | Wireless power system |
| US8525370B2 (en) * | 2009-11-30 | 2013-09-03 | Broadcom Corporation | Wireless power circuit board and assembly |
| JP5926887B2 (ja) * | 2010-02-03 | 2016-05-25 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US8587045B2 (en) * | 2010-08-13 | 2013-11-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of forming the same |
| US8841196B1 (en) * | 2010-09-29 | 2014-09-23 | Crossbar, Inc. | Selective deposition of silver for non-volatile memory device fabrication |
| US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| JP5696882B2 (ja) * | 2010-12-16 | 2015-04-08 | 日立化成株式会社 | 帯電体並びにそれを用いた電界効果トランジスタ及びメモリ素子 |
| US8486791B2 (en) | 2011-01-19 | 2013-07-16 | Macronix International Co., Ltd. | Mufti-layer single crystal 3D stackable memory |
| FR2971885A1 (fr) * | 2011-02-18 | 2012-08-24 | Commissariat Energie Atomique | Procédé de réalisation d'un support de substrat |
| JP6009226B2 (ja) * | 2011-06-10 | 2016-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN103608896A (zh) * | 2011-06-10 | 2014-02-26 | 三菱电机株式会社 | 半导体装置的制造方法 |
| JP2013084715A (ja) * | 2011-10-07 | 2013-05-09 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| FR2995445B1 (fr) * | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
| US9224474B2 (en) | 2013-01-09 | 2015-12-29 | Macronix International Co., Ltd. | P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals |
| US9171636B2 (en) | 2013-01-29 | 2015-10-27 | Macronix International Co. Ltd. | Hot carrier generation and programming in NAND flash |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| JP2017224676A (ja) * | 2016-06-14 | 2017-12-21 | 株式会社ジャパンディスプレイ | 半導体装置及び表示装置 |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| FR3091010B1 (fr) * | 2018-12-24 | 2020-12-04 | Soitec Silicon On Insulator | Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure |
| US11030426B2 (en) * | 2019-10-24 | 2021-06-08 | Asianlink Technology Incorporation | Electronic book for detecting page codes by using wireless radio-frequency technology |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738435B2 (ja) * | 1986-06-13 | 1995-04-26 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3277403B2 (ja) * | 1993-03-26 | 2002-04-22 | ソニー株式会社 | Ｓｏｉ基板のｍｏｓトランジスタの製造方法 |
| JPH11111839A (ja) * | 1997-10-01 | 1999-04-23 | Denso Corp | 半導体基板およびその製造方法 |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| JPH1145862A (ja) | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| JPH1174208A (ja) * | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
| JPH11317506A (ja) * | 1998-05-01 | 1999-11-16 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6380019B1 (en) * | 1998-11-06 | 2002-04-30 | Advanced Micro Devices, Inc. | Method of manufacturing a transistor with local insulator structure |
| JP4507395B2 (ja) * | 2000-11-30 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置用素子基板の製造方法 |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| US6759277B1 (en) * | 2003-02-27 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates |
| US6864149B2 (en) * | 2003-05-09 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | SOI chip with mesa isolation and recess resistant regions |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| JP4540359B2 (ja) * | 2004-02-10 | 2010-09-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US7115463B2 (en) * | 2004-08-20 | 2006-10-03 | International Business Machines Corporation | Patterning SOI with silicon mask to create box at different depths |
| JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP4261532B2 (ja) | 2005-09-13 | 2009-04-30 | 株式会社東芝 | 論理ディスク管理方法及び仮想化装置 |
| US7288458B2 (en) * | 2005-12-14 | 2007-10-30 | Freescale Semiconductor, Inc. | SOI active layer with different surface orientation |
| US8629490B2 (en) * | 2006-03-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode |
| US7846817B2 (en) * | 2007-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP1975998A3 (en) * | 2007-03-26 | 2013-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a plurality of island-shaped SOI structures |
-
2008
- 2008-03-12 EP EP08004616.2A patent/EP1975998A3/en not_active Withdrawn
- 2008-03-14 US US12/076,147 patent/US7682931B2/en not_active Expired - Fee Related
- 2008-03-20 JP JP2008072661A patent/JP2008270775A/ja not_active Withdrawn
- 2008-03-26 KR KR1020080027674A patent/KR20080087722A/ko not_active Application Discontinuation
-
2010
- 2010-01-25 US US12/692,790 patent/US7811884B2/en not_active Expired - Fee Related
- 2010-08-18 US US12/858,525 patent/US7972935B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008270775A5 (ja) | ||
| JP2008270774A5 (ja) | ||
| JP2009003434A5 (ja) | ||
| US8546202B2 (en) | Manufacturing method for semiconductor structures | |
| JP2009177144A5 (ja) | ||
| JP2008311621A5 (ja) | ||
| JP2008311635A5 (ja) | ||
| JP2009004736A5 (ja) | ||
| JP2006210555A5 (ja) | ||
| JP2008514016A5 (ja) | ||
| JP2009135472A5 (ja) | ||
| JP2009094496A5 (ja) | ||
| JP2009111371A5 (ja) | ||
| JP2009158942A5 (ja) | ||
| EP1978554A3 (en) | Method for manufacturing semiconductor substrate comprising implantation and separation steps | |
| JP2009081352A (ja) | 半導体基板の製造方法及び半導体基板 | |
| JP2011100985A5 (ja) | ||
| WO2009004889A1 (ja) | 薄膜シリコンウェーハ及びその作製法 | |
| JP2006019429A5 (ja) | ||
| JP2010103514A5 (ja) | ||
| TW201003981A (en) | Substrate structure and method of removing the substrate structure | |
| JP2009111372A5 (ja) | ||
| JP2011060901A5 (ja) | ||
| JP2009044136A5 (ja) | ||
| RU2015151341A (ru) | Способ изготовления частично свободной графеновой кристаллической пленки и устройство, содержащее такую пленку |