JP2009094496A5 - - Google Patents

Download PDF

Info

Publication number
JP2009094496A5
JP2009094496A5 JP2008237759A JP2008237759A JP2009094496A5 JP 2009094496 A5 JP2009094496 A5 JP 2009094496A5 JP 2008237759 A JP2008237759 A JP 2008237759A JP 2008237759 A JP2008237759 A JP 2008237759A JP 2009094496 A5 JP2009094496 A5 JP 2009094496A5
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor
insulating layer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008237759A
Other languages
English (en)
Other versions
JP2009094496A (ja
JP5457002B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008237759A priority Critical patent/JP5457002B2/ja
Priority claimed from JP2008237759A external-priority patent/JP5457002B2/ja
Publication of JP2009094496A publication Critical patent/JP2009094496A/ja
Publication of JP2009094496A5 publication Critical patent/JP2009094496A5/ja
Application granted granted Critical
Publication of JP5457002B2 publication Critical patent/JP5457002B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (19)

  1. 半導体素子の特性に影響を与える不純物元素を含有する基板と、
    前記基板上に設けられた接合層と、
    前記接合層上に設けられ、且つ前記不純物元素に対するバリア層として機能する第１の絶縁層と、
    前記第１の絶縁層上に設けられた複数の単結晶半導体層の一により形成された複数の半導体素子と、
    前記複数の半導体素子を覆うように設けられ、且つバリア層として機能する第２の絶縁層と、を有することを特徴とする半導体装置。
  2. 半導体素子の特性に影響を与える不純物元素を含有する基板と、
    前記基板上に設けられ、且つ前記不純物元素に対するバリア層として機能する第１の絶縁層と、
    前記第１の絶縁層上に設けられた接合層と、
    前記接合層上に設けられた複数の単結晶半導体層の一により形成された複数の半導体素子と、
    前記複数の半導体素子を覆うように設けられ、且つバリア層として機能する第２の絶縁層と、を有することを特徴とする半導体装置。
  3. 請求項２において、
    前記第１の絶縁層は、前記複数の単結晶半導体層の一と、隣接する他の一との間隙に当たる領域にも存在することを特徴とする半導体装置。
  4. 請求項３において、
    前記間隙は０．５ｍｍ以下であることを特徴とする半導体装置。
  5. 請求項２乃至４のいずれか一において、
    前記接合層と前記単結晶半導体層との間に、第３の絶縁層を有することを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記第１の絶縁層は、酸化窒化珪素膜と窒化酸化珪素膜の積層構造であることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一において、
    前記第２の絶縁層は、酸化窒化珪素膜と窒化酸化珪素膜の積層構造であることを特徴とする半導体装置。
  8. 請求項１乃至７に記載の半導体装置を用いた電子機器。
  9. 複数の単結晶半導体基板を第１のトレイに配置し、
    前記複数の単結晶半導体基板の一表面上にバリア層として機能する第１の絶縁層を形成し、
    前記第１の絶縁層の表面にイオンを照射して、前記複数の単結晶半導体基板中に損傷領域を形成し、
    前記第１の絶縁層上に接合層を形成し、
    前記複数の単結晶半導体基板の前記接合層と、半導体素子の特性に影響を与える不純物元素を含有する基板とを接触させることにより、前記複数の単結晶半導体基板と前記基板とを貼り合わせ、
    加熱処理を施すことにより、前記損傷領域に沿って前記複数の単結晶半導体基板を分離させて、前記基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層の一を用いて、前記半導体素子を複数形成し、
    前記複数の半導体素子を覆うように、バリア層として機能する第２の絶縁層を形成することを特徴とする半導体装置の作製方法。
  10. 複数の単結晶半導体基板を第１のトレイに配置し、
    前記複数の単結晶半導体基板の一表面にイオンを照射して、前記複数の単結晶半導体基板中に損傷領域を形成し、
    前記一表面上に接合層を形成し、
    半導体素子の特性に影響を与える不純物元素を含有する基板上に、バリア層として機能する第１の絶縁層を形成し、
    前記複数の単結晶半導体基板の前記接合層と、前記基板上の第１の絶縁層とを接触させることにより、前記複数の単結晶半導体基板と前記基板とを貼り合わせ、
    加熱処理を施すことにより、前記損傷領域に沿って前記複数の単結晶半導体基板を分離させて、前記基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層の一を用いて、前記半導体素子を複数形成し、
    前記複数の半導体素子を覆うように、バリア層として機能する第２の絶縁層を形成することを特徴とする半導体装置の作製方法。
  11. 請求項１０において、
    前記第１の絶縁層は、前記複数の単結晶半導体層の一と、隣接する他の一との間隙に当たる領域にも存在することを特徴とする半導体装置の作製方法。
  12. 請求項１１において、
    前記間隙は０．５ｍｍ以下であることを特徴とする半導体装置の作製方法。
  13. 請求項１０乃至１２のいずれか一において、
    前記接合層と前記複数の単結晶半導体基板との間に、第３の絶縁層を形成することを特徴とする半導体装置の作製方法。
  14. 請求項９乃至１３のいずれか一において、
    前記第１の絶縁層は、酸化窒化珪素膜と窒化酸化珪素膜の積層構造で形成されることを特徴とする半導体装置の作製方法。
  15. 請求項９乃至１４のいずれか一において、
    前記第２の絶縁層は、酸化窒化珪素膜と窒化酸化珪素膜の積層構造で形成されることを特徴とする半導体装置の作製方法。
  16. 請求項９乃至１５のいずれか一において、
    前記複数の単結晶基板と前記基板とを貼り合わせる前に、前記複数の半導体基板を前記第１のトレイからはずして、前記複数の半導体基板を洗浄し、
    前記複数の半導体基板の洗浄後、前記複数の半導体基板を第２のトレイに配置することを特徴とする半導体装置の作製方法。
  17. 請求項１６において、
    前記第１のトレイ及び前記第２のトレイは、石英ガラス又はステンレスを用いて形成されたものであることを特徴とする半導体装置の作製方法。
  18. 請求項１６又は１７において、
    前記第１のトレイと前記第２のトレイは、同一のトレイであることを特徴とする半導体装置の作製方法。
  19. 請求項１６又は１７において、
    前記第１のトレイと前記第２のトレイは、異なるトレイであることを特徴とする半導体装置の作製方法。
JP2008237759A 2007-09-21 2008-09-17 半導体装置の作製方法 Expired - Fee Related JP5457002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237759A JP5457002B2 (ja) 2007-09-21 2008-09-17 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007245822 2007-09-21
JP2007245822 2007-09-21
JP2008237759A JP5457002B2 (ja) 2007-09-21 2008-09-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009094496A JP2009094496A (ja) 2009-04-30
JP2009094496A5 true JP2009094496A5 (ja) 2011-10-27
JP5457002B2 JP5457002B2 (ja) 2014-04-02

Family

ID=40470733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237759A Expired - Fee Related JP5457002B2 (ja) 2007-09-21 2008-09-17 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US8110479B2 (ja)
JP (1) JP5457002B2 (ja)
CN (1) CN101393920B (ja)
TW (1) TWI437696B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5525314B2 (ja) * 2009-05-02 2014-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8432021B2 (en) * 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
JP5203348B2 (ja) * 2009-12-25 2013-06-05 株式会社日本製鋼所 半導体基板の製造方法および半導体基板製造装置
JP5632616B2 (ja) * 2010-01-26 2014-11-26 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び基板収容構造
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8981519B2 (en) 2010-11-05 2015-03-17 Sharp Kabushiki Kaisha Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus
US8946820B2 (en) 2011-06-30 2015-02-03 Sharp Kabushiki Kaisha Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device
WO2013105614A1 (ja) * 2012-01-10 2013-07-18 シャープ株式会社 半導体基板、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、半導体基板の製造方法、及び半導体基板の製造装置
JP6245791B2 (ja) * 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
CN108593186B (zh) * 2018-06-20 2023-05-26 南京信息工程大学 一种基于双巨压阻传感器的井下压力探测装置及测量方法
CN113798679B (zh) * 2021-10-27 2024-01-05 佛山市南海区广工大数控装备协同创新研究院 一种基于激光微织构的非晶合金功能化表面制备方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187086B2 (ja) * 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
DE10041748A1 (de) 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4126912B2 (ja) * 2001-06-22 2008-07-30 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2004179356A (ja) * 2002-11-27 2004-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7253040B2 (en) * 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法

Similar Documents

Publication Publication Date Title
JP2009094496A5 (ja)
JP2009111354A5 (ja)
JP2009010353A5 (ja)
JP2009003434A5 (ja)
JP2008288578A5 (ja)
JP2008311621A5 (ja)
JP2009135472A5 (ja)
JP2009177144A5 (ja)
JP2008270771A5 (ja)
JP2009111375A5 (ja)
JP2008311635A5 (ja)
JP2010080947A5 (ja) 半導体装置の作製方法
JP2009152565A5 (ja)
JP2009076706A5 (ja)
JP2009111363A5 (ja)
JP2012069935A5 (ja) 半導体装置の作製方法
JP2007165923A5 (ja)
JP2012009838A5 (ja) 半導体装置の作製方法
JP2013168419A5 (ja)
JP2008270775A5 (ja)
JP2010166040A5 (ja)
TW200943477A (en) Method for manufacturing SOI substrate
WO2009107171A1 (ja) 薄膜積層デバイスの製造方法及び表示装置の製造方法、並びに、薄膜積層デバイス
JP2009260295A5 (ja) 半導体基板の作製方法
JP2010093241A5 (ja)