JP2010093241A5 - - Google Patents

Download PDF

Info

Publication number
JP2010093241A5
JP2010093241A5 JP2009207362A JP2009207362A JP2010093241A5 JP 2010093241 A5 JP2010093241 A5 JP 2010093241A5 JP 2009207362 A JP2009207362 A JP 2009207362A JP 2009207362 A JP2009207362 A JP 2009207362A JP 2010093241 A5 JP2010093241 A5 JP 2010093241A5
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
glass substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009207362A
Other languages
English (en)
Other versions
JP2010093241A (ja
JP5478166B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009207362A priority Critical patent/JP5478166B2/ja
Priority claimed from JP2009207362A external-priority patent/JP5478166B2/ja
Publication of JP2010093241A publication Critical patent/JP2010093241A/ja
Publication of JP2010093241A5 publication Critical patent/JP2010093241A5/ja
Application granted granted Critical
Publication of JP5478166B2 publication Critical patent/JP5478166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (9)

  1. ボンド基板上に第１の絶縁膜を形成し、
    前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
    ガラス基板上に第２の絶縁膜を形成し、
    前記ボンド基板を、前記第１の絶縁膜を介して前記ガラス基板上の前記第２の絶縁膜と貼り合わせ、
    前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜及び前記第２の絶縁膜を介して半導体膜を形成し、
    前記第１の絶縁膜、前記第２の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
    前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、
    前記２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いることを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記引っ張り応力を有する導電膜は、タングステン膜であり、前記圧縮応力を有する導電膜は、窒化タンタル膜であることを特徴とする半導体装置の作製方法。
  3. ボンド基板上に第１の絶縁膜を形成し、
    前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
    ガラス基板上に第２の絶縁膜を形成し、
    前記ボンド基板を、前記第１の絶縁膜を介して前記ガラス基板上の前記第２の絶縁膜と貼り合わせ、
    前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜及び前記第２の絶縁膜を介して半導体膜を形成し、
    前記第１の絶縁膜、前記第２の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
    前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に接して積層導電膜を形成し、
    前記積層導電膜の有する応力の大きさが０．１ＧＰａ以下となる条件で成膜することを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記積層導電膜は、上層をタングステン膜とし、下層を窒化タンタル膜とする２層構造であることを特徴とする半導体装置の作製方法。
  5. ボンド基板上に第１の絶縁膜を形成し、
    前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
    ガラス基板上に第２の絶縁膜を形成し、
    前記ボンド基板を、前記第１の絶縁膜を介して前記ガラス基板上の前記第２の絶縁膜と貼り合わせ、
    前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜及び前記第２の絶縁膜を介して半導体膜を形成し、
    前記第１の絶縁膜、前記第２の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
    前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、
    前記２層構造の積層導電膜として、上層にタングステン膜、下層に窒化タンタル膜を用いることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記周辺領域は、前記第２の絶縁膜の最外縁から、前記半導体膜の最外縁の１ｍｍ乃至１０ｍｍ内側までの帯状の領域とすることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第１の絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜若しくは窒化酸化シリコン膜から選ばれた単数の膜又は複数の膜の積層であることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記第２の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜若しくは窒化酸化アルミニウム膜から選ばれた膜であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記ボンド基板は、単結晶シリコン基板であることを特徴とする半導体装置の作製方法。
JP2009207362A 2008-09-11 2009-09-08 半導体装置の作製方法 Expired - Fee Related JP5478166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009207362A JP5478166B2 (ja) 2008-09-11 2009-09-08 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008233270 2008-09-11
JP2008233270 2008-09-11
JP2009207362A JP5478166B2 (ja) 2008-09-11 2009-09-08 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010093241A JP2010093241A (ja) 2010-04-22
JP2010093241A5 true JP2010093241A5 (ja) 2012-09-06
JP5478166B2 JP5478166B2 (ja) 2014-04-23

Family

ID=41799647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207362A Expired - Fee Related JP5478166B2 (ja) 2008-09-11 2009-09-08 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8415228B2 (ja)
JP (1) JP5478166B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7033687B2 (ja) 2011-01-12 2022-03-10 株式会社半導体エネルギー研究所 トランジスタの作製方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120042365A (ko) * 2010-10-25 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JPWO2012124281A1 (ja) * 2011-03-11 2014-07-17 シャープ株式会社 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置
JP6032963B2 (ja) * 2012-06-20 2016-11-30 キヤノン株式会社 Ｓｏｉ基板、ｓｏｉ基板の製造方法および半導体装置の製造方法
US8717202B1 (en) * 2013-03-14 2014-05-06 Aimpad, LLC Force sensitive input devices and methods
CN103928499A (zh) * 2014-04-22 2014-07-16 西安神光皓瑞光电科技有限公司 一种缓冲型衬底结构及其上的侧向外延生长方法
TWI699023B (zh) 2014-06-30 2020-07-11 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
JP6784031B2 (ja) 2016-02-15 2020-11-11 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers
US11061482B2 (en) 2019-01-04 2021-07-13 Aimpad, LLC Force sensitive input devices and methods

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2061796C (en) * 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
US6146970A (en) 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2264771A3 (en) * 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US7245018B1 (en) 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP4277469B2 (ja) * 1999-10-14 2009-06-10 信越半導体株式会社 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP4776752B2 (ja) 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
JP2004281878A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器
JP2005044864A (ja) * 2003-07-23 2005-02-17 Seiko Epson Corp 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP4963175B2 (ja) * 2005-11-21 2012-06-27 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置、及び電子機器
JP2007317988A (ja) * 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
US7846817B2 (en) 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
FR2920912B1 (fr) * 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure par transfert de couche

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7033687B2 (ja) 2011-01-12 2022-03-10 株式会社半導体エネルギー研究所 トランジスタの作製方法

Similar Documents

Publication Publication Date Title
JP2010093241A5 (ja)
JP2014143339A5 (ja)
JP2008523631A5 (ja)
JP2009111375A5 (ja)
JP2009076706A5 (ja)
JP2017005282A5 (ja)
JP2009094496A5 (ja)
JP2009158936A5 (ja)
JP2013168419A5 (ja)
JP2015065437A5 (ja)
JP2009267366A5 (ja)
JP2007165923A5 (ja)
JP2013197382A5 (ja)
JP2012216452A5 (ja)
JP2012084865A5 (ja) 半導体装置の作製方法
JP2009158942A5 (ja)
JP2009004736A5 (ja)
JP2008166744A5 (ja)
JP2009049393A5 (ja)
JP2010003296A5 (ja)
JP2006113568A5 (ja)
JP2010287831A5 (ja) 半導体装置
JP2009135472A5 (ja)
WO2009004889A1 (ja) 薄膜シリコンウェーハ及びその作製法
JP2014204041A5 (ja)