JP2014143339A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014143339A5 JP2014143339A5 JP2013011820A JP2013011820A JP2014143339A5 JP 2014143339 A5 JP2014143339 A5 JP 2014143339A5 JP 2013011820 A JP2013011820 A JP 2013011820A JP 2013011820 A JP2013011820 A JP 2013011820A JP 2014143339 A5 JP2014143339 A5 JP 2014143339A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 claims 55
- 229910052751 metal Inorganic materials 0.000 claims 24
- 239000002184 metal Substances 0.000 claims 24
- 239000004065 semiconductor Substances 0.000 claims 17
- 238000004519 manufacturing process Methods 0.000 claims 13
- 230000015572 biosynthetic process Effects 0.000 claims 6
- 238000005755 formation reaction Methods 0.000 claims 6
- 239000011229 interlayer Substances 0.000 claims 6
- 239000010410 layer Substances 0.000 claims 6
- 230000002093 peripheral Effects 0.000 claims 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 238000005498 polishing Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 239000010409 thin film Substances 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
Claims (12)
- 半導体基板の主表面に形成されるメモリセルと周辺トランジスタとを含む半導体装置の製造方法であって、
前記半導体基板を準備する工程と、
前記メモリセルが形成されるメモリセル形成領域における前記主表面に、第１の絶縁膜と、前記第１の絶縁膜の上面に接する第１のダミー電極とが積層された第１の積層構造を形成する工程と、
前記メモリセル形成領域における前記主表面に、前記第１の積層構造の側面に接するとともに前記半導体基板の前記主表面上にまで延びる延長部を有するように形成された第２の絶縁膜と、前記第２の絶縁膜の前記延長部の上面を含めて前記第２の絶縁膜に接する第２のダミー電極とが積層された第２の積層構造を形成する工程と、
前記周辺トランジスタが形成される周辺トランジスタ形成領域における前記主表面に、第３の絶縁膜と、前記第３の絶縁膜の上面に接する第３のダミー電極とが積層された第３の積層構造を形成する工程と、
前記第１、第２および第３の積層構造を覆うように層間絶縁層を形成する工程と、
前記第１、第２および第３のダミー電極の上面が前記層間絶縁層から露出し、前記層間絶縁層の上面と、露出した前記第１、第２および第３のダミー電極の上面とが平坦になるように、前記層間絶縁層の一部と前記第１、第２および第３のダミー電極の上面とを研磨する工程と、
露出した前記第１、第２および第３のダミー電極を除去して第１の開口部、第２の開口部および第３の開口部のそれぞれを形成する工程と、
前記第１の開口部と前記第２の開口部と前記第３の開口部とのそれぞれに、金属含有膜および他の膜を含む金属含有積層膜を埋設することにより、第１の金属含有膜と、第２の金属含有膜と、第３の金属含有膜とを形成する工程とを備え、
前記第１および第２の積層構造の高さは前記第３の積層構造の高さよりも高くなるように形成される、半導体装置の製造方法。 - 前記第２の絶縁膜には電荷を蓄積する電荷蓄積膜を含む、請求項１に記載の半導体装置の製造方法。
- 前記電荷蓄積膜はシリコン窒化膜である、請求項２に記載の半導体装置の製造方法。
- 前記第２の絶縁膜は、第１のシリコン酸化膜と、シリコン窒化膜と、第２のシリコン酸化膜とがこの順に積層された構成を有する、請求項１に記載の半導体装置の製造方法。
- 前記シリコン窒化膜の端部は、前記第２の金属含有膜の端部よりも内側に配置される、請求項３または４に記載の半導体装置の製造方法。
- 前記第１および第２の積層構造を形成する工程の後、前記メモリセル形成領域における前記主表面に前記メモリセルのソース領域およびドレイン領域を形成する工程と、
前記ソース領域および前記ドレイン領域にシリサイドを形成する工程とをさらに備える、請求項１に記載の半導体装置の製造方法。 - 前記第３の積層構造を形成する工程の後、前記周辺トランジスタ形成領域における前記主表面に前記周辺トランジスタのソース領域およびドレイン領域を形成する工程と、
前記ソース領域および前記ドレイン領域にシリサイドを形成する工程とをさらに備える、請求項１に記載の半導体装置の製造方法。 - 前記第１、第２および第３の金属含有膜を形成する工程は、前記層間絶縁層の上面と、前記第１、第２および第３の開口部とに前記金属含有積層膜を堆積する工程と、前記層間絶縁層が露出するように前記金属含有積層膜を研磨する工程とを含み、
前記金属含有積層膜を研磨する工程では、前記第１の金属含有膜の上面と、前記第２の金属含有膜の上面と、前記第３の金属含有膜の上面とが同一の高さの平坦な面を形成するように研磨される、請求項１に記載の半導体装置の製造方法。 - 前記金属含有膜は窒化チタンの薄膜のみを含む、請求項１に記載の半導体装置の製造方法。
- 前記金属含有膜は、窒化チタンの薄膜と、多結晶シリコンの薄膜とがこの順に積層された構成を有する、請求項１に記載の半導体装置の製造方法。
- 前記第１の金属含有膜は前記第１の絶縁膜の上面に形成され、前記第１の金属含有膜は前記第１の絶縁膜より誘電率が高い誘電体膜と、前記誘電体膜の仕事関数を調整する調整膜と、前記金属含有膜とがこの順に積層された構造を有し、
前記第２の金属含有膜は前記第２の絶縁膜の上面に形成され、前記第２の金属含有膜は前記誘電体膜と、前記調整膜と、前記金属含有膜とがこの順に積層された構造を有し、
前記第３の金属含有膜は前記第３の絶縁膜の上面に形成され、前記第３の金属含有膜は前記誘電体膜と、前記調整膜と、前記金属含有膜とがこの順に積層された構造を有し、
前記他の膜は前記誘電体膜と前記調整膜とを含む、請求項１に記載の半導体装置の製造方法。 - 前記主表面には、前記メモリセルおよび前記周辺トランジスタが形成される素子形成領域と、前記素子形成領域の周囲に形成されるダイシング領域とを有し、
前記第１または第２の積層構造を形成する工程と同時に、前記ダイシング領域に、前記第１および第２の積層構造と同じ厚みを有する構造体が形成される工程をさらに備える、請求項１に記載の半導体装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013011820A JP6029989B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置の製造方法 |
| EP14150273.2A EP2760048B1 (en) | 2013-01-25 | 2014-01-07 | Manufacturing method of semiconductor device |
| US14/155,961 US8956941B2 (en) | 2013-01-25 | 2014-01-15 | Manufacturing method of semiconductor device |
| KR20140007961A KR20140095986A (ko) | 2013-01-25 | 2014-01-22 | 반도체 장치의 제조 방법 |
| CN201810194182.9A CN108461395B (zh) | 2013-01-25 | 2014-01-24 | 制造半导体器件的方法 |
| TW106110282A TWI623028B (zh) | 2013-01-25 | 2014-01-24 | 半導體裝置之製造方法 |
| CN201410035893.3A CN103972177B (zh) | 2013-01-25 | 2014-01-24 | 半导体器件的制造方法 |
| TW103102781A TWI591693B (zh) | 2013-01-25 | 2014-01-24 | 半導體裝置之製造方法 |
| US14/586,452 US9184264B2 (en) | 2013-01-25 | 2014-12-30 | Manufacturing method of semiconductor device |
| US14/877,521 US20160093716A1 (en) | 2013-01-25 | 2015-10-07 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013011820A JP6029989B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014143339A JP2014143339A (ja) | 2014-08-07 |
| JP2014143339A5 true JP2014143339A5 (ja) | 2015-10-08 |
| JP6029989B2 JP6029989B2 (ja) | 2016-11-24 |
Family
ID=49989485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013011820A Expired - Fee Related JP6029989B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US8956941B2 (ja) |
| EP (1) | EP2760048B1 (ja) |
| JP (1) | JP6029989B2 (ja) |
| KR (1) | KR20140095986A (ja) |
| CN (2) | CN108461395B (ja) |
| TW (2) | TWI591693B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4594973B2 (ja) * | 2007-09-26 | 2010-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP6026914B2 (ja) | 2013-02-12 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9390927B2 (en) * | 2013-08-16 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact formation for split gate flash memory |
| US8883624B1 (en) | 2013-09-27 | 2014-11-11 | Cypress Semiconductor Corporation | Integration of a memory transistor into high-K, metal gate CMOS process flow |
| US9379222B2 (en) * | 2014-05-30 | 2016-06-28 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell |
| US9257445B2 (en) * | 2014-05-30 | 2016-02-09 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell and a logic transistor |
| JP2016039329A (ja) * | 2014-08-08 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6359386B2 (ja) * | 2014-08-28 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2016118785A1 (en) * | 2015-01-23 | 2016-07-28 | Silicon Storage Technology, Inc. | Method of forming self-aligned split-gate memory cell array with metal gates and logic devices |
| JP6440507B2 (ja) * | 2015-01-27 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN106158637B (zh) * | 2015-03-31 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN106158638B (zh) * | 2015-04-01 | 2019-03-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| JP5956033B1 (ja) * | 2015-07-23 | 2016-07-20 | 株式会社フローディア | メモリセル、半導体集積回路装置、および半導体集積回路装置の製造方法 |
| JP6556567B2 (ja) * | 2015-09-09 | 2019-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5982055B1 (ja) * | 2015-12-18 | 2016-08-31 | 株式会社フローディア | メモリセル、不揮発性半導体記憶装置、および不揮発性半導体記憶装置の製造方法 |
| US10373967B2 (en) | 2015-12-18 | 2019-08-06 | Floadia Corporation | Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device |
| JP6069569B1 (ja) * | 2016-08-24 | 2017-02-01 | 株式会社フローディア | メモリセル、および不揮発性半導体記憶装置 |
| JP6620046B2 (ja) * | 2016-03-15 | 2019-12-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US9934826B2 (en) * | 2016-04-14 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6750994B2 (ja) * | 2016-09-29 | 2020-09-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10872898B2 (en) * | 2017-07-19 | 2020-12-22 | Cypress Semiconductor Corporation | Embedded non-volatile memory device and fabrication method of the same |
| JP2019102560A (ja) * | 2017-11-30 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10672893B2 (en) * | 2017-11-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making semiconductor device comprising flash memory and resulting device |
| JP2020035802A (ja) * | 2018-08-27 | 2020-03-05 | キオクシア株式会社 | 半導体記憶装置 |
| CN111129020A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983094B2 (ja) * | 2002-04-25 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP4721710B2 (ja) * | 2003-03-19 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2004303918A (ja) * | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2007234861A (ja) * | 2006-03-01 | 2007-09-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP5191633B2 (ja) * | 2006-04-04 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8809179B2 (en) * | 2006-04-13 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing topography of non-volatile memory and resulting memory cells |
| JP5142494B2 (ja) * | 2006-08-03 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5142501B2 (ja) * | 2006-08-25 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2009059927A (ja) * | 2007-08-31 | 2009-03-19 | Renesas Technology Corp | 不揮発性半導体記憶装置の製造方法 |
| JP2009224425A (ja) * | 2008-03-14 | 2009-10-01 | Renesas Technology Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
| JP2010183022A (ja) * | 2009-02-09 | 2010-08-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2010245345A (ja) * | 2009-04-07 | 2010-10-28 | Renesas Electronics Corp | 不揮発性半導体メモリ及びその製造方法 |
| WO2010137158A1 (ja) * | 2009-05-28 | 2010-12-02 | トヨタ自動車株式会社 | 半導体装置 |
| JP2010282987A (ja) | 2009-06-02 | 2010-12-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20110001179A1 (en) | 2009-07-03 | 2011-01-06 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| JP5550286B2 (ja) * | 2009-08-26 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5613506B2 (ja) * | 2009-10-28 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5538838B2 (ja) * | 2009-11-25 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8552490B2 (en) * | 2010-06-18 | 2013-10-08 | United Microelectronics Corp. | Nonvolatile memory device with a high-K charge storage layer having a U-shaped,cross-sectional structure |
| JP5734744B2 (ja) * | 2011-05-27 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8722493B2 (en) * | 2012-04-09 | 2014-05-13 | Freescale Semiconductor, Inc. | Logic transistor and non-volatile memory cell integration |
-
2013
- 2013-01-25 JP JP2013011820A patent/JP6029989B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-07 EP EP14150273.2A patent/EP2760048B1/en not_active Not-in-force
- 2014-01-15 US US14/155,961 patent/US8956941B2/en active Active
- 2014-01-22 KR KR20140007961A patent/KR20140095986A/ko not_active Application Discontinuation
- 2014-01-24 CN CN201810194182.9A patent/CN108461395B/zh active Active
- 2014-01-24 CN CN201410035893.3A patent/CN103972177B/zh not_active Expired - Fee Related
- 2014-01-24 TW TW103102781A patent/TWI591693B/zh active
- 2014-01-24 TW TW106110282A patent/TWI623028B/zh active
- 2014-12-30 US US14/586,452 patent/US9184264B2/en active Active
-
2015
- 2015-10-07 US US14/877,521 patent/US20160093716A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014143339A5 (ja) | ||
| JP2017147443A5 (ja) | ||
| JP2013179122A5 (ja) | ||
| JP2009260294A5 (ja) | ||
| JP2016036021A5 (ja) | 導電体の作製方法、半導体装置の作製方法 | |
| JP2011211183A5 (ja) | 半導体装置の作製方法 | |
| JP2007318112A5 (ja) | ||
| JP2006210555A5 (ja) | ||
| JP2009111375A5 (ja) | ||
| JP2009124121A5 (ja) | ||
| JP2011100992A5 (ja) | ||
| JP2008177606A5 (ja) | ||
| JP2009033141A5 (ja) | ||
| JP2009027002A5 (ja) | ||
| JP2010093241A5 (ja) | ||
| JP2013138187A5 (ja) | ||
| EP3026706A3 (en) | A semiconductor device and a manufacturing method thereof | |
| JP2001148428A5 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2012069938A5 (ja) | ||
| JP2016001722A5 (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP2007283480A5 (ja) | ||
| JP2009224509A5 (ja) | ||
| JP2010108976A5 (ja) | ||
| JP2011204927A5 (ja) | ||
| JP2005209931A5 (ja) |