JP2001148428A5 - 不揮発性半導体記憶装置およびその製造方法 - Google Patents
不揮発性半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2001148428A5 JP2001148428A5 JP1999328149A JP32814999A JP2001148428A5 JP 2001148428 A5 JP2001148428 A5 JP 2001148428A5 JP 1999328149 A JP1999328149 A JP 1999328149A JP 32814999 A JP32814999 A JP 32814999A JP 2001148428 A5 JP2001148428 A5 JP 2001148428A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- memory device
- film
- semiconductor memory
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 58
- 238000004519 manufacturing process Methods 0.000 title claims 6
- 239000000758 substrate Substances 0.000 claims 23
- 238000002955 isolation Methods 0.000 claims 11
- 238000009792 diffusion process Methods 0.000 claims 10
- 239000010410 layer Substances 0.000 claims 10
- 238000000151 deposition Methods 0.000 claims 5
- 238000005530 etching Methods 0.000 claims 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
Claims (25)
- 半導体基板と、
半導体基板上に形成された素子領域及び素子分離領域と、
半導体基板上に形成された複数のメモリセルトランジスタとを備えた不揮発性半導体記憶装置であって、
前記複数のメモリセルトランジスタは半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側に配置された拡散層とを備え、
前記複数のメモリセルトランジスタは、ソース線とビット線コンタクトとの間に前記拡散層を共有する形で直列に接続され、
前記メモリセルトランジスタの上面および側面を覆うように配置されたバリア絶縁膜下面の、前記半導体基板の表面からの高さが、前記ゲート絶縁膜と前記ゲート電極との界面の、前記半導体基板の表面からの高さよりも高くなるように構成されている、
ことを特徴とする不揮発性半導体記憶装置。 - 前記半導体基板と前記バリア絶縁膜の間に、中間膜が配置されていることを特徴とする、請求項1記載の不揮発性半導体記憶装置。
- 前記ビット線コンタクトは、前記素子分離領域に挟まれて配置された前記素子領域に接続され、
前記バリア絶縁膜は前記ビット線コンタクトの前記素子分離領域に対するエッチングストッパであることを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記不揮発性半導体記憶装置は、選択トランジスタを有し、前記メモリセルの拡散層は前記選択トランジスタを介して前記ビット線コンタクトに接続されていることを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 前記中間膜の膜厚は前記ゲート絶縁膜よりも厚いことを特徴とする請求項2記載の不揮発性半導体記憶装置。
- 前記中間膜はシリコン酸化膜からなり、前記バリア絶縁膜はシリコン窒化膜からなることを特徴とする請求項2記載の不揮発性半導体記憶装置。
- 半導体基板と、
半導体基板上に形成された素子領域及び素子分離領域と、
半導体基板上に形成された複数のメモリセルトランジスタとを備えた不揮発性半導体記憶装置であって、
前記複数のメモリセルトランジスタは半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側に配置された拡散層とを備え、
前記複数のメモリセノレトランジスタは、ソース線とビット線コンタクトとの間に前記拡散層を共有する形で直列に接続され、
前記メモリセルトランジスタの上面および側面を覆うように配置されたバリア絶縁膜を備え、
前記メモリセルトランジスタの前記ゲート電極の側面と前記バリア絶縁膜との距離が、前記ゲート絶縁膜と前記ゲート電極との界面の、前記半導体基板の表面からの高さよりも大きくなるように構成されている、
ことを特徴とする不揮発性半導体記憶装置。 - 前記ゲート電極と前記バリア絶縁膜の間に、中間膜が配置されていることを特徴とする請求項7記載の不揮発性半導体記憶装置。
- 前記ビット線コンタクトは、前記素子分離領域に挟まれて配置された前記素子領域に接続され、
前記バリア絶縁膜は前記ビット線コンタクトの前記素子分離領域に対するエッチングストッパであることを特徴とする請求項7記載の不揮発性半導体記憶装置。 - 前記不揮発性半導体記憶装置は、選択トランジスタを有し、前記メモリセルの拡散層は前記選択トランジスタを介して前記ビット線コンタクトに接続されていることを特徴とする請求項7記載の不揮発性半導体記憶装置。
- 前記中間膜の膜厚は前記ゲート絶縁膜よりも厚いことを特徴とする請求項8記載の不揮発性半導体記憶装置。
- 前記中間膜はシリコン酸化膜からなり、前記バリア絶縁膜はシリコン窒化膜からなることを特徴とする請求項8記載の不揮発性半導体記憶装置。
- 前記中間膜は前記メモリセルの側部および上部を覆うように形成されていることを特徴とする請求項2記載の不揮発性半導体記憶装置。
- 半導体基板と、
半導体基板上に形成された素子領域及び素子分離領域と、
半導体基板上に形成された複数のメモリセルトランジスタとを備えた不揮発性半導体記憶装置であって、
前記複数のメモリセルトランジスタは半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側に配置された拡散層とを備え、
前記拡散層上に、導電体膜が配置されていることを特徴とする不揮発性半導体記憶装置。 - 前記複数のメモリセルトランジスタは、ソース線とビット線コンタクトとの間に前記拡散層を共有する形で直列に接続されていることを特徴とする請求項14記載の不揮発性半導体記憶装置。
- 前記不揮発性半導体記憶装置は、選択トランジスタを有し、前記メモリセルの拡散層は前記選択トランジスタを介して前記ビット線コンタクトに接続されていることを特徴とする請求項14記載の不揮発性半導体記憶装置。
- 前記不揮発性半導体記憶装置は、前記メモリセルトランジスタを覆うように形成されたバリア絶縁膜を備え、
前記ビット線コンタクトは、前記素子分離領域に挟まれて配置された前記素子領域に接続され、
前記バリア絶縁膜は前記ビット線コンタクトの前記素子分離領域に対するエンチングストッパであることを特徴とする請求項14記載の不揮発性半導体記憶装置。 - 前記不揮発性半導体記憶装置はさらに、前記半導体基板に接続されたビット線コンタクトを備え
前記導電体膜は、さらに前記ビット線コンタクト底部にも形成されていることを特徴とする請求項14記載の不揮発性半導体記憶装置。 - 前記導電体膜は不純物を添加したシリコン膜であることを特徴とする請求項14記載の不揮発性半導体記憶装置。
- 前記導電体膜はシリサイド膜であることを特徴とする請求項14記載の不揮発性半導体記憶装置。
- 前記導電体膜の膜厚が3nm以上であることを特徴とする請求項14記載の不揮発性半導体記憶装置。
- 半導体基板と、半導体基板上に形成された素子領域及び素子分離領域と、
半導体基板上に形成された、ゲート絶縁膜とゲート電極を有する複数のメモリセルトランジスタと、
半導体基板に接続されたビット線コンタクトを有し、
前記メモリセルトランジスタの上面および側面を覆うように配置された、前記ビット線コンタクトの前記素子分離領域に対するエッチングストッパとなるバリア絶縁膜とを備えた不揮発性半導体記憶装置の製造方法であって、
前記ゲート電極を加工する工程より後で、前記バリア絶縁膜を堆積する工程より前に、前記ゲート絶縁膜よりも厚いシリコン酸化膜を半導体基板上の全面に堆積する工程を有する不揮発性半導体記億装置の製造方法。 - 前記バリア絶縁膜を堆積した工程に続いて、前記半導体基板上の全面に層間絶縁膜を堆積する工程を備えることを特徴とする請求項22記載の不揮発性半導体記憶装置の製造方法。
- 前記シリコン酸化膜を堆積した後に、前記シリコン酸化膜を異方性エッチングによって加工し、前記ゲート電極の側面のみに残存させた後に、前記バリア絶縁膜を堆積することを特徴とする請求項22記載の不揮発性半導体記憶装置の製造方法。
- 前記バリア絶縁膜はシリコン窒化膜により形成することを特徴とする請求項22記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32814999A JP2001148428A (ja) | 1999-11-18 | 1999-11-18 | 半導体装置 |
KR10-2000-0068363A KR100406091B1 (ko) | 1999-11-18 | 2000-11-17 | 반도체 장치 |
TW089124425A TW506115B (en) | 1999-11-18 | 2000-11-17 | Semiconductor device |
US09/714,228 US6703669B1 (en) | 1999-11-18 | 2000-11-17 | Semiconductor device having serially connected memory cell transistors provided between two current terminals |
US10/742,952 US6828627B2 (en) | 1999-11-18 | 2003-12-23 | Semiconductor device |
US10/993,448 US20050073008A1 (en) | 1999-11-18 | 2004-11-22 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32814999A JP2001148428A (ja) | 1999-11-18 | 1999-11-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001148428A JP2001148428A (ja) | 2001-05-29 |
JP2001148428A5 true JP2001148428A5 (ja) | 2005-04-07 |
Family
ID=18207043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32814999A Pending JP2001148428A (ja) | 1999-11-18 | 1999-11-18 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6703669B1 (ja) |
JP (1) | JP2001148428A (ja) |
KR (1) | KR100406091B1 (ja) |
TW (1) | TW506115B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148428A (ja) * | 1999-11-18 | 2001-05-29 | Toshiba Microelectronics Corp | 半導体装置 |
JP4149644B2 (ja) * | 2000-08-11 | 2008-09-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4282517B2 (ja) * | 2004-03-19 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP2006060138A (ja) | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
US7233201B2 (en) * | 2004-08-31 | 2007-06-19 | Micron Technology, Inc. | Single-ended pseudo-differential output driver |
US8319266B1 (en) | 2004-12-10 | 2012-11-27 | Advanced Micro Devices, Inc. | Etch stop layer for memory cell reliability improvement |
US8367493B1 (en) | 2005-04-20 | 2013-02-05 | Spansion Llc | Void free interlayer dielectric |
JP2006351881A (ja) * | 2005-06-16 | 2006-12-28 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
KR101094840B1 (ko) * | 2005-07-12 | 2011-12-16 | 삼성전자주식회사 | 낸드형 플래시 메모리 장치 및 그 제조 방법 |
US7560335B2 (en) | 2005-08-30 | 2009-07-14 | Micron Technology, Inc. | Memory device transistors |
US7856012B2 (en) * | 2006-06-16 | 2010-12-21 | Harris Corporation | System and methods for generic data transparent rules to support quality of service |
KR100739988B1 (ko) * | 2006-06-28 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
US7485528B2 (en) * | 2006-07-14 | 2009-02-03 | Micron Technology, Inc. | Method of forming memory devices by performing halogen ion implantation and diffusion processes |
KR100831571B1 (ko) * | 2006-12-28 | 2008-05-21 | 동부일렉트로닉스 주식회사 | 플래시 소자 및 이의 제조 방법 |
JP2009147239A (ja) * | 2007-12-17 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
WO2010032594A1 (en) * | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1191566B (it) * | 1986-06-27 | 1988-03-23 | Sgs Microelettronica Spa | Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione |
JPS645067A (en) * | 1987-06-26 | 1989-01-10 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
US5234850A (en) * | 1990-09-04 | 1993-08-10 | Industrial Technology Research Institute | Method of fabricating a nitride capped MOSFET for integrated circuits |
DE69034137D1 (de) * | 1990-10-01 | 2004-06-03 | St Microelectronics Srl | Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen |
ATE139058T1 (de) * | 1990-10-23 | 1996-06-15 | Siemens Ag | Verfahren zur herstellung einer dotierten polyzidschicht auf einem halbleitersubstrat |
KR940011483B1 (ko) * | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
FR2711275B1 (fr) * | 1993-10-15 | 1996-10-31 | Intel Corp | Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits. |
US5631179A (en) * | 1995-08-03 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing metallic source line, self-aligned contact for flash memory devices |
US5589413A (en) * | 1995-11-27 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned bit-line during EPROM fabrication |
KR100207504B1 (ko) * | 1996-03-26 | 1999-07-15 | 윤종용 | 불휘발성 메모리소자, 그 제조방법 및 구동방법 |
JP3600393B2 (ja) | 1997-02-10 | 2004-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH11111858A (ja) | 1997-10-01 | 1999-04-23 | Sony Corp | 半導体装置及びその製造方法 |
JPH11111868A (ja) | 1997-10-02 | 1999-04-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3240999B2 (ja) | 1998-08-04 | 2001-12-25 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US6133096A (en) * | 1998-12-10 | 2000-10-17 | Su; Hung-Der | Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices |
JP2000196046A (ja) | 1998-12-25 | 2000-07-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2001044391A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
JP2001148428A (ja) * | 1999-11-18 | 2001-05-29 | Toshiba Microelectronics Corp | 半導体装置 |
-
1999
- 1999-11-18 JP JP32814999A patent/JP2001148428A/ja active Pending
-
2000
- 2000-11-17 US US09/714,228 patent/US6703669B1/en not_active Expired - Lifetime
- 2000-11-17 KR KR10-2000-0068363A patent/KR100406091B1/ko active IP Right Grant
- 2000-11-17 TW TW089124425A patent/TW506115B/zh not_active IP Right Cessation
-
2003
- 2003-12-23 US US10/742,952 patent/US6828627B2/en not_active Expired - Lifetime
-
2004
- 2004-11-22 US US10/993,448 patent/US20050073008A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11728236B2 (en) | Three-dimensional memory devices having hydrogen blocking layer and fabrication methods thereof | |
KR101435588B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
JP2001148428A5 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR20120020526A (ko) | 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법 | |
JP2008177606A5 (ja) | ||
US8399308B2 (en) | Method for forming semiconductor device having metallization comprising select lines, bit lines and word lines | |
KR101907070B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2003203999A5 (ja) | ||
US11923459B2 (en) | Transistor including hydrogen diffusion barrier film and methods of forming same | |
JP3657925B2 (ja) | 半導体装置及びその製造方法 | |
US20070238237A1 (en) | Structure and method for a sidewall SONOS non-volatile memory device | |
JP4023770B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2898686B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2002110937A5 (ja) | 半導体集積回路装置 | |
US8288227B2 (en) | Semiconductor memory device with bit line of small resistance and manufacturing method thereof | |
US6388282B1 (en) | Semiconductor memory device and method of manufacture the same | |
JP2001156269A5 (ja) | ||
JPH0888332A (ja) | 半導体記憶装置の製造方法 | |
US6972990B2 (en) | Ferro-electric memory device and method of manufacturing the same | |
JP2000223699A (ja) | 半導体装置の製造方法 | |
JP2003188287A5 (ja) | ||
US8288279B1 (en) | Method for forming conductive contact | |
JP2004311706A (ja) | 半導体装置及びその製造方法 | |
JP2004303966A (ja) | 半導体装置およびその製造方法 | |
TW436986B (en) | Embedded DRAM self-aligned contact with borderless contact and method for making the same |