JP2003203999A5 - - Google Patents

Claims (10)

1. 半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、
   前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備え、
   前記第１および第２のトランジスタの少なくとも一方は、そのゲート絶縁膜の上に下から順に互いに接して位置する、下部導電層と中間絶縁膜と上部導電層とを備え、前記下部導電層は前記フローティングゲートと同じ厚み方向構成を有し、前記中間絶縁膜は前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含み、前記上部導電層は前記コントロールゲートの導電層と同じ厚み方向構成を有し、さらに、
   前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備える、
   前記第１および第２のトランジスタの両方とも、それぞれのゲート絶縁膜の上に、前記フローティングゲートと同じ厚み方向構成の下部導電層と、前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含む中間絶縁膜と、前記コントロールゲートと同じ厚み方向構成の上部導電層とを備え、前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備え、
   前記メモリセル部におけるフローティングゲートおよび前記周辺回路部における下部導電層は、不純物を含むドープトシリコンから形成され、前記下部導電層の不純物濃度が、前記フローティングゲートの不純物濃度より高い、不揮発性半導体記憶装置。
2. 半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、
   前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備え、
   前記第１および第２のトランジスタの少なくとも一方は、そのゲート絶縁膜の上に下から順に互いに接して位置する、下部導電層と中間絶縁膜と上部導電層とを備え、前記下部導電層は前記フローティングゲートと同じ厚み方向構成を有し、前記中間絶縁膜は前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含み、前記上部導電層は前記コントロールゲートの導電層と同じ厚み方向構成を有し、さらに、
   前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備え、
   前記第１のトランジスタは、前記第１のゲート絶縁膜の上に、前記フローティングゲートと同じ厚み方向構成の下部導電層と、前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含む中間絶縁膜と、前記コントロールゲートと同じ厚み方向構成の上部導電層とを備え、前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備え、前記第２のトランジスタは、前記第２のゲート絶縁膜の上に前記コントロールゲートと同じ厚み方向構成の導電層を備え、
   前記メモリセル部におけるフローティングゲートおよび前記周辺回路部における下部導電層は、不純物を含むドープトシリコンから形成され、前記下部導電層の不純物濃度が、前記フローティングゲートの不純物濃度より高い、不揮発性半導体記憶装置。
3. 前記導通部は、前記上部導電層が前記中間絶縁膜を貫通し、前記下部導電層に届く、絶縁膜貫通導通部である、請求項１または２に記載の不揮発性半導体記憶装置。
4. 前記第１のトランジスタは前記半導体基板上に前記メモリトランジスタのゲート絶縁膜と同じ厚み方向構成の第１のゲート絶縁膜を有し、前記第２のトランジスタは前記半導体基板上に前記第１のゲート絶縁膜よりも厚い第２のゲート絶縁膜を備える、請求項１〜３のいずれかに記載の不揮発性半導体記憶装置。
5. 前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜と同じ厚み方向構成の絶縁膜を含みさらに別の絶縁膜を付加された絶縁膜である、請求項４に記載の不揮発性半導体記憶装置。
6. 前記周辺回路部において、前記中間絶縁膜と前記上部導電層との間に不純物を含むドープトシリコン膜をさらに備え、前記ドープトシリコン膜にも前記導通部が設けられている、請求項１〜５のいずれかに記載の不揮発性半導体記憶装置。
7. 前記ドープトシリコンが、リンドープト多結晶シリコンであり、前記下部導電層のリン濃度が、前記フローティングゲートのリン濃度より高い、請求項６に記載の不揮発性半導体記憶装置。
8. 前記ゲート間絶縁膜が、下から順に、シリコン酸化膜と、シリコン窒化膜と、シリコン酸化膜との３層が積層された三層絶縁膜である、請求項１〜７のいずれかに記載の不揮発性半導体記憶装置。
9. 半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える不揮発性半導体記憶装置の製造方法であって、
   前記半導体基板上の周辺回路部の前記第２のトランジスタが形成される領域に下層絶縁膜を形成する工程と、
   前記半導体基板および前記下層絶縁膜を覆うゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜の上にフローティングゲートを構成するフローティング導電層を形成する工程と、
   前記フローティング導電層の上に、前記ゲート間絶縁膜を形成する工程と、
   前記第１および第２のトランジスタが形成される領域の前記ゲート間絶縁膜に前記フローティング導電層に届く貫通孔を開口する工程とを備え、
   さらに、前記フローティング導電層は不純物ドープトシリコン膜で形成され、前記ゲート間絶縁膜に貫通孔を開口する工程の後、前記周辺回路部の領域の前記不純物ドープトシリコン膜にのみさらに不純物を注入する工程を備える、不揮発性半導体記憶装置の製造方法。
10. 半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、
    前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える、不揮発性半導体記憶装置の製造方法であって、
    前記メモリセル部と前記周辺回路部とに共通に、ゲート絶縁膜と、そのゲート絶縁膜上に前記フローティングゲートとなるフローティング導電層と、その導電層上にゲート間絶縁膜とを、順次積層する工程と、
    前記順次積層された、ゲート絶縁膜と、フローティング導電層と、ゲート間絶縁膜とを、平面的に見て前記第２のトランジスタが形成される領域の範囲のみ除去して前記半導体基板を露出させる工程と、
    前記第２のトランジスタの領域にのみ、前記ゲート絶縁膜より厚さの厚い第２ゲート絶縁膜を形成する工程と、
    前記第１のトランジスタが形成される領域の、前記ゲート間絶縁膜に前記フローティング導電層に届く貫通孔を開口する工程と、
    前記メモリセル部と前記周辺回路部とにわたって、前記貫通孔を埋め、前記第２ゲート絶縁膜を覆うように前記コントロールゲートとなるコントロール導電層を形成する工程とを備え、
    前記フローティング導電層は不純物ドープトシリコン膜で形成され、前記貫通孔開口工程と前記コントロール導電層形成工程との間に、前記周辺回路部の不純物ドープトシリコン膜にのみ、さらに不純物を注入する工程とを備える、不揮発性半導体記憶装置の製造方法。