KR970054103A - 플래쉬 이이피롬 셀 제조 방법 - Google Patents

플래쉬 이이피롬 셀 제조 방법 Download PDF

Info

Publication number
KR970054103A
KR970054103A KR1019950065723A KR19950065723A KR970054103A KR 970054103 A KR970054103 A KR 970054103A KR 1019950065723 A KR1019950065723 A KR 1019950065723A KR 19950065723 A KR19950065723 A KR 19950065723A KR 970054103 A KR970054103 A KR 970054103A
Authority
KR
South Korea
Prior art keywords
forming
layer
entire structure
cell
etching process
Prior art date
Application number
KR1019950065723A
Other languages
English (en)
Inventor
손재현
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950065723A priority Critical patent/KR970054103A/ko
Publication of KR970054103A publication Critical patent/KR970054103A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

본 발명은 주변 회로에서의 게이트 형성을 위하여 셀 어레이에서와 같이 제1폴리 실리콘층과 제2폴리 실리콘층을 적층하여 같은 높이가 되도록 만들어 줌으로써 한번의 식각 공정으로 셀 영역과 주변 영역의 게이트 전극을 동시에 형성할 수 있도록 한 플래쉬 이이피롬 셀 제조 방법에 관한 것이다.

Description

플래쉬 이이피롬 셀 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2G도는 본 발명에 따른 플래쉬 이이리폼 셀 제조 방법을 설명하기 위한 단면도.

Claims (1)

  1. 플래쉬 이이피롬 셀 제조 방법에 있어서, 실리콘 기판상에 터널 산화막, 제1폴리 실리콘층 및 ONO층을 형성하는 단계와, 상기 주변 회로 영역의 ONO층을 식각 공정에 의해 패터닝하고, 그 전체 구조 상부에 제2폴리 실리콘층을 형성하는 단계와, 상기 전체 구조 상부에 게이트 전극을 식각 공정에 의해 패터닝하는 단계와, 상기 게이트 전극의 측벽에 산화막 스페이서를 형성하고, 전체 구조 상부에 불순물을 주입하여 소오스 및 드레인 영역을 형성하는 단계와, 상기 전체 구조 상부에 제1BPSG막을 증착한 후 식각 공정에 의해 셀과 게이트 전극 상부에 제1BPSG막 패턴을 형성하여 셀 영역의 실렉트 게이트(Select Gate)산화막을 형성하는 단계와, 상기 전체 구조 상부에 제3폴리 실리콘층을 형성하고, 제2BPSG막을 증착하는 단계와, 상기 주변 회로 영역의 제2BPSG막에 콘텍홀을 형성한후, 전체 구조 상부에 금속층을 형성하는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065723A 1995-12-29 1995-12-29 플래쉬 이이피롬 셀 제조 방법 KR970054103A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065723A KR970054103A (ko) 1995-12-29 1995-12-29 플래쉬 이이피롬 셀 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065723A KR970054103A (ko) 1995-12-29 1995-12-29 플래쉬 이이피롬 셀 제조 방법

Publications (1)

Publication Number Publication Date
KR970054103A true KR970054103A (ko) 1997-07-31

Family

ID=66622790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065723A KR970054103A (ko) 1995-12-29 1995-12-29 플래쉬 이이피롬 셀 제조 방법

Country Status (1)

Country Link
KR (1) KR970054103A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479399B1 (ko) * 2002-01-08 2005-03-30 미쓰비시덴키 가부시키가이샤 불휘발성 반도체 기억 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479399B1 (ko) * 2002-01-08 2005-03-30 미쓰비시덴키 가부시키가이샤 불휘발성 반도체 기억 장치

Similar Documents

Publication Publication Date Title
KR970018187A (ko) 반도체 장치 제조방법
KR980005441A (ko) 반도체 소자의 제조 방법
KR860003658A (ko) 반도체 기억장치의 제조방법
KR940012609A (ko) 디램셀의 저장전극 제조방법
KR970054103A (ko) 플래쉬 이이피롬 셀 제조 방법
KR960026459A (ko) 트랜지스터 제조방법
KR970018611A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR100215914B1 (ko) 메모리셀커패시터 제조방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR970030827A (ko) 플래시 메모리셀 및 그 제조방법
KR970054218A (ko) 고전압 트랜지스터 제조방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR970054230A (ko) 플래쉬 이이피롬 및 그의 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR970003868A (ko) 플래쉬 메모리 소자 제조 방법
KR950030354A (ko) 비휘발성 반도체 메모리소자의 구조 및 제조방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR970054155A (ko) 반도체 소자의 캐패시터 형성방법
KR970030826A (ko) 플래쉬 메모리 소자 제조방법
KR970030902A (ko) 트랜지스터 제조방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR970054150A (ko) 반도체 소자의 전하 저장전극 제조방법
KR970030343A (ko) 반도체 메모리소자의 전극 및 이를 형성하는 방법
KR960043169A (ko) 반도체 소자의 트랜지스터 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid