KR970054150A - 반도체 소자의 전하 저장전극 제조방법 - Google Patents
반도체 소자의 전하 저장전극 제조방법 Download PDFInfo
- Publication number
- KR970054150A KR970054150A KR1019950069535A KR19950069535A KR970054150A KR 970054150 A KR970054150 A KR 970054150A KR 1019950069535 A KR1019950069535 A KR 1019950069535A KR 19950069535 A KR19950069535 A KR 19950069535A KR 970054150 A KR970054150 A KR 970054150A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- storage electrode
- film
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000007788 liquid Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 3
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 230000002265 prevention Effects 0.000 claims abstract 2
- 238000010030 laminating Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 전하 저장전극 제조방법을 개시한다. 개시된 본 발명은 게이트 전극, 고농도 불순물의 접합 영역이 포함된 반도체 기판 상부에 절연용 산화막 및 제1폴리실리콘막을 적층하는 단계; 상기 제1폴리실리콘막 및 절연용 산화막을 기판상의 고농도 불순물이 노출되도록 콘택홀을 형성하는 단계; 상기 구조물 상부에 전하 저장전극 형성용 감광막 패턴을 형성하고 상기 제1 및 제2 폴리실리콘을 비등방성 식각하여 전하저장전극을 형성하는 단계; 상기 감광막 패턴을 도포 방지막으로 하여 액상 산화막을 전체 구조의 상부에 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 전체 구조의 상부에 제3폴리실리콘막 적층하고, 비등방성 식각하여 상기 액상 산화막의 측벽에 폴리실리콘막 스페이서를 형성하는 단계; 및 상기 액상 산화막을 제거하는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 전하 저장전극 제조방법을 나타낸 단면도.
제2도의 (a) 내지 (f)는 본 발명에 따라 전하 저장전극 제조방법을 순차적으로 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 고농도 불순물 영역
13 : 절연용 산화막 14 : 제1폴리실리콘막
15 : 제2폴리실리콘막 14',15' : 하부 전하 저장전극
16 : 감광막 패턴 17 : 액상 산화막
18 : 폴리실리콘막 스페이서 19 : 전하 저장전극
Claims (4)
- 게이트 전극, 고농도 불순물의 접합 영역이 포함된 반도체 기판 상부에 절연용 산화막 및 제1폴리실리콘막을 적층하는 단계; 상기 제1폴리실리콘막 및 절연용 산화막을 기판상의 고농도 불순물이 노출되도록 콘택홀을 형성하는 단계; 상기 구조물 상부에 제2폴리실리콘막을 형성하는 단계; 상기 제2폴리실리콘막 상부에 전하 저장전극 형성용 감광막 패턴을 형성하고 상기 제1 및 제2폴리실리콘을 비등방성 식각하여 전하저장 전극을 형성하는 단계; 상기 감광막 패턴을 도포 방지막으로 하여 액상 산화막을 전체 구조의 상부에 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 전체 구조의 상부에 제3폴리실리콘막 스페이서를 형성하는 단계; 및 상기 액상 산화막의 측벽에 폴리실리콘막 스페이서를 형성하는 단계; 및 상기 액상 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전하 저장전극 제조방법.
- 제1항에 있어서, 상기 제1폴리실리콘막은 1,000 내지 3,000정도의 두께를 갖는 것을 특징으로 하는 반도체 소자의 전하 저장전극 제조방법.
- 제1항에 있어서, 상기 제2폴리실리콘막은 1,000 내지 2,000정도의 두께를 갖는 것을 특징으로 하는 반도체 소자의 전하 저장전극 제조방법.
- 제1항에 있어서, 상기 제3폴리실리콘막은 1,000 내지 2,000정도의 두께를 갖는 것을 특징으로 하는 반도체 소자의 전하 저장전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069535A KR100209933B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 전하 저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069535A KR100209933B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 전하 저장전극 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054150A true KR970054150A (ko) | 1997-07-31 |
| KR100209933B1 KR100209933B1 (ko) | 1999-07-15 |
Family
ID=19448503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069535A KR100209933B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 전하 저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209933B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069535A patent/KR100209933B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100209933B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| KR920005296A (ko) | 반도체 소자분리 제조방법 | |
| KR970054150A (ko) | 반도체 소자의 전하 저장전극 제조방법 | |
| KR970004069A (ko) | 반도체 소자의 트랜지스터 제조방법 및 그 구조 | |
| JP2832825B2 (ja) | メモリセルキャパシタの製造方法 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR100236189B1 (ko) | 커패시터의 제조방법 | |
| KR950009922A (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
| KR100236063B1 (ko) | 게이트 다결정 실리콘의 식각방법 | |
| KR960005998A (ko) | 반도체 소자 및 그 제조방법 | |
| KR930014653A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR980005866A (ko) | 반도체 소자의 얕은 접합 형성방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR950015780A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR970054103A (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
| KR930003364A (ko) | 반도체 장치의 제조방법 | |
| KR970030498A (ko) | 반도체장치의 제조방법 | |
| KR970072472A (ko) | 반도체 장치의 제조 방법 | |
| KR930001404A (ko) | 반도체 장치의 캐패시터 제조방법 및 그 구조 | |
| KR970054424A (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| KR940003034A (ko) | 반도체 캐패시터 제조방법 | |
| KR970077678A (ko) | 멀티 스테이트를 갖는 반도체 장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |