KR980005441A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR980005441A
KR980005441A KR1019960020641A KR19960020641A KR980005441A KR 980005441 A KR980005441 A KR 980005441A KR 1019960020641 A KR1019960020641 A KR 1019960020641A KR 19960020641 A KR19960020641 A KR 19960020641A KR 980005441 A KR980005441 A KR 980005441A
Authority
KR
South Korea
Prior art keywords
region
insulating layer
gate electrode
semiconductor device
forming
Prior art date
Application number
KR1019960020641A
Other languages
English (en)
Other versions
KR100186503B1 (ko
Inventor
안재경
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960020641A priority Critical patent/KR100186503B1/ko
Priority to US08/744,274 priority patent/US5874330A/en
Priority to JP9036962A priority patent/JP2780162B2/ja
Publication of KR980005441A publication Critical patent/KR980005441A/ko
Application granted granted Critical
Publication of KR100186503B1 publication Critical patent/KR100186503B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명은 반도체 소자에 관한 것으로, 특히 DRAM제조 공정시에 특정의 두영역에서의 측벽(Sidewall)을 각 영역에 대해 최적화 하여 형성하는 것이 가능하도록 하여 소자의 신뢰성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법에 관한 것이다. 상기와 같은 본 발명의 반도체 소자의 제조 방법은 제1영역과 제2영역을 가지는 반도체 기판을 준비하는 공정과, 상기 제1영역 및 제2영역상에 각각 게이트 전극 및 게이트 전극 양측의 기판에 불순물 영역을 형성하는 공정과, 상기 제1영역의 게이트 전극의 상측 및 측면에 제1 절연층을 형성하는 공정과, 제1 절연층 및 제2영역의 게이트 전극을 포함한 기판상에 제2 절연층을 형성하는 공정과, 상기 제2절연층을 선택 식각하여 제2영역의 게이트 전극 양측면과 제1영역의 게이트 전극 양측면의 제1 절연층과 기판상에 잔류시키는 공정을 포함하여 이루어진다.

Description

반도체 소자의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(a) 내지 (g)는 본 발명의 반도체 소자의 공정 단면도.

Claims (6)

  1. 제1영역과 제2영역을 가지는 반도체 기판을 준비하는 공정과, 상기 제1영역 및 제2영역상에 각각 게이트 전극 및 게이트 전극 양측의 기판에 분순물 영역을 형성하는 공정과, 상기 제1영역의 게이트 전극의 상측 및 측면에 제1 절연층을 형성하는 공정과, 제1 절연층 및 제2영역의 게이트 전극을 포함한 기판상에 제2 절연층을 형성하는 공정과, 상기 제2 절연층을 선택 식각하여 제2영역의 게이트 전극 양측면과 제1영역의 게이트 전극 양측면의 제1 절연층과 기판상에 잔류시키는 공정을 포함하여 이루어짐을 특징으로하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 제1영역은 셀 영역인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 제2영역은 주변 회로 영역인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서, 제1 절연층 및 제2 절연층의 두께를 다르게 하여 제1,2영역에서의 게이트 전극의 측면에 잔류하는 절연층의 너비를 다르게 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항 또는 제4항에 있어서, 제1 절연층은 나이트라이드를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1항 또는 제4항에 있어서, 제2 절연층은 산화막을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960020641A 1996-06-10 1996-06-10 반도체 소자의 제조 방법 KR100186503B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960020641A KR100186503B1 (ko) 1996-06-10 1996-06-10 반도체 소자의 제조 방법
US08/744,274 US5874330A (en) 1996-06-10 1996-11-06 Method for fabricating semiconductor device
JP9036962A JP2780162B2 (ja) 1996-06-10 1997-02-06 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020641A KR100186503B1 (ko) 1996-06-10 1996-06-10 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR980005441A true KR980005441A (ko) 1998-03-30
KR100186503B1 KR100186503B1 (ko) 1999-04-15

Family

ID=19461340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020641A KR100186503B1 (ko) 1996-06-10 1996-06-10 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US5874330A (ko)
JP (1) JP2780162B2 (ko)
KR (1) KR100186503B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746351B1 (ko) * 2006-06-12 2007-08-03 강남대학교 산학협력단 기하학 정보를 이용한 실시간 높이 측정 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135745A (ja) * 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6046089A (en) * 1998-01-05 2000-04-04 Advanced Micro Devices Selectively sized spacers
JP3246442B2 (ja) 1998-05-27 2002-01-15 日本電気株式会社 半導体装置の製造方法
US6306760B1 (en) * 1999-12-09 2001-10-23 United Microelectronics Corp. Method of forming a self-aligned contact hole on a semiconductor wafer
US6316304B1 (en) 2000-07-12 2001-11-13 Chartered Semiconductor Manufacturing Ltd. Method of forming spacers of multiple widths
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
TW591741B (en) * 2003-06-09 2004-06-11 Taiwan Semiconductor Mfg Fabrication method for multiple spacer widths
US9236383B2 (en) * 2004-04-27 2016-01-12 Micron Technology, Inc. Method and apparatus for fabricating a memory device with a dielectric etch stop layer
US7141511B2 (en) * 2004-04-27 2006-11-28 Micron Technology Inc. Method and apparatus for fabricating a memory device with a dielectric etch stop layer
US20070013070A1 (en) * 2005-06-23 2007-01-18 Liang Mong S Semiconductor devices and methods of manufacture thereof
US7462534B2 (en) * 2005-08-02 2008-12-09 Micron Technology, Inc. Methods of forming memory circuitry
KR100905999B1 (ko) * 2007-06-12 2009-07-06 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5442235B2 (ja) * 2008-11-06 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536944A (en) * 1982-12-29 1985-08-27 International Business Machines Corporation Method of making ROM/PLA semiconductor device by late stage personalization
JPH01147856A (ja) * 1987-12-03 1989-06-09 Fujitsu Ltd Ｃｍｏｓ半導体装置の製造方法
JPH01165159A (ja) * 1987-12-22 1989-06-29 Oki Electric Ind Co Ltd 相補型ｍｏｓ半導体装置の製造方法
JP2906460B2 (ja) * 1989-07-10 1999-06-21 日本電気株式会社 相補型ｍｏｓ半導体装置の製造方法
JPH03209762A (ja) * 1990-01-11 1991-09-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5021353A (en) * 1990-02-26 1991-06-04 Micron Technology, Inc. Split-polysilicon CMOS process incorporating self-aligned silicidation of conductive regions
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
US5324680A (en) * 1991-05-22 1994-06-28 Samsung Electronics, Co. Ltd. Semiconductor memory device and the fabrication method thereof
US5371026A (en) * 1992-11-30 1994-12-06 Motorola Inc. Method for fabricating paired MOS transistors having a current-gain differential
US5405791A (en) * 1994-10-04 1995-04-11 Micron Semiconductor, Inc. Process for fabricating ULSI CMOS circuits using a single polysilicon gate layer and disposable spacers
US5696016A (en) * 1996-11-15 1997-12-09 Mosel Vitelic Inc. Process for manufacturing a CMOSFET intergrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746351B1 (ko) * 2006-06-12 2007-08-03 강남대학교 산학협력단 기하학 정보를 이용한 실시간 높이 측정 방법

Also Published As

Publication number Publication date
KR100186503B1 (ko) 1999-04-15
JPH1012847A (ja) 1998-01-16
JP2780162B2 (ja) 1998-07-30
US5874330A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
KR980005441A (ko) 반도체 소자의 제조 방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR920001716A (ko) 디램셀의 적층형 캐패시터의 구조 및 제조방법
KR950028198A (ko) 캐패시터 제조방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR960043203A (ko) 반도체장치의 제조방법
KR940008072A (ko) 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법
KR960043176A (ko) 캐패시터 제조방법
KR970077218A (ko) 리프레쉬 특성을 개선하기 위한 콘택 형성 방법
KR960002493A (ko) 반도체 소자의 콘택홀 또는 비아홀간 단차완화 방법
KR980005474A (ko) 반도체 소자 제조방법
KR960039377A (ko) 반도체 메모리장치 제조방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR950025999A (ko) 캐패시터 제조방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR920003511A (ko) 스태틱램 셀의 제조방법
KR970054103A (ko) 플래쉬 이이피롬 셀 제조 방법
KR950021276A (ko) 반도체 모스펫(mosfet) 제조방법
KR980005866A (ko) 반도체 소자의 얕은 접합 형성방법
KR940016776A (ko) 열린 박스(box) 구조의 전하보존전극 제조 방법
KR970030343A (ko) 반도체 메모리소자의 전극 및 이를 형성하는 방법
KR960015953A (ko) 박막트랜지스터 제조방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR940010337A (ko) 반도체 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee