JP2007318112A5 - - Google Patents

Claims (8)

1. 半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上のゲート電極とを有するトランジスタを有し、
   前記半導体膜の側面と接する第２の絶縁膜を有し、
   前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
   前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域とに接することを特徴とする半導体装置。
2. 半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上のゲート電極とを有するトランジスタを有し、
   前記半導体膜の側面と接する第２の絶縁膜を有し、
   前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
   前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域と前記チャネル形成領域とに接することを特徴とする半導体装置。
3. 半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上の電荷蓄積層と、前記電荷蓄積層上の第２の絶縁膜と、前記第２の絶縁膜上のゲート電極とを有するメモリを有し、
   前記半導体膜の側面と接する第３の絶縁膜を有し、
   前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
   前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域とに接することを特徴とする半導体装置。
4. 半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上の電荷蓄積層と、前記電荷蓄積層上の第２の絶縁膜と、前記第２の絶縁膜上のゲート電極とを有するメモリを有し、
   前記半導体膜の側面と接する第３の絶縁膜を有し、
   前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
   前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域と前記チャネル形成領域とに接することを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、前記半導体膜は化合物半導体であることを特徴とする半導体装置。
6. 請求項５において、前記化合物半導体は、ＺｎＯまたはａ−ＩｎＧａＺｎＯであることを特徴とする半導体装置。
7. 半導体膜、第１の絶縁膜及び第１の導電膜が順に積層された島状の積層体を形成し、
   前記島状の積層体を覆うように第２の絶縁膜を形成し、
   前記第１の導電膜と前記第２の絶縁膜との表面の高さが概略一致するように、前記第２の絶縁膜の一部を除去して前記第１の導電膜の表面を露出させ、
   前記第１の導電膜上に第２の導電膜を形成し、
   前記第２の導電膜をマスクとして、前記半導体膜に不純物元素を導入して、ソース領域及びドレイン領域を形成し、
   前記第２の導電膜を形成した後に、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿った前記半導体膜の一部に、前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を形成し、
   前記不純物領域は、前記ソース領域と前記ドレイン領域とに接することを特徴とする半導体装置の作製方法。
8. 半導体膜、第１の絶縁膜及び第１の導電膜が順に積層された島状の積層体を形成し、
   前記島状の積層体を覆うように第２の絶縁膜を形成し、
   前記第１の導電膜と前記第２の絶縁膜とは表面の高さが概略一致するように、前記第２の絶縁膜の一部を除去して前記第１の導電膜の表面を露出させ、
   前記第１の導電膜上に第２の導電膜を形成し、
   前記第２の導電膜をマスクとして、前記半導体膜に不純物元素を導入して、ソース領域及びドレイン領域を形成し、
   前記第１の導電膜を形成する前に、前記半導体膜の一部に、前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を形成することで、
   前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域と前記チャネル形成領域とに接することを特徴とする半導体装置の作製方法。