JP2009246352A5 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法 Download PDFInfo
- Publication number
- JP2009246352A5 JP2009246352A5 JP2009054987A JP2009054987A JP2009246352A5 JP 2009246352 A5 JP2009246352 A5 JP 2009246352A5 JP 2009054987 A JP2009054987 A JP 2009054987A JP 2009054987 A JP2009054987 A JP 2009054987A JP 2009246352 A5 JP2009246352 A5 JP 2009246352A5
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- resist mask
- etching
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (5)
- 第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有し、且つ前記第２の導電膜を加工して形成される配線の領域において前記第１の導電膜を加工して形成される隣り合う配線間に少なくとも一の開口部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。 - 第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有し、且つ前記第２の導電膜を加工して形成される配線の領域において前記第１の導電膜を加工して形成される隣り合う配線間に少なくとも一の開口部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。 - 第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有し、且つ前記第２の導電膜を加工して形成される配線の領域において前記第１の導電膜を加工して形成される隣り合う配線間に少なくとも一の開口部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記第１の導電膜、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行い、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。 - 第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有し、且つ前記第２の導電膜を加工して形成される配線の領域において前記第１の導電膜を加工して形成される隣り合う配線間に少なくとも一の開口部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記第１の導電膜、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行い、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。 - 請求項１乃至請求項７のいずれか一において、
前記開口部は、前記第２の導電膜を加工して形成される配線の領域上であって、前記第１の導電膜を加工して形成される前記配線と前記第２の導電膜を加工して形成される前記配線の交差部で前記第１の導電膜を加工して形成される前記配線を挟んで設けられていることを特徴とする薄膜トランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009054987A JP5530111B2 (ja) | 2008-03-11 | 2009-03-09 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008061680 | 2008-03-11 | ||
| JP2008061680 | 2008-03-11 | ||
| JP2009054987A JP5530111B2 (ja) | 2008-03-11 | 2009-03-09 | 薄膜トランジスタの作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009246352A JP2009246352A (ja) | 2009-10-22 |
| JP2009246352A5 true JP2009246352A5 (ja) | 2012-04-19 |
| JP5530111B2 JP5530111B2 (ja) | 2014-06-25 |
Family
ID=41063482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009054987A Expired - Fee Related JP5530111B2 (ja) | 2008-03-11 | 2009-03-09 | 薄膜トランジスタの作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7883943B2 (ja) |
| JP (1) | JP5530111B2 (ja) |
| CN (1) | CN101533780B (ja) |
| TW (1) | TWI455211B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5184042B2 (ja) * | 2007-10-17 | 2013-04-17 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路 |
| US8035107B2 (en) * | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US8207026B2 (en) * | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5539765B2 (ja) * | 2009-03-26 | 2014-07-02 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| US9096426B2 (en) * | 2013-04-05 | 2015-08-04 | The United States Of America As Represented By The Secretary Of The Army | Electronic device structure and method of making electronic devices and integrated circuits using grayscale technology and multilayer thin-film composites |
| TWI695415B (zh) | 2015-03-30 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| CN110390886A (zh) * | 2018-04-18 | 2019-10-29 | 群创光电股份有限公司 | 面板及其拼接装置 |
| CN113013096B (zh) * | 2021-03-01 | 2023-06-02 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| JPS61225869A (ja) * | 1985-03-29 | 1986-10-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
| JPS6484669A (en) | 1987-09-26 | 1989-03-29 | Casio Computer Co Ltd | Thin film transistor |
| JPH0311744A (ja) | 1989-06-09 | 1991-01-21 | Citizen Watch Co Ltd | 薄膜トランジスタの製造方法 |
| JPH03161938A (ja) | 1989-11-20 | 1991-07-11 | Seiko Instr Inc | 薄膜トランジスタの製造方法 |
| JPH07307477A (ja) | 1994-03-15 | 1995-11-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| EP1338914A3 (en) | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| US6493048B1 (en) | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| JP2000307118A (ja) | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR100325079B1 (ko) | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| KR100494683B1 (ko) * | 2000-05-31 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크 |
| US7223643B2 (en) | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| TW488080B (en) * | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
| JP2003179069A (ja) | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
| TWI239651B (en) * | 2004-04-30 | 2005-09-11 | Quanta Display Inc | Manufacturing method of a thin film transistor-liquid crystal display |
| JP2006351844A (ja) * | 2005-06-16 | 2006-12-28 | Mitsubishi Electric Corp | 電気光学表示装置およびその製造方法 |
| KR101201017B1 (ko) | 2005-06-27 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101225440B1 (ko) | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| EP3229066A1 (en) | 2005-12-05 | 2017-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Transflective liquid crystal display with a horizontal electric field configuration |
| EP2479604B1 (en) | 2005-12-05 | 2015-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI322288B (en) | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| KR20080001181A (ko) * | 2006-06-29 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| WO2008099528A1 (ja) | 2007-02-13 | 2008-08-21 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
-
2009
- 2009-03-04 US US12/397,880 patent/US7883943B2/en not_active Expired - Fee Related
- 2009-03-06 TW TW098107345A patent/TWI455211B/zh not_active IP Right Cessation
- 2009-03-09 JP JP2009054987A patent/JP5530111B2/ja not_active Expired - Fee Related
- 2009-03-11 CN CN2009101287120A patent/CN101533780B/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009246352A5 (ja) | 薄膜トランジスタの作製方法 | |
| JP2009158941A5 (ja) | ||
| JP2012049514A5 (ja) | ||
| JP2010123937A5 (ja) | ||
| JP2012068627A5 (ja) | 半導体装置の作製方法 | |
| JP2009060096A5 (ja) | ||
| JP2010263195A5 (ja) | ||
| JP2017147443A5 (ja) | ||
| JP2010199570A5 (ja) | ||
| JP2009239272A5 (ja) | ||
| JP2007318112A5 (ja) | ||
| JP2008294408A5 (ja) | ||
| JP2009239276A5 (ja) | ||
| JP2012164976A5 (ja) | 半導体装置の作製方法 | |
| JP2010028103A5 (ja) | 薄膜トランジスタの作製方法及び表示装置の作製方法 | |
| JP2011044517A5 (ja) | ||
| JP2005086024A5 (ja) | ||
| JP2014215485A5 (ja) | ||
| JP2012033896A5 (ja) | ||
| JP2010170108A5 (ja) | 半導体装置 | |
| JP2009246348A5 (ja) | ||
| JP2011211187A5 (ja) | 半導体装置 | |
| JP2009124121A5 (ja) | ||
| JP2013093573A5 (ja) | ||
| JP2009231828A5 (ja) |