JP2010199570A5

JP2010199570A5 -

Info

Publication number: JP2010199570A5
Application number: JP2010015319A
Authority: JP
Filing date: 2010-01-27
Publication date: 2013-02-28
Anticipated expiration: 2030-01-27

Claims

第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
酸化処理を行うことで、少なくともエッチングされた前記半導体膜の側壁を酸化させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングをドライエッチングにより行ってゲート電極層を形成し、
前記第２の導電膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
酸化処理を行うことで、少なくともエッチングされた前記半導体膜の側壁を酸化させ、
前記第２の導電膜上に第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングをドライエッチングにより行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
酸化処理を行うことで、少なくともエッチングされた前記半導体膜の側壁を酸化させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングをドライエッチングにより行ってゲート電極層を形成し、
前記第１のレジストマスクを縮小させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
酸化処理を行うことで、少なくともエッチングされた前記半導体膜の側壁を酸化させ、
前記第１のレジストマスクを縮小させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングをドライエッチングにより行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
請求項１乃至請求項４のいずれか一において、
前記第１の導電膜はタングステンにより形成し、
前記ドライエッチングはＣｌＦ_３ガスを用いて行うことを特徴とする薄膜トランジスタの作製方法。
請求項１乃至請求項５のいずれか一に記載の方法により薄膜トランジスタを作製し、
前記薄膜トランジスタを覆って保護絶縁膜を形成し、
前記ソース電極及びドレイン電極層の一部を露出させるように前記保護絶縁膜に開口部を形成し、
前記開口部及び前記保護絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法。
請求項６において、
前記保護絶縁膜は、ＣＶＤ法またはスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することを特徴とする表示装置の作製方法。