JP2012164976A5 - 半導体装置の作製方法 - Google Patents

Claims (4)

1. 第１の導電層と、前記第１の導電層上の第１の絶縁層と、前記第１の絶縁層上の半導体層とを有する第１の積層を形成し、
   第１のフォトマスクを用いた前記第１の積層に対する第１のフォトリソグラフィ工程により、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の島状の半導体層と、を形成し、
   前記島状の半導体層上に第２の絶縁層を形成し、
   第２のフォトマスクを用いた前記第２の絶縁層に対する第２のフォトリソグラフィ工程により、前記島状の半導体層の一部を露出するコンタクトホールを、前記第２の絶縁層に形成し、
   前記コンタクトホール及び前記第２の絶縁層上に、第３の導電層と前記第３の導電層上の第４の導電層を有する第２の積層を形成し、
   第３のフォトマスクを用いた前記第２の積層に対する第３のフォトリソグラフィ工程により、ソース電極と、ドレイン電極と、画素電極とを形成し、
   前記ソース電極と、前記ドレイン電極と、前記画素電極とは、それぞれ、前記コンタクトホールを介して、前記島状の半導体層と電気的に接続されることを特徴とする半導体装置の作製方法。
2. 画素部と、端子部とを有し、
   前記画素部は、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の島状の半導体層と、前記島状の半導体層と電気的に接続するソース電極及びドレイン電極と、前記島状の半導体層と電気的に接続する画素電極と、を有し、
   前記端子部は、配線と、配線上の第１電極と、前記第１電極上の第２電極とを有する半導体装置の作製方法であって、
   第１の導電層と、前記第１の導電層上の第１の絶縁層と、前記第１の絶縁層上の半導体層を有する第１の積層を形成し、
   第１のフォトマスクを用いた前記第１の積層に対する第１のフォトリソグラフィ工程により、前記ゲート電極と、前記ゲート絶縁層と、前記島状の半導体層と、前記配線とを形成し、
   前記島状の半導体層上及び前記配線上に第２の絶縁層を形成し、
   第２のフォトマスクを用いた前記第２の絶縁層に対する第２のフォトリソグラフィ工程により、前記島状の半導体層の一部を露出する第１のコンタクトホールと、前記配線の一部を露出する第２のコンタクトホールとを、前記第２の絶縁層に形成し、
   前記第１及び前記第２のコンタクトホール並びに前記第２の絶縁層上に、第３の導電層と前記第３の導電層上の第４の導電層を有する第２の積層を形成し、
   第３のフォトマスクを用いた前記第２の積層に対する第３のフォトリソグラフィ工程により、前記ソース電極と、前記ドレイン電極と、前記画素電極と、前記第１電極と、前記第２電極とを形成し、
   前記ソース電極と、前記ドレイン電極と、前記画素電極とは、それぞれ、前記第１のコンタクトホールを介して、前記島状の半導体層と電気的に接続され、
   前記第１電極と前記第２電極とは、それぞれ、前記第２のコンタクトホールを介して、前記配線と電気的に接続されることを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記第３のフォトマスクを残存させて、スペーサとすることを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記島状の半導体層は、酸化物半導体を有することを特徴とする半導体装置の作製方法。