DE102013111501B4 - Dünnschichttransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnschichttransistor und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013111501B4
DE102013111501B4 DE102013111501.2A DE102013111501A DE102013111501B4 DE 102013111501 B4 DE102013111501 B4 DE 102013111501B4 DE 102013111501 A DE102013111501 A DE 102013111501A DE 102013111501 B4 DE102013111501 B4 DE 102013111501B4
Authority
DE
Germany
Prior art keywords
oxide semiconductor
structured
channel
layer
semiconductor channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013111501.2A
Other languages
English (en)
Other versions
DE102013111501A1 (de
Inventor
Marcus Herrmann
Norbert Frühauf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Stuttgart
Original Assignee
Universitaet Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitaet Stuttgart filed Critical Universitaet Stuttgart
Priority to DE102013111501.2A priority Critical patent/DE102013111501B4/de
Priority to TW103129461A priority patent/TWI575755B/zh
Priority to JP2014193283A priority patent/JP6067638B2/ja
Priority to US14/515,579 priority patent/US9425321B2/en
Priority to KR20140140945A priority patent/KR20150045386A/ko
Publication of DE102013111501A1 publication Critical patent/DE102013111501A1/de
Application granted granted Critical
Publication of DE102013111501B4 publication Critical patent/DE102013111501B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

Dünnschichttransistor, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten, wobei zwischen dem oxidischen Halbleiterkanal (3) und den Drain- und Source-Kontakten (6) jeweils in einem Bereich des oxidischen Halbleiterkanals (3) mindestens zwei Barriereschichten (4, 5) übereinander angeordnet sind, die einen Austausch von Sauerstoff zwischen dem oxidischen Halbleiterkanal (3) und den Drain- und Source-Kontakten (6) sowie anderen Schichten (1, 2) hemmen, wobei in den Bereichen eine der Barriereschichten (4, 5) von einer mit dem oxidischen Halbleiterkanal (3) in direktem Kontakt stehenden leitfähigen Schicht (4) gebildet ist und eine der anderen Barriereschichten (4, 5) aus einem nicht mit dem oxidischen Halbleiterkanal (3) in Kontakt stehenden elektrischen Isolator besteht.

Description

  • Die Erfindung betrifft einen Dünnschichttransistor, insbesondere für Aktiv-Matrix-Anzeigen, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten.
  • Zur Herstellung von auf Silizium basierenden Dünnschichttransistoren wird häufig ein so genannter Back-Channel-Etch-Schritt durchgeführt, wobei in der Massenproduktion dafür vorzugsweise Plasmaätzprozesse eingesetzt werden. Ein solcher Prozess ist beispielsweise in der US 6 406 928 B1 beschrieben. Hierbei wird eine hochdotierte Siliziumschicht zur Vermeidung eines Schottky-Effektes zwischen metallischen Kontaktmaterialien und dem eigentlichen Siliziumhalbleiter platziert und direkt auf dem Siliziumhalbleiter geätzt.
  • Aufgrund der Möglichkeit, Masken gegenüber üblichen Etch-Stopper-Prozessen einzusparen, besteht der Wunsch, Back-Channel-Etch-Schritte auch bei der Herstellung von Dünnschichttransistoren mit einem oxidischen Halbleiterkanal beispielsweise aus einer Zink-Oxid-Verbindung einzusetzen. Diese Dünnschichttransistoren zeichnen sich gegenüber Transistoren mit einem Kanal aus amorphem Silizium durch eine höhere Ladungsträgerbeweglichkeit und eine geringere Leistungsaufnahme aus.
  • Allerdings bringen sowohl Etch-Stopper-Prozesse als auch plasma- oder nasschemisch durchgeführte Back-Channel-Etch-Schritte bei der Fertigung von Dünnschichttransistoren mit oxidischen Halbleiterkanälen durch das Zusammentreffen von metallischen Kontakten oder auch sauerstoffaffinen leitfähigen Kontakten und den Oxidhalbleitern grundlegende Probleme mit sich. Es findet ein Sauerstoffaustausch zwischen den Kontakten und dem Oxidhalbleiter statt, der je nach Materialwahl zu einer stetig ansteigenden Dicke einer oxidischen Grenzschicht führt. Die Bildung dieser Grenzschicht erhöht dabei nicht nur den Kontaktwiderstand, sondern verändert auch unkontrolliert die Oxidhalbleitereigenschaften wie Schwellspannung, Ladungsträgerbeweglichkeit etc. durch Sauerstoffabtransport aus dem Oxidhalbleitergefüge. Die elektrischen Eigenschaften der Transistoren hängen in erheblichem Maße von Sauerstofffehlstellen im Oxidhalbleitermaterial ab. Auch die Langzeitstabilität des Dünnschichttransistors ist damit nicht sichergestellt, da die Bildung bzw. das fortgesetzte Wachstum dieser oxidischen Grenzschicht von der Belastung des Dünnschichttransistors (Stromfluss, Temperatur, etc.) stark abhängen.
  • Die US 2013 / 0 264 564 A1 beschreibt einen Dünnschichttransistor mit Ätzstoppschichten zur Unterbindung eines Sauerstoffaustauschs. Doch sind diese Schichten nicht zwischen dem Halbleiterkanal und den Drain-Source-Kontakten angeordnet und können somit einen Sauerstoffaustausch zwischen dem Kanal und den Drain-Source-Kontakten nicht verhindern. Die US 2011 / 0 299 005 A1 zeigt einen Dünnschichttransistor aus einem nicht oxidischen Halbleitermaterial.
  • Die CN 1 02 931 091 A offenbart ein Herstellungsverfahren für einen Dünnschichttransistor.
  • Die US 2010 / 0 007 941 A1 offenbart, dass sich bei Vorsehen mehrerer Barriereschichten der Widerstand ausgehend von der Halbleiterschicht schrittweise verringert und dass zweite Barriereschichten einen geringeren Widerstand aufweisen als erste Barriereschichten, die in direktem Kontakt zu einer Halbleiterschicht angeordnet sind.
  • Der Erfindung liegt die Aufgabe zugrunde, einen Dünnschichttransistor mit einem oxidischen Halbleiterkanal und ein Verfahren zu seiner Herstellung bereitzustellen, bei dem ein Sauerstoffaustausch zwischen dem Oxidhalbleitermaterial und dem Kontaktmaterial gehemmt wird.
  • Die Aufgabe wird gelöst durch einen Dünnschichttransistor, insbesondere für Aktiv-Matrix-Anzeigen, mit den Merkmalen des Anspruchs 1.
  • Bei dem erfindungsgemäßen Dünnschichttransistor hemmt die mindestens eine Barriereschicht einen Sauerstoffaustausch zwischen dem Kontaktmaterial und dem oxidischen Halbleiterkanal auch bei höherem Energieeintrag, d. h. höheren Strömen und/oder erhöhter Temperatur. Das Maß der Unterbindung eines Sauerstoffaustauschs zwischen dem Oxidhalbleiter und dem Kontaktmaterial hängt hierbei vom Material der Barriereschichten, von deren Dicke, als auch von deren Abscheidemethode im Herstellungsprozess und von deren Anordnung im Schichtstapel ab. Um einen Sauerstoffaustausch zu vermeiden oder zu hemmen sollte die Barriere so in den Schichtstapel eingefügt werden, dass das Kontaktmaterial keine direkte Grenzfläche zum Oxidhalbleiter besitzt, sondern eine gewisse effektive Wegstrecke vom Oxidhalbleiter entfernt ist. Die mindestens zwei Barriereschichten können dabei neben z. B. elektrisch isolierenden oder sogar leitenden Schichten auch aus einer isolierenden/halbleitenden/leitenden Metalloxidschicht bestehen, die z. B. beim Einsatz metallischer Kontaktmaterialien aus einem Oxid dieses Materials bestehen kann. Eine weitere parasitäre Oxidation des metallischen Kontaktmaterials könnte somit gehemmt (Reaktion klingt in Abhängigkeit der Schichtdicke ab) oder je nach Materialwahl sogar gestoppt werden. Eine direkte Abscheidung und Strukturierung dieser Barriere aus Metalloxid ist dabei genauso denkbar, wie die kontrolliert beschleunigte Voralterung des Kontaktmaterials durch eine gezielte parasitäre Oxidation des Kontaktmaterials mit darunterliegenden Schichten durch Temperaturzufuhr in einer Sauerstoffumgebung, wobei darauf geachtet werden muss, dass sich die Eigenschaften des oxidischen Halbleiterkanals nicht verändern. Es kann eine Schwelltemperatur definiert werden, ab der mehr Sauerstoff beim Wärmeschritt in sauerstoffhaltiger Atmosphäre in das Oxidhalbleitergefüge eingebaut wird, als über die Kontakte aus diesem abgeführt wird.
  • Durch die Unterbindung/Hemmung des Sauerstofftransports innerhalb des Transistors wird eine erhöhte Kurz- und Langzeitstabilität des Transistors unter Energieeintrag erreicht. Dies gilt selbst beim Einsatz sehr stark sauerstoffaffiner Materialien. Auch Fertigungsschritte unter erhöhter Temperatur können dadurch mit verminderten parasitären Effekten eingesetzt werden.
  • Eine der Barriereschichten ist von einer vorzugsweise subtraktiv strukturierten, mit dem oxidischen Halbleiterkanal in direktem Kontakt stehenden leitfähigen Schicht gebildet. Diese Schicht kann mit mindestens einer weiteren Barriereschicht kombiniert werden.
  • Die direkt in Verbindung mit dem Oxidhalbleiter des Kanals stehende Schicht, die als eine Art zweites Kontaktmaterial wirkt, dient einerseits als Brücke zwischen Kontaktmaterial und Oxidhalbleiter, um hohe Serienwiderstände oder Leerläufe zu vermeiden, die z. B. durch das Vorsehen einer Barriereschicht gezielt entstehen würden, und andererseits als zu ätzendes Material im Back-Channel-Etch-Schritt.
  • Auch die Drain- und Source-Kontakte können aus dem gleichen Material wie die mit dem oxidischen Halbleiterkanal direkt in Kontakt stehende Schicht gefertigt sein.
  • Die mit dem oxidischen Halbleiterkanal direkt in Kontakt stehende Schicht kann vorzugsweise aus einem oxidischen, dotierten und/oder undotierten Halbleiter bestehen. Diese Schicht ist elektrisch leitend oder halbleitend aber zugleich eine oxidativ isolierende Brücke zwischen dem Kontaktmaterial und dem Halbleiterkanal. Da Oxidhalbleiter die Eigenschaft haben, im sperrenden Zustand sehr gut zu isolieren, wobei Sperrströme im Femtoamperebereich keine Seltenheit sind, kann durch Dotierung des oxidischen Halbleiters der sehr hohe elektrische Widerstand erniedrigt werden, damit der Zuleitungswiderstand zum Kanal bei verhältnismäßig kurzen zu überbrückenden Wegstrecken deutlich unterhalb der Kontaktwiderstände des Dünnschichttransistors bleibt. Um eine möglichst gute Anpassung dieses entarteten Oxidhalbleiters an das Kanalmaterial zu erreichen, wird vorteilhafterweise dasselbe intrinsische oxidische Halbleitermaterial verwendet, das sich zumindest als Bestandteil auch im Kanalmaterial befindet.
  • Insbesondere für einen Kanaloxidhalbleiter aus einer Zink-Oxid-Verbindung bietet sich für die direkt mit dem oxidischen Halbleiterkanal stehende Schicht ebenfalls Zink-Oxid, insbesondere Aluminium-Zink-Oxid als Material an. Aluminium-Zink-Oxid (AZO) kann in einem Back-Channel-Etch-Schritt auf dem bevorzugt verwendbaren Kanaloxidhalbleitermaterial Indium-Gallium-Zink-Oxid (IGZO) mit nasschemischen Prozessen mit Selektivitäten größer als 8:1 geätzt werden und bietet zugleich eine sehr gute elektrische Anpassung, sodass spätere Wärmeschritte bei der Herstellung des Transistors mit erniedrigter Temperatur durchgeführt werden können.
  • Eine der anderen Barriereschichten besteht aus einem elektrischen Isolator, insbesondere aus Siliziumoxid oder Siliziumnitrid, der nicht mit dem oxidischen Halbleiterkanal in Kontakt steht. Diese Materialwahl für die Barriere erlaubt, dass diese eine Zusatzfunktion als Etch-Stopper während des Prozesses zur Herstellung des Dünnschichttransistors ausüben kann. Dies lässt einen Einsatz unterschiedlichster Kontaktmaterialen, die mit unterschiedlichsten Prozessen strukturiert werden können, zu. Weitere mögliche Materialien für die Barriereschicht sind Molybdänoxidnitrid, Aluminium-Oxid, Chrom-Oxid oder ein Polymer.
  • Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines erfindungsgemäßen Transistors mit den Merkmalen des Anspruchs 8. Bei einer weiteren Variante des Verfahrens können die oder eine der Barriereschichten durch gezielte Oxidation des Kontaktmaterials hergestellt werden. Um den Sauerstoffaustausch zwischen den Kontakten und dem Halbleiterkanal zu hemmen, können damit als Barriere sich parasitär während der Fertigung sowieso ausbildende oxidische Grenzschichten gezielt genutzt werden. Sie können während der Abscheidung der einzelnen Schichten des Transistors miteingefügt werden oder bei einem Nachbehandlungsschritt gezielt durch Voralterung der Kontakte oberhalb der Schwelltemperatur in einer Sauerstoffatmosphäre erzeugt werden, ohne den Oxidhalbleiterkanal in seinen Eigenschaften maßgeblich zu verändern. Insbesondere Chromoxid eignet sich hervorragend als Sauerstoffbarriere, während der Kontaktwiderstand aufgrund der großflächigen Kontakte trotzdem gering bleibt.
  • Weitere Vorteile ergeben sich, wenn als mindestens eine Barriereschicht eine aus einem leitenden oxidischen Halbleitermaterial bestehende Schicht auf dem oxidischen Halbleiterkanal aufgebracht und derart strukturiert wird, dass diese Schicht eine Brücke zwischen dem Halbleiterkanal und den Kontakten bildet. Diese Brücke kann sich in vertikaler Richtung erstrecken. Denkbar ist aber auch, die Barriereschicht aus dem sich direkt mit dem Oxidhalbleiter in Kontakt stehenden Material derart zu strukturieren, dass das Kontaktmaterial eine gewisse Wegstrecke vor dem Halbleiterkanal unterbrochen wird und die Barriereschicht diese Unterbrechung ausfüllt und eine laterale Brücke zum Halbleiterkanal ausbildet.
  • Das Verfahren kann mit mindestens drei photolithographischen Strukturierungen von Schichten des Transistors durchgeführt werden.
  • Bereits mit drei solchen Schritten ist die Herstellung eines Dünnschichttransistors nach der Erfindung möglich. Wird ein weiterer photolithographischer Schritt durchgeführt, so kann zusätzlich der Halbleiterkanal vorstrukturiert werden. Mit vier Masken und photolithographischer Strukturierung lässt sich jedoch auch bereits ein vollständiges monochromes AM-LCD- oder AM-OLED-Display mit Black Matrix unter Verwendung erfindungsgemäßer Dünnschichttransistoren herstellen. Die Strukturierung umfasst eine Gate-Maske, eine Maske für die Barriere, eine Maske für die Kontakte und eine vierte Maske für die Pixelelektrode bzw. Black Matrix, die gleichzeitig als Passivierung für die Dünnschichttransistoren dienen kann.
  • Bei einer bevorzugten Ausführungsform des Verfahrens wird zunächst auf ein Substrat ein Gate-Material aufgebracht und photolithographisch strukturiert, bevor nacheinander eine Schichtfolge mindestens bestehend aus einem Gate-Dielektrikum, einem oxidischem Halbleitermaterial für den Kanal und mindestens einer Barriereschicht und ein Kontaktmaterial aufgebracht und strukturiert werden, die mindestens eine Barriereschicht photolithographisch strukturiert und dann ein Kontaktmaterial aufgebracht und photolithographisch strukturiert wird. Ist eine der Barriereschichten ein oxidischer Halbleiter, der in direktem Kontakt zum Halbleiterkanal steht, so kann diese Schicht abschließend mit dem strukturierten Kontaktmaterial als Maske in einem Back-Channel-Etch-Schritt strukturiert werden. Alternativ kann das oxidische Halbleitermaterial auch zur Bildung der Kontakte verwendet werden.
  • Bei einer Variante dieses Verfahrens kann das oxidische Halbleitermaterial unter Verwendung einer weiteren photolithographischen Maske zum Kanal vorstrukturiert werden, bevor die mindestens eine Barriereschicht und das Kontaktmaterial aufgebracht und strukturiert werden.
  • Nachfolgend werden bevorzugte Ausführungsbeispiele erfindungsgemäßer Dünnschichttransistoren mit Bezug auf die Zeichnung näher beschrieben.
  • Im Einzelnen zeigen:
    • 1a, 1b, 1c einen Querschnitt und Draufsichten auf zwei erste Transistoren;
    • 2 einen Querschnitt und eine Draufsicht auf einen dritten Transistor;
    • 3 einen Querschnitt durch einen vierten nicht erfindungsgemäßen Transistor;
    • 4a - 4d Querschnitte durch vier weitere nicht erfindungsgemäße Transistoren;
    • 5 einen Querschnitt durch einen weiteren Transistor.
  • In den Querschnittsdarstellungen der 1 - 5 sind aus dem gleichen Material bestehende Schichten jeweils mit demselben Bezugszeichen versehen. Alle Strukturen sind auf einem nicht näher dargestellten Substrat aufgebracht.
  • Die in den 1a, 1b, 1c abgebildeten Transistoren lassen sich bereits mit drei Lithographieschritten herstellen. Im ersten Schritt wird hierbei ein Substrat mit einem Gate-Material 1 beschichtet und photolithographisch strukturiert. Nach der Herstellung eines Gate-Dielektrikums 2 findet direkt aufeinanderfolgend eine vollflächige Abscheidung eines Oxidhalbleiters 3 für den späteren Kanal, eines direkt mit dem Oxidhalbleiter in Verbindung stehenden Materials 4 und einer Barriereschicht 5 statt. Die Barriereschicht 5, die zugleich oberste der hintereinander abgeschiedenen Schichten, wird anschließend photolithographisch strukturiert. Nachdem eine letzte Schicht aus Kontaktmaterial 6 für die Herstellung der Kontakte bzw. Zuleitungen des Dünnschichttransistors abgeschieden wurde, folgt der dritte Lithographieschritt für die Strukturierung der Kontakte aus dieser Schicht 6. Die dabei entstehenden Strukturen dienen zusammen mit der strukturierten Barriere 5 als Maske für das Ätzen der direkt mit dem Oxidhalbleiter 3 in Verbindung stehenden Schicht 4 und des Oxidhalbleiters 3 selbst auf den Zuleitungen zum Dünnschichttransistor. Des Weiteren kann nun über dieselbe Struktur auch die Barriereschicht 5 oberhalb des Oxidhalbleiters 3 selektiv zum darunterliegenden direkt mit dem Oxidhalbleiter in Verbindung stehenden Material 4 geätzt werden, während sie unterhalb des Kontaktmaterials 6 bestehen bleibt und damit die Barrierewirkung bereitstellt. Die direkt in Verbindung mit dem Oxidhalbleiter stehende Schicht 4, welche beim Ätzen der Kontakte 6 noch durch die Barriere 5 geschützt war, liegt nun frei und wird über einen Back-Channel-Etch-Schritt subtraktiv entfernt. Letztendlich wird bewerkstelligt, dass der Oxidhalbleiter 3 auf direktem Wege durch die Barriere 5 vor dem Kontaktmaterial 6 geschützt ist bzw. eine gewisse effektive Wegstrecke vom Kontaktmaterial 6 entfernt wird und mit dem direkt mit dem Oxidhalbleiter in Verbindung stehenden Material 4 elektrisch überbrückt wird, das je verwendetem Kontaktmaterial 6 eine bessere Anpassung an das Oxidhalbleitermaterial 3 hervorrufen kann. Der Dünnschichttransistor zeigt dadurch eine höhere Stabilität unter Belastung wie z. B. Stromfluss, hohen Temperaturen und dergleichen. Diese Struktur ist bei geeigneter Wahl der Barriereschicht 5 dazu geeignet, verschiedenste Kontaktmaterialien 6 mit verschiedensten Ätzprozessen zu kombinieren. Bei der Durchführung des Prozesses ist die Struktur in 1b zu bevorzugen, in der der Oxidhalbleiter 3 lateral breiter ausgeführt wird als das Kontaktmaterial 6. So wird sichergestellt, anders als in 1c, dass Teilbereiche in der Struktur entstehen, wie z. B. an den vier Ecken des aktiven Oxidhalbleiterbereichs 1+2+3 am Übergang zur Zone 2+3+4+6, in denen die effektive Wegstrecke vom Kontaktmaterial 6 zum Oxidhalbleiter 3 nach unten nicht auf ein Mindestmaß beschränkt werden kann. Für beide Transistorstrukturen nach den 1b, 1c ergibt sich jedoch die gleiche Querschnittskonfiguration gemäß 1a.
  • Eine Abwandlung des zuvor beschriebenen Fertigungsprozesses mit vorstrukturierter Halbleiterinsel, die mit einer zusätzlichen Maske hergestellt wird, kann 2 entnommen werden. Der Herstellungsprozess dieses Transistors kann durch die nun nur doppelschichtigen Zuleitungen am Rand des Transistors auch bei Einsatz nasschemischer Ätzprozesse für das Ätzen dieser Doppelschicht hinsichtlich dem Auftreten von Unterätzungen der verschiedenen Schichtmaterialen besser kontrolliert werden.
  • 3 zeigt eine weitere Variation eines nicht zur Erfindung gehörenden Dünnschichttransistors, bei dem das direkt in Verbindung mit dem Oxidhalbleiter 3 stehende Material 4 als Barriere dient. Diese Struktur bringt allerdings den Nachteil mit sich, dass die Barriere 4 hierbei sehr dick ausgeführt werden muss und der Back-Channel-Etch-Schritt weniger gut zu kontrollieren ist.
  • Weitere Alternativen von mit vier Lithographiemasken herstellbaren nicht erfindungsgemäßen Transistoren und dem direkt mit dem Oxidhalbleiter 3 in Verbindung stehendem Material 4 als Barriere zwischen dem oxidischen Halbleiterkanal 3 und den Kontakten 6 in lateraler Richtung sind in den 4a - 4d zu sehen.
  • Ebenso ist ein Prozess zur Herstellung eines Dünnschichttransistors nach 5 denkbar, bei dem fünf Lithographiemasken zum Einsatz kommen. Hier wird das mit dem Oxidhalbleiter 3 direkt in Verbindung stehende Material 4 nach der Strukturierung des Oxidhalbleiters 3 mit Hilfe des Back-Channel-Etch-Schrittes strukturiert. In der Barriereschicht 5 werden Löcher realisiert, über die das Kontaktmaterial 6 mit dem direkt in Verbindung mit dem Oxidhalbleiter 3 stehenden Material 4 verbunden wird. Kontaktwiderstände zwischen Kontaktmaterial 6 und direkt mit dem Oxidhalbleiter 3 in Verbindung stehendem Material 4 sind dabei maßgeblich von den relativ kleinen Überlappflächen (Lochgröße) bestimmt.

Claims (15)

  1. Dünnschichttransistor, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten, wobei zwischen dem oxidischen Halbleiterkanal (3) und den Drain- und Source-Kontakten (6) jeweils in einem Bereich des oxidischen Halbleiterkanals (3) mindestens zwei Barriereschichten (4, 5) übereinander angeordnet sind, die einen Austausch von Sauerstoff zwischen dem oxidischen Halbleiterkanal (3) und den Drain- und Source-Kontakten (6) sowie anderen Schichten (1, 2) hemmen, wobei in den Bereichen eine der Barriereschichten (4, 5) von einer mit dem oxidischen Halbleiterkanal (3) in direktem Kontakt stehenden leitfähigen Schicht (4) gebildet ist und eine der anderen Barriereschichten (4, 5) aus einem nicht mit dem oxidischen Halbleiterkanal (3) in Kontakt stehenden elektrischen Isolator besteht.
  2. Dünnschichttransistor nach Anspruch 1, dadurch gekennzeichnet, dass auch die Drain- und Source-Kontakte (6) aus dem Material der mit dem oxidischen Halbleiterkanal (3) in direktem Kontakt stehenden Schicht (4) gebildet sind.
  3. Dünnschichttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die mit dem oxidischen Halbleiterkanal (3) direkt in Kontakt stehende Schicht (4) aus einem oxidischen, dotierten und/oder undotierten Halbleiter besteht.
  4. Dünnschichttransistor nach Anspruch 3, dadurch gekennzeichnet, dass die mit dem oxidischen Halbleiterkanal (3) direkt in Kontakt stehende Schicht (4) zumindest teilweise aus einer Zink-Oxid-Verbindung besteht.
  5. Dünnschichttransistor nach Anspruch 4, dadurch gekennzeichnet, dass die Zink-Oxid-Verbindung eine Aluminium-Zink-Oxid-Verbindung ist.
  6. Dünnschichttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der oxidische Halbleiterkanal (3) aus einer Zink-Oxid-Verbindung besteht.
  7. Dünnschichttransistor nach Anspruch 6, dadurch gekennzeichnet, dass die Zink-Oxid-Verbindung eine Indium-Gallium-Zink-Oxid-Verbindung ist.
  8. Verfahren zur Herstellung eines Dünnschichttransistors nach einem der Ansprüche 1 bis 7, wobei mindestens eine der Barriereschichten (4, 5) durch einen Back-Channel-Etch-Schritt strukturiert wird, wobei eine der Barriereschichten (4, 5) von einer mit dem oxidischen Halbleiterkanal (3) in direktem Kontakt stehenden leitfähigen Schicht (4) gebildet ist und eine der anderen Barriereschichten (4, 5) aus einem nicht mit dem oxidischen Halbleiterkanal (3) in Kontakt stehenden elektrischen Isolator besteht.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Back-Channel-Etch-Schritt nasschemisch durchgeführt wird.
  10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die oder eine der Barriereschicht/en (4, 5) durch gezielte Oxidation des Kontaktmaterials (6) hergestellt wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass als mindestens eine Barriereschicht (4) eine aus einem oxidischen Halbleitermaterial bestehende Schicht auf dem oxidischen Halbleiterkanal (3) aufgebracht und derart strukturiert wird, dass diese Schicht (4) eine elektrische Brücke zwischen dem Halbleiterkanal (3) und den Kontakten (6) bildet.
  12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass insgesamt drei photolithographische Strukturierungen der Schichten (1 - 6) des Transistors durchgeführt werden.
  13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass zunächst auf ein Substrat ein Gate-Material (1) aufgebracht und photolithographisch strukturiert wird, bevor nacheinander eine Schichtfolge mindestens bestehend aus einem Gate-Dielektrikum (2), einem oxidischen Halbleitermaterial (3) für den Kanal und mindestens einer Barriereschicht (4, 5) aufgebracht wird, die mindestens eine Barriereschicht (5) photolithographisch strukturiert und dann ein Kontaktmaterial (6) aufgebracht und photolithographisch strukturiert wird, bevor mit dem strukturierten Kontaktmaterial (6) als Maske in einem Back-Channel-Etch-Schritt mindestens die oder eine der Barriereschicht/en (4) strukturiert wird.
  14. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass insgesamt vier photolithographische Strukturierungen der Schichten (1 - 6) des Transistors durchgeführt werden.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass zunächst auf ein Substrat ein Gate-Material (1) aufgebracht und photolithographisch strukturiert wird, bevor nacheinander eine Schichtfolge mindestens bestehend aus einem Gate-Dielektrikum (2) und einem oxidischen Halbleitermaterial (3) für den Kanal aufgebracht wird, das oxidische Halbleitermaterial (3) unter Verwendung einer weiteren photolithographischen Maske zum Kanal strukturiert wird, bevor mindestens eine Barriereschicht (4, 5) und ein Kontaktmaterial aufgebracht und strukturiert werden, die mindestens eine Barriereschicht (5) photolithographisch strukturiert und dann ein Kontaktmaterial (6) aufgebracht und photolithographisch strukturiert wird, bevor mit dem strukturierten Kontaktmaterial (6) als Maske in einem Back-Channel-Etch-Schritt mindestens die oder eine der Barriereschicht/en (4) strukturiert wird.
DE102013111501.2A 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung Active DE102013111501B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102013111501.2A DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung
TW103129461A TWI575755B (zh) 2013-10-18 2014-08-27 薄膜電晶體及其製程方法
JP2014193283A JP6067638B2 (ja) 2013-10-18 2014-09-24 薄膜トランジスタとその製造方法
US14/515,579 US9425321B2 (en) 2013-10-18 2014-10-16 Thin-film transistor and process for manufacture of the thin-film transistor
KR20140140945A KR20150045386A (ko) 2013-10-18 2014-10-17 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013111501.2A DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102013111501A1 DE102013111501A1 (de) 2015-04-23
DE102013111501B4 true DE102013111501B4 (de) 2024-02-08

Family

ID=52774947

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111501.2A Active DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US9425321B2 (de)
JP (1) JP6067638B2 (de)
KR (1) KR20150045386A (de)
DE (1) DE102013111501B4 (de)
TW (1) TWI575755B (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406928B1 (en) 1999-12-20 2002-06-18 Hannstar Display Corp. Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps
US20110299005A1 (en) 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
US20120097941A1 (en) 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102931091A (zh) 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
US20130264564A1 (en) 2012-04-06 2013-10-10 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2308093B1 (de) 2008-08-04 2020-04-15 The Trustees of Princeton University Dielektrisches hybridmaterial für dünnschichttranssitoren
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
EP2491586B1 (de) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Halbleiterbauelement
KR101084173B1 (ko) * 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI544525B (zh) 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130045270A (ko) 2011-06-17 2013-05-03 파나소닉 주식회사 표시 장치, 표시 장치에 이용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법
JP2013080769A (ja) * 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
CN102931109B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 半导体器件的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406928B1 (en) 1999-12-20 2002-06-18 Hannstar Display Corp. Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps
US20110299005A1 (en) 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
US20120097941A1 (en) 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130264564A1 (en) 2012-04-06 2013-10-10 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
CN102931091A (zh) 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
JP6067638B2 (ja) 2017-01-25
KR20150045386A (ko) 2015-04-28
US9425321B2 (en) 2016-08-23
TWI575755B (zh) 2017-03-21
DE102013111501A1 (de) 2015-04-23
JP2015079956A (ja) 2015-04-23
US20150108469A1 (en) 2015-04-23
TW201519450A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112011101023B4 (de) An den Gates selbstausgerichtete epitaktische Source-/Drain-Kontakte für abgeschiedene Fet-Kanäle
DE112011103915B4 (de) MOS-Transistor, welcher eine Struktur von kombinierter Quelle mit niedrigem Stromverbrauch aufweist und Verfahren zu seiner Herstellung
DE102014107325A1 (de) Halbleiterbauelement
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE3602124A1 (de) Amorpher silicium-duennschichttransistor
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE112018005908T5 (de) Halbleiterbauteil
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112016001799T5 (de) Hybride gate-dielektrika für leistungshalbleiter-bauelemente
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027120000

Ipc: H01L0029786000